JPH0537498A - Abnormality monitoring method of transmission line - Google Patents
Abnormality monitoring method of transmission lineInfo
- Publication number
- JPH0537498A JPH0537498A JP17821391A JP17821391A JPH0537498A JP H0537498 A JPH0537498 A JP H0537498A JP 17821391 A JP17821391 A JP 17821391A JP 17821391 A JP17821391 A JP 17821391A JP H0537498 A JPH0537498 A JP H0537498A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- check bit
- receiving
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 本発明は、複数個の伝送路1に送出側から受
入側に各伝送路1を通じて個々に並列的に信号が伝送さ
れる場合の伝送路の異常監視方式に関し、コストおよび
伝送路の個数の削減が図れるとともに、簡単な構成の受
信機器を用いる場合にも適用可能であることを目的とす
る。
【構成】 送出側に設けられるとともに、送出側におけ
る前記各伝送路1を通じて個々に並列的に伝送される信
号に対しての合成チェックビットを生成する送出側チェ
ックビット生成手段2、受入側に設けられるとともに、
受入側における前記各伝送路1を通じて個々に並列的に
伝送された信号に対しての合成チェックビットを生成す
る受入側チェックビット生成手段3および、送出側に設
けられるとともに、前記送出側チェックビット生成手段
2により生成される合成チェックビットと前記受入側チ
ェックビット生成手段3により生成されて受入側から伝
送される合成チェックビットとを比較して伝送路1の異
常状態を検出する異常検出手段4を具えるように構成す
る。
(57) [Abstract] [Object] The present invention relates to a transmission line abnormality monitoring system in the case where signals are individually transmitted in parallel to a plurality of transmission lines 1 from a transmission side to a reception side through each transmission line 1. It is an object of the present invention to reduce the cost and the number of transmission lines and to be applicable to the case where a receiving device having a simple structure is used. A sending-side check-bit generating means 2 is provided on the sending-side and generates a synthetic check-bit for the signals individually transmitted in parallel through the transmission lines 1 on the sending-side, and is provided on the receiving-side. And
Receiving side check bit generation means 3 for generating combined check bits for the signals transmitted in parallel through the respective transmission lines 1 on the receiving side, and the transmitting side check bit generation provided on the transmitting side. An abnormality detecting means 4 for detecting an abnormal state of the transmission path 1 by comparing the synthetic check bit generated by the means 2 with the synthetic check bit generated by the receiving side check bit generating means 3 and transmitted from the receiving side. Configure to include.
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数個の伝送路に送出
側から受入側に各伝送路を通じて個々に並列的に信号が
伝送される場合の、例えば伝送路が電源と短絡状態にな
ったり、伝送路に設けられる信号送出回路、信号受入回
路等の故障で信号の伝送が不可能になったりするような
伝送路の異常状態を検出する伝送路の異常監視方式に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a case where a signal is individually transmitted in parallel from a sending side to a receiving side through a plurality of transmission lines through a plurality of transmission lines. The present invention relates to a transmission line abnormality monitoring method for detecting an abnormal state of a transmission line in which signal transmission becomes impossible due to a failure of a signal transmission circuit, a signal reception circuit, or the like provided in the transmission line.
【0002】[0002]
【従来の技術】従来、この種の伝送路の異常監視方式と
しては、次のようなものがある。送出側である送信側
において生成される、各伝送路を通じて個々に並列的に
伝送される信号に対しての合成チェックビットを受入側
である受信側に送り出す。この受信側においては送信側
から送り出されて受信側に受け入れられた合成チェック
ビットと、この受信側において生成される各伝送路を通
じて個々に並列的に伝送された信号に対しての合成チェ
ックビットとを比較して伝送路の異常状態を検出し、こ
の異常状態の検出による異常検信号を受信側から送信側
に送り返す。2. Description of the Related Art Conventionally, there are the following types of abnormality monitoring systems for this type of transmission line. A composite check bit, which is generated at the transmission side that is the transmission side and is transmitted in parallel through each transmission path, is sent to the reception side that is the reception side. On this receiving side, the combined check bits sent from the sending side and accepted by the receiving side, and the combined check bits for the signals transmitted individually in parallel through each transmission path generated on this receiving side, And the abnormal state of the transmission path is detected, and an abnormal detection signal based on the detection of this abnormal state is sent back from the receiving side to the transmitting side.
【0003】送信側において各伝送路に設けられる各
信号送出回路における信号送出回路に対しての(信号
の)送出側となる入力側と、信号送出回路からの(信号
の)受入側となる出力側との信号を比較して伝送路の異
常状態を検出する。On the transmitting side, an input side which is a (signal) transmitting side to the signal transmitting circuit in each signal transmitting circuit provided in each transmission line, and an output which is a (signal) receiving side from the signal transmitting circuit The abnormal state of the transmission line is detected by comparing the signal with the side.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、前述さ
れたものにおいては、次のような問題点がある。に関
して受信側において伝送路の異常状態を検出するため
に、送信側の合成チェックビットを送信側から受信側に
送り出す伝送路と、受信側から送信側に異常状態の検出
による異常検出信号を送り返す伝送路との少なくとも2
個の伝送路が必要であるという問題点がある。また、受
信側に伝送路の異常状態を検出する異常検出回路等を設
ける必要があるために、簡単な構成の受信機器の場合に
は適用し難いという問題点がある。さらに、通常におい
ては送信側よりも受信側の方が個数が多いために、受信
側に異常検出回路等を設ける場合には全体としてかなり
のコスト上昇になるという問題点がある。However, the above-mentioned ones have the following problems. Regarding the receiving side, in order to detect the abnormal state of the transmission line on the receiving side, the transmission line that sends the composite check bit of the transmitting side from the transmitting side to the receiving side and the transmission that sends back the abnormal detection signal from the receiving side to the transmitting side by detecting the abnormal state At least 2 with the road
There is a problem that the number of transmission lines is required. Further, since it is necessary to provide an abnormality detection circuit or the like for detecting an abnormal state of the transmission line on the receiving side, there is a problem that it is difficult to apply it to a receiving device having a simple configuration. Furthermore, since the number of receivers is usually larger than the number of transmitters, the cost is considerably increased as a whole when an abnormality detection circuit or the like is provided on the receivers.
【0005】に関して各伝送路に対して異常状態を検
出する異常検出回路等を設ける必要があるために、同様
にかなりのコスト上昇になるという問題点がある。With respect to the above, it is necessary to provide an abnormality detection circuit or the like for detecting an abnormal state for each transmission line, and thus there is a problem that the cost also rises considerably.
【0006】本発明は、このような問題点を解消するこ
とを目的として、コストおよび伝送路の個数の削減が図
れるとともに、簡単な構成の受信機器を用いる場合にも
適用可能な伝送路の異常監視方式を提供しようとするも
のである。The present invention aims to solve the above problems and can reduce the cost and the number of transmission lines, and can also be applied to abnormalities of transmission lines which are applicable even when a receiving device having a simple structure is used. It is intended to provide a monitoring method.
【0007】[0007]
【課題を解決するための手段】本発明による伝送路の異
常監視方式は、前述された目的を達成するために、図1
の原理構成のブロック図に示されているように、複数個
の伝送路1に送出側から受入側に各伝送路1を通じて個
々に並列的に信号が伝送される場合の伝送路の異常監視
方式において、(a)送出側に設けられるとともに、送
出側における前記各伝送路1を通じて個々に並列的に伝
送される信号に対しての合成チェックビットを生成する
送出側チェックビット生成手段2、(b)受入側に設け
られるとともに、受入側における前記各伝送路1を通じ
て個々に並列的に伝送された信号に対しての合成チェッ
クビットを生成する受入側チェックビット生成手段3お
よび、(c)送出側に設けられるとともに、前記送出側
チェックビット生成手段2により生成される合成チェッ
クビットと前記受入側チェックビット生成手段3により
生成されて受入側から伝送される合成チェックビットと
を比較して伝送路1の異常状態を検出する異常検出手段
4を具えることを特徴とするものである。In order to achieve the above-mentioned object, a transmission line abnormality monitoring system according to the present invention is described in FIG.
As shown in the block diagram of the principle configuration of the transmission line, an abnormality monitoring system for transmission lines in the case where signals are individually transmitted in parallel through a plurality of transmission lines 1 from a transmission side to a reception side through each transmission line 1 In (a) the sending side check bit generating means 2, (b) which is provided on the sending side and generates a synthetic check bit for signals transmitted in parallel through the transmission lines 1 on the sending side. ) Receiving side check bit generation means 3 which is provided on the receiving side and generates combined check bits for the signals transmitted in parallel through the respective transmission lines 1 on the receiving side, and (c) the sending side And the receiving side generated by the receiving side check bit generating means 3 and the combined check bit generated by the sending side check bit generating means 2. It is characterized in that it comprises an abnormality detecting means 4 for detecting an abnormal state of the transmission line 1 by comparing the synthetic check bits et transmitted.
【0008】[0008]
【作用】各伝送路1を通じて送出側から受入側に個々に
並列的に信号が伝送されるに際して、送出側に設けられ
る送出側チェックビット生成手段2においては、個々に
並列的に送出される信号に対する合成チェックビットを
生成する。また、受入側に設けられる受入側チェックビ
ット生成手段3においては各伝送路1を通じて個々に並
列的に送り出されて受け入れられる信号に対する合成チ
ェックビットを生成するとともに、この合成チェックビ
ットは伝送されて送出側に送り返される。こうして、送
出側においては、送出側に設けられる異常検出手段4に
より送出側チェックビット生成手段2からの合成チェッ
クビットと、送り返された受入側チェックビット生成手
段3からの合成チェックビットとが比較されて伝送路1
の異常状態が検出される。When the signals are individually transmitted in parallel from the sending side to the receiving side through the respective transmission lines 1, the sending side check bit generating means 2 provided at the sending side individually send the signals in parallel. Generate a composite check bit for. Further, the receiving side check bit generating means 3 provided on the receiving side generates a combined check bit for a signal which is individually sent out in parallel through each transmission line 1 and accepted, and this combined check bit is transmitted and sent out. Sent back to. Thus, on the sending side, the abnormality check means 4 provided on the sending side compares the combined check bit from the sending side check bit generating means 2 with the returned combined check bit from the receiving side check bit generating means 3. Transmission line 1
The abnormal state of is detected.
【0009】[0009]
【実施例】次に、本発明による伝送路の異常監視方式の
具体的実施例につき、図面を参照しつつ説明する。図2
において、複数の信号線11に対して送信側には送信装置
または送信パッケージ12が、また受信側には受信装置ま
たは受信パッケージ13が設けられている。この送信パッ
ケージ12は大規模集積回路LSI14より構成されている
とともに、このLSI14内部には各信号線11に対してL
SI14の出力ドライバであるLSI信号送出回路15が設
けられている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A concrete embodiment of a transmission line abnormality monitoring system according to the present invention will be described with reference to the drawings. Figure 2
In the above, a transmitting device or a transmitting package 12 is provided on the transmitting side and a receiving device or a receiving package 13 is provided on the receiving side with respect to the plurality of signal lines 11. This transmission package 12 is composed of a large-scale integrated circuit LSI14, and inside the LSI14, L is provided for each signal line 11.
An LSI signal transmission circuit 15 which is an output driver of SI14 is provided.
【0010】また、LSI14内部には、LSI信号送出
回路15に対する信号の送出側となるLSI信号送出回路
15の入力側においては、各信号線11を通じて個々に並列
的に送られる信号に対してのパリティチェック用の合成
冗長ビットを生成する第1のパリティ生成回路16が設け
られている。この第1のパリティ生成回路16において生
成される合成冗長ビットは、同様にLSI14内部に設け
られている比較回路17に与えられる。Further, inside the LSI 14, an LSI signal transmission circuit on the signal transmission side to the LSI signal transmission circuit 15 is provided.
At the input side of 15, there is provided a first parity generation circuit 16 for generating a composite redundant bit for parity check for the signals individually sent in parallel through each signal line 11. The combined redundant bit generated in the first parity generation circuit 16 is similarly supplied to the comparison circuit 17 provided inside the LSI 14.
【0011】ところで、送信パッケージ12内におけるL
SI14外部には、各信号線11に対応して送信パッケージ
12の出力ドライバであるパッケージ信号送出回路18が設
けられている。このLSI14外部であってそれらパッケ
ージ信号送出回路18の入力側、言い換えればLSI信号
送出回路15に対する信号の受入側となるLSI信号送出
回路15の出力側においては、同様に各信号線11を通じて
個々に並列的に送られる信号に対してのパリティチェッ
ク用の合成冗長ビットを生成する第2のパリティ生成回
路19が設けられている。この第2のパリティ生成回路19
において生成される合成冗長ビットは前述の比較回路17
に与えられる。By the way, L in the transmission package 12
Outside the SI14, a transmission package corresponding to each signal line 11
A package signal transmission circuit 18, which is 12 output drivers, is provided. Outside the LSI 14, the input side of the package signal transmitting circuit 18, in other words, the output side of the LSI signal transmitting circuit 15 which is a receiving side of the signal to the LSI signal transmitting circuit 15, is also individually connected through each signal line 11. A second parity generation circuit 19 is provided which generates a composite redundant bit for parity check for signals sent in parallel. This second parity generation circuit 19
The composite redundant bit generated in
Given to.
【0012】こうして、比較回路17においては、第1お
よび第2のパリティ生成回路16,19からの冗長ビットを
比較して一致しない場合にはLSI信号送出回路15を含
む信号線11の伝送路において異常状態が検出されたとし
てアラーム信号を出力させる。なお、20は受信パッケー
ジ13における各信号線11に対応して設けられるパッケー
ジ信号受入回路である。In this way, in the comparison circuit 17, the redundant bits from the first and second parity generation circuits 16 and 19 are compared, and if they do not match, in the transmission line of the signal line 11 including the LSI signal transmission circuit 15. An alarm signal is output when an abnormal condition is detected. Reference numeral 20 is a package signal receiving circuit provided corresponding to each signal line 11 in the receiving package 13.
【0013】本実施例によれば送信側だけで信号線11の
異常状態が検出されるために、本実施例における送信パ
ッケージ12を従来のものと取替えるだけで信号線11の異
常監視ができる。また、合成冗長ビットの比較により異
常状態を検出しているために、各信号線11に対して比較
回路17を設ける必要がなくて信号線11の数よりも少ない
比較回路17で異常状態の検出ができるとともに、第2の
パリティ生成回路19からLSI14内部への合成冗長ビッ
トの取込み用の入力ピンの数が少なくて済み、LSI14
内部に信号線11の異常状態の検出に関する比較回路17を
含む処理回路を設けることが容易である。According to this embodiment, since the abnormal state of the signal line 11 is detected only on the transmitting side, the abnormality of the signal line 11 can be monitored simply by replacing the transmission package 12 in this embodiment with a conventional one. Further, since the abnormal state is detected by comparing the composite redundant bits, it is not necessary to provide the comparison circuit 17 for each signal line 11 and the abnormal state is detected by the comparison circuit 17 which is smaller than the number of the signal lines 11. In addition, the number of input pins for fetching the composite redundant bit from the second parity generation circuit 19 to the inside of the LSI 14 is small, and the LSI 14
It is easy to provide a processing circuit including the comparison circuit 17 for detecting the abnormal state of the signal line 11 inside.
【0014】次に、本実施例の変形例について順次に図
面を参照しつつ説明するが、本実施例の同一符号は同一
内容を示すとともに、重複する説明は省略する。 i)第1変形例(図3参照) 第2のパリティ生成回路19が受信装置または受信パッケ
ージ13' における各信号線11に対応して設けられるパッ
ケージ信号受入回路20の出力側に設けられる場合であ
る。この場合には受信パッケージ13' においては冗長ビ
ット信号送出回路21が、また送信パッケージ12において
は冗長ビット信号受入回路22が設けられる信号線23を通
じて第2のパリティ生成回路19からの合成冗長ビットが
送信パッケージ12内のLSI14内部における比較回路17
に与えられる。なお、受信パッケージ13' の後に本実施
例の受信パッケージ13と同様の受信パッケージを後続さ
せても良い。Next, a modified example of the present embodiment will be described sequentially with reference to the drawings. The same reference numerals in the present embodiment indicate the same contents, and the duplicated description will be omitted. i) First modification (see FIG. 3) In the case where the second parity generation circuit 19 is provided on the output side of the package signal reception circuit 20 provided corresponding to each signal line 11 in the reception device or the reception package 13 ′. is there. In this case, the redundant bit signal transmitting circuit 21 is provided in the receiving package 13 ′ and the redundant bit signal receiving circuit 22 is provided in the transmitting package 12, and the combined redundant bit from the second parity generating circuit 19 is transmitted through the signal line 23. Comparison circuit 17 inside the LSI 14 inside the transmission package 12
Given to. A reception package similar to the reception package 13 of this embodiment may be provided after the reception package 13 '.
【0015】ii)第2変形例(図4参照) 信号線11に対して第1変形例における送信パッケージ12
と受信パッケージ13'との間に他の受信装置または受信
パッケージ13" が設けられる場合であって、他は第1変
形例と同様である。なお、20' はパッケージ信号受入回
路であるとともに、21' は冗長ビット信号送出回路、2
2' は冗長ビット信号受入回路である。Ii) Second modification (see FIG. 4) The transmission package 12 in the first modification with respect to the signal line 11
The case where another receiving device or the receiving package 13 "is provided between the receiving package 13 'and the receiving package 13', and the other is the same as that of the first modification. In addition, 20 'is a package signal receiving circuit and 21 'is a redundant bit signal sending circuit, 2
2'is a redundant bit signal receiving circuit.
【0016】iii)第3変形例(図5参照) 第1変形例と第2変形例とを合わせたようなものであっ
て、各受信パッケージ13',13"'において合成冗長ビット
が第2のパリティ生成回路19,19'によって生成される場
合であるとともに、23はOR回路である他は第1および
第2変形例と同様である。Iii) Third Modified Example (see FIG. 5) This is a combination of the first modified example and the second modified example, and the combined redundant bit is the second in each of the receiving packages 13 ', 13 "'. Is the same as in the first and second modifications except that 23 is an OR circuit.
【0017】iv) 第4変形例(図6(A)(B)(C) 参照) 監視対象となる信号線11が多い場合であって、第1およ
び第2のパリティ生成回路16,16',19,19' 、更にはOR
回路23,23',23"等が組合わさる場合である。Iv) Fourth Modification (Refer to FIGS. 6A, 6B, and 6C) When there are many signal lines 11 to be monitored, the first and second parity generation circuits 16 and 16 'are provided. , 19,19 'and further OR
This is the case where the circuits 23, 23 ', 23 "and the like are combined.
【0018】以上の変形例によれば受信パッケージ13',
13",13"'を含む信号線11の異常状態が検出できるととも
に、第2および第3変形例の場合には受信パッケージ1
3",13"'のパッケージ抜けによる異常状態の検出ができ
る。According to the above modification, the receiving package 13 ',
An abnormal state of the signal line 11 including 13 "and 13"'can be detected, and in the case of the second and third modifications, the receiving package 1
It is possible to detect an abnormal condition due to missing 3 "and 13"'packages.
【0019】なお、本変形例においては第2のパリティ
生成回路19を受信パッケージ13',13"'におけるパッケー
ジ信号受入回路20の出力側に設けたが入力側に設けても
良いことは言うまでもない。Although the second parity generating circuit 19 is provided on the output side of the package signal receiving circuit 20 in the receiving packages 13 ', 13 "' in this modification, it goes without saying that it may be provided on the input side. ..
【0020】本発明による伝送路1は本実施例および変
形例におけるLSI信号送出回路15等を含む信号線11で
あるとともに、本発明における送出側チェックビット生
成手段2は本実施例および変形例における第1のパリテ
ィ生成回路16,16'に対応し、本発明における受入側チェ
ックビット生成手段3は本実施例および変形例における
第2のパリティ生成回路19,19'に対応し、本発明におけ
る異常検出手段4は本実施例および変形例における比較
回路17等に対応している。The transmission line 1 according to the present invention is the signal line 11 including the LSI signal transmission circuit 15 and the like in the present embodiment and the modification, and the transmission side check bit generating means 2 in the present invention is the same as in the embodiment and the modification. Corresponding to the first parity generating circuits 16 and 16 ', the receiving side check bit generating means 3 in the present invention corresponds to the second parity generating circuits 19 and 19' in the present embodiment and the modified examples, and the abnormality in the present invention. The detection means 4 corresponds to the comparison circuit 17 and the like in the present embodiment and the modified examples.
【0021】[0021]
【発明の効果】以上に説明したように、本発明によれ
ば、各伝送路を通じて個々に並列的に信号が伝送される
に際し、信号の送出側において個々に並列的に送出され
る信号に対する合成チェックビットと各伝送路を通じて
個々に並列的に送り出されて受け入れられた信号に対す
る合成チェックビットとの比較がされて伝送路の異常状
態が検出される。したがって、受入側に異常検出手段を
設ける必要がなく、また各伝送路に対して異常検出手段
を設ける必要がないためにコストの削減が図れるととも
に、異常状態の検出に際して各伝送路を通じて個々に並
列的に送り出されて受け入れられる信号に対する合成チ
ェックビットを受入側から送出側に送り返す伝送路のみ
があれば良いことから伝送路の削減が図れる。As described above, according to the present invention, when signals are individually transmitted in parallel through the respective transmission paths, the signals transmitted in parallel at the signal transmission side are combined. An abnormal state of the transmission line is detected by comparing the check bit with the synthetic check bit for the signal individually sent out in parallel through each transmission line and received. Therefore, it is not necessary to provide an abnormality detecting means on the receiving side, and it is not necessary to provide an abnormality detecting means for each transmission line, so that the cost can be reduced, and at the time of detecting an abnormal state, the transmission lines can be individually connected in parallel. Since it is sufficient that there is only a transmission path for sending back the composite check bit for the signal that is sent out and accepted from the receiving side to the sending side, the number of transmission paths can be reduced.
【0022】また、異常検出手段は送出側に設けられて
受入側に設ける必要がないことから、簡単な構成の受信
機器等においても適用可能である。さらに、送出側がL
SIによって構成される場合には、このLSIの内部に
送出側チェックビット生成手段および異常検出手段を組
込むことが可能であって、このように組込むことにより
LSIの出入力ピンの数を減らすことができる。Further, since the abnormality detecting means is provided on the sending side and does not need to be provided on the receiving side, it can be applied to a receiving device having a simple structure. Furthermore, the sending side is L
When configured by SI, it is possible to incorporate the sending-side check bit generation means and the abnormality detection means inside this LSI, and by doing so, the number of input / output pins of the LSI can be reduced. it can.
【図1】本発明による伝送路の異常監視方式の原理構成
を説明するための原理ブロック図である。FIG. 1 is a principle block diagram for explaining the principle configuration of an abnormality monitoring system for a transmission line according to the present invention.
【図2】本発明による伝送路の異常監視方式の具体的実
施例のブロック回路図である。FIG. 2 is a block circuit diagram of a specific embodiment of a transmission line abnormality monitoring system according to the present invention.
【図3】第1変形例のブロック回路図である。FIG. 3 is a block circuit diagram of a first modified example.
【図4】第2変形例のブロック回路図である。FIG. 4 is a block circuit diagram of a second modified example.
【図5】第3変形例のブロック回路図である。FIG. 5 is a block circuit diagram of a third modified example.
【図6】第4変形例のブロック回路図である。FIG. 6 is a block circuit diagram of a fourth modified example.
1 伝送路 2 送出側チェックビット生成手段 3 受入側チェックビット生成手段 4 異常検出手段 11,23 信号線 12 送信パッケージ 13,13',13",13"' 受信パッケージ 14 LSI 15 LSI信号送出回路 16,16' 第1のパリティ生成回路 17 比較回路 18 パッケージ信号送出回路 19,19' 第2のパリティ生成回路 20,20',20" パッケージ信号受入回路 21,21',21" 冗長ビット信号送出回路 22,22',22" 冗長ビット信号受入回路 23,23',23" OR回路 1 transmission line 2 sending side check bit generating means 3 receiving side check bit generating means 4 abnormality detecting means 11,23 signal line 12 sending package 13,13 ', 13 ", 13"' receiving package 14 LSI 15 LSI signal sending circuit 16 , 16 'First parity generation circuit 17 Comparison circuit 18 Package signal transmission circuit 19,19' Second parity generation circuit 20,20 ', 20 "Package signal reception circuit 21,21', 21" Redundant bit signal transmission circuit 22,22 ', 22 "Redundant bit signal receiving circuit 23,23', 23" OR circuit
Claims (1)
各伝送路1を通じて個々に並列的に信号が伝送される場
合の伝送路の異常監視方式において、 (a)送出側に設けられるとともに、送出側における前
記各伝送路1を通じて個々に並列的に伝送される信号に
対しての合成チェックビットを生成する送出側チェック
ビット生成手段2、 (b)受入側に設けられるとともに、受入側における前
記各伝送路1を通じて個々に並列的に伝送された信号に
対しての合成チェックビットを生成する受入側チェック
ビット生成手段3および、 (c)送出側に設けられるとともに、前記送出側チェッ
クビット生成手段2により生成される合成チェックビッ
トと前記受入側チェックビット生成手段3により生成さ
れて受入側から伝送される合成チェックビットとを比較
して伝送路1の異常状態を検出する異常検出手段4を具
えることを特徴とする伝送路の異常監視方式。Claim: What is claimed is: 1. A transmission line abnormality monitoring method in the case where signals are individually transmitted in parallel to a plurality of transmission lines 1 from a transmission side to a reception side through each transmission line 1, wherein: a) Sending side check bit generation means 2 which is provided on the sending side and generates combined check bits for the signals transmitted in parallel through the respective transmission lines 1 on the sending side, (b) receiving side And a receiving side check bit generating means 3 for generating a composite check bit for the signals transmitted in parallel through the transmission lines 1 on the receiving side, and (c) a transmitting side. At the same time, the composite check bit generated by the sending side check bit generating means 2 and the synthetic check bit generated by the receiving side check bit generating means 3 are transmitted from the receiving side. Transmission path error monitoring method of the synthetic check bits, characterized in that it comprises an abnormality detecting means 4 for detecting an abnormal state of the transmission line 1 to compare that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178213A JP2638696B2 (en) | 1991-07-18 | 1991-07-18 | Transmission line error monitoring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178213A JP2638696B2 (en) | 1991-07-18 | 1991-07-18 | Transmission line error monitoring method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537498A true JPH0537498A (en) | 1993-02-12 |
| JP2638696B2 JP2638696B2 (en) | 1997-08-06 |
Family
ID=16044563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3178213A Expired - Lifetime JP2638696B2 (en) | 1991-07-18 | 1991-07-18 | Transmission line error monitoring method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638696B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0374946A (en) * | 1989-08-16 | 1991-03-29 | Toshiba Corp | Error control system in data communication |
-
1991
- 1991-07-18 JP JP3178213A patent/JP2638696B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0374946A (en) * | 1989-08-16 | 1991-03-29 | Toshiba Corp | Error control system in data communication |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638696B2 (en) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8799738B2 (en) | Method of detecting data transmission errors in a CAN controller, and a CAN controller for carrying out the method | |
| US9367377B2 (en) | Apparatus and method for monitoring multiple micro-cores | |
| JPH01293450A (en) | Troubled device specifying system | |
| US20010020281A1 (en) | Electronic control system | |
| US4710935A (en) | Parity detection system for wide bus circuitry | |
| US12189557B2 (en) | Bus-based communication system, system-on-chip and method therefor | |
| JPH0442691B2 (en) | ||
| JPH0537498A (en) | Abnormality monitoring method of transmission line | |
| JP2929975B2 (en) | Fault Diagnosis Method for Bus Interface Circuit | |
| JPH04305748A (en) | Highly reliable bus | |
| JPH0454042A (en) | Transmission signal management system | |
| JP2022161888A (en) | signal test | |
| JPH0583212A (en) | Line monitoring system | |
| JP2743893B2 (en) | Driver circuit failure determination method, failure location reporting method and peripheral device | |
| JPH02117233A (en) | Signal transmission path monitoring circuit | |
| JPH04320538A (en) | Fault monitoring system | |
| JPH07334433A (en) | Bus controller | |
| JPS63182761A (en) | Bus diagnozing system | |
| JP2606134B2 (en) | Failure detection method | |
| JPH022233A (en) | Data bus monitor system | |
| JPH0614530Y2 (en) | Vehicle electrical component control device | |
| JP2591455B2 (en) | Communication device | |
| JPH08163153A (en) | Bus type duplex transmission device | |
| JPH08214046A (en) | In-equipment monitor circuit | |
| JPH0946360A (en) | Method and device for monitoring bus inside device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970318 |