JPH053767B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、トライステート・ドライバ回路に関
するものであり、特に、集積回路チツプに形成す
るそのようなドライバ回路に関するものである。

［従来技術］ トライステート・ドライバ回路は、集積回路チ
ツプに形成して、チツプ外に位置する母線及び信
号線を駆動するものである。トライステート・ド
ライバ回路は、トライステート即ち待機状態とな
り得る。この待機状態では、トライステート・ド
ライバ回路は、その出力端子を信号のない高イン
ピーダンス状態にする。典型的なデジタル・コン
ピユータ即ちデジタル的にデータを処理する場合
には、同じ集積回路チツプに相当数のそのような
トライステート・ドライバ回路を形成することに
なる。これは、そのような集積回路チツプから成
るデータ処理装置を、多数の母線を備えた多心母
線に接続するためである。多くの場合、同じその
ような母線に他のデータ処理装置を数個接続する
ことになるが、その際に、トライステート・ドラ
イバ回路を用いている。特定のデータ処理装置に
よる母線の使用がないときには、他のデータ処理
装置による母線の使用に影響を及ぼさないよう
に、その特定のデータ処理装置におけるドライバ
回路は、トライステート即ち高出力インピーダン
ス状態になる。

あるシステムにおいては、母線の構成は、次の
ようになつている。即ち、複数母線のうちのある
線又はある複数母線における電圧レベルを約２乃
至３ボルトにして、その母線がどのデータ処理装
置によつても使用されないようにし、その母線を
他に利用できるようにしている。そのような母線
は、いわゆる“母線使用制御線”である。この母
線も、他の母線同様に、トライステート・ドライ
バ回路で駆動する。こうして、特定のデータ処理
装置が母線の使用を止めるときには、母線使用制
御線に接続したその装置のドライバ回路は、高出
力インピーダンス状態になる。それから、他のデ
ータ処理装置に母線をもはや使用していないこと
を知らせるために、この母線使用制御線をより高
い電圧レベルまで充電する必要がある。

今まで、そのような充電は、母線使用制御線と
正の電源との間に電位引上げ抵抗又は電位引上げ
トランジスタを接続することにより、行なつてき
た。そのような抵抗又はトランジスタは次のよう
なとき、母線使用制御線の電位を自動的に引上げ
るものである。即ち、母線使用中のデータ処理装
置が母線の使用を止めて、そのドライバ回路が高
出力インピーダンス状態になるときである。

［発明が解決しようとする問題点］ そのような抵抗又はトランジスタを用いて電位
を引上げる方法は、しかしながら、動作が非常に
遅い。例えば、1000Ωの電位引上げ抵抗及び
200pFの母線分布キヤパシタンスの場合には、母
線使用制御線を適切な電位まで引上げるのに、
400ナノ秒程度又はそれ以上かかるとになる。こ
のように、次のデータ処理装置が母線を使用でき
るまでに、実質的な時間の浪費を生じ、このよう
な時間の浪費は、多数のデータ処理装置を使用す
る場合には、特に問題である。

同様なことが、次のような他の母線又は信号線
にも当てはまる。即ち、ドライバ回路をトライス
テート即ち高インピーダンス状態にスイツチした
ときに、高電位にする必要がある母線又は信号線
である。

［問題点を解決するための手段］ 本発明の目的は、高速動作の改良トライステー
ト・ドライバ回路を提供することである。

そのようなドライバ回路は、トライステート即
ち高出力インピーダンス状態にスイツチする直前
に、それにつながつているチツプ外の母線又は信
号線を、早く且つ自動的に所望のレベルまでプリ
チヤージするものである。これは、次のようなプ
リチヤージ回路を設けることにより、達成する。
即ち、ドライバ回路及び制御端子につながつてい
て、制御端子に入力するトライステート制御信号
に応答して、通常の入力データ信号を無効にする
とともに、ドライバ回路がその母線を充電し始め
るようにするものである。さらに、次のようなト
ライステート回路を設ける。即ち、ドライバ回路
及び制御端子につながつていて、ドライバ回路の
出力電圧レベルに応答して、その出力電圧それ故
にその母線の電圧が所定の値に達したときに、ド
ライバ回路を高出力インピーダンス状態にスイツ
チするものである。

このように改良したドライバ回路は、それまで
にかかつていた400ナノ秒よりもずつと短い時間
で、母線の充電及びトライステート動作を達成で
きる。特に、高速のプリチヤージ動作を達成する
のに、そのようなドライバ回路では、通常の母線
駆動機能に必要であるような、ドライバ回路に既
に存在している。電流容量の比較的大きな出力ト
ランジスタを用いることができる。このようなプ
リチヤージ動作するドライバ回路により、チツプ
外の母線又は信号線に対しては、電位引上げ抵抗
も電位引上げトランジスタも必要ではない。

［実施例］ 図に示した全回路は、集積回路チツプに形成
し、次のような目的のために使用する。即ち、そ
のチツプに形成した他の回路から、そのチツプ外
に位置する母線又は他の信号線に、信号を与える
ことができるようにするためである。図の実施例
では、トランジスタとして、ｎチヤンネルの金属
−酸化物−半導体（MOS）電界効果トランジス
タ（FET）を用いている。各トランジスタは、
ソース、ドレイン及びゲートについての電極を有
する。ゲート電極が、制御電極である。ドレイン
電極とソース電極との間でトランジスタ内を流れ
る電流路が、トランジスタの導通路である。ゲー
ト電極への印加電圧値で、その導通路を流れる電
流量を制御する。

図示したドライバ回路は、その動作状態のとき
に、入力端子１で２進データ信号を受取り、出力
端子２に次のような信号を再生する。すなわち、
チツプ外の信号線を駆動するのに十分な電力を有
する信号である。このように、入力端子１にはチ
ツプにおける他の回路を接線し、出力端子２には
チツプ外の母線又は信号線を接続する。本実施例
では、出力端子２に現われるデータ信号は、入力
端子１に印加されたデータ信号の非反転再生信号
である。

そのようなデータ信号は、命令信号、アドレス
信号、状態信号、制御信号及び割込み信号等に限
らず、情報を伝達するあらゆる種類の信号を含
む。

図示したドライバ回路には、制御端子３があ
る。ドライバ回路を待機状態にスイツチす るた
めに、この制御端子３でチツプにおける他の回路
から制御信号を受取る。待機状態のときには、入
力端子１における入力データ信号が出力端子２に
到達するのを妨げる。プリチヤージ動作後に、出
力端子２を高インピーダンス・レベルに維持す
る。出力端子２へ又はそこからは、無視できるよ
うな電流しか流れない。この場合の制御信号は、
“禁止（disable）”信号であり、制御端子３を高
レベルにするものである。この禁止信号は、ドラ
イバ回路の通常動作を禁止させて、ドライバ回路
を待機状態にスイツチするものである。制御端子
３における信号レベルが低いときには、禁止動作
を解除し、ドライバ回路を通常動作させ、入力端
子１に現われる入力信号に応じて出力端子２を駆
動する。

図示のトライステート・ドライバ回路には、次
のようなドライバ回路が存在する。即ち、２進入
力信号に応答して、その信号の値により決まる値
を有する２進出力信号を、チツプ外の信号線に生
じるドライバ回路である。このドライバ回路は、
トランジスタ４乃至９から成るプツシユプル形の
ドライバ回路である。しばらくの間、トランジス
タ１０の存在を無視すると、トランジスタ対４及
び５が、インバータ回路をなす。同様に、トラン
ジスタ対６及び７も、インバータ回路をなす。ト
ランジスタ８及び９は、電力出力回路をなし、実
質的な量の装荷（looding）及び固有キヤパシタ
ンスを有する、チツプ外の母線又は信号線を駆動
するために、比較的大きなサイズになつている。

まず、トランジスタ４及び５から成るインバー
タ回路について説明する。トランジスタ４は、エ
ンハンスメント・モードであり、ゲート電極１
１、ドレイン電極１２及びソース電極１３を有す
る。エンハンスメント・モードのトランジスタ
は、0Vのゲート印加電圧では、オフ即ち非導通
である。そのトランジスタをオンにする即ち導通
させるには、カツトオフ即ちしきい値よりも大き
な正のゲート電圧を印加する必要がある。トラン
ジスタ５は、デイプレツシヨン・モードであり、
ゲート電極１４、ドレイン電極１５及びソース電
極１６を有する。デイプレツシヨン・モードのト
ランジスタは、0Vの印加電圧でもオン即ち導通
している。そのトランジスタをオフにするには、
負のゲート電圧が必要である。

図に示された他のトランジスタについても、ド
レイン電極とソース電極については、同様のこと
が言える。特に、トランジスタの上側に位置する
電極がドレイン電極であり、下側に位置する電極
がソース電極である。

図示された回路構成においては、トランジスタ
４が基本的な反転動作をなす。一方、トランジス
タ５は、トランジスタ４がオフになつたときに、
インバータ回路の出力線１７の電位をほぼ正の供
給電圧値＋Ｖまで引き上げる引上げ動作をなす。
トランジスタ５のソース電極１６をそのゲート電
極１４に結合していることにより、ゲート電極１
４は決して負の電位になり得ない。それ故に、ト
ランジスタ５は、常にオンとなる。トランジスタ
５は、電位引上げ抵抗のように働く。

しばらくの間、トランジスタ１０がオフになつ
ている（制御端子３に低いレベルの信号を印加）
と仮定する。データ入力端子１の２進データ信号
が低いレベルにある（0Vに近い）ときには、ト
ランジスタ４は、オフになり、トランジスタ５
が、インバータ回路の出力線１７の電位を高いレ
ベル（約２乃至3Vの電圧）まで引上げる。逆に、
端子１の２進入力信号が高いレベルにあるときに
は、トランジスタ４は、オンになり、インバータ
回路の出力線１７の電位を0V近くの近いレベル
まで引下げる。このように、インバータ回路の出
力線１７における２進信号は、入力端子１におけ
る２進信号を反転したものである。

トランジスタ６及び７によつて形成される第２
のインバータ回路は、同様に、その出力線１８に
次のような信号を発生する。即ち、トランジスタ
６のゲート電極に印加した２進信号を反転した信
号である。その２進信号は、第１のインバータ回
路の出力線１７に現われる信号である。このよう
に、制御端子３における禁止信号が低いときに
は、出力線１８における信号は、入力端子１に印
加した信号の非反転信号である。

さて、ドライバ回路の通常動作（制御端子３の
印加電圧が低い）を説明する。まず、入力端子１
の２進データ信号が高いレベルにあるときは、こ
の高レベルの信号は、第１のインバータ回路で反
転し、その出力線１７では低いレベルになる。こ
の出力線１７は、線１９により下側の出力トラン
ジスタ８のゲート電極につながつている。線１７
及び１９における低いレベルの信号によつて、出
力トランジスタ８はオフになる即ち非導通状態に
なる。同時に、出力線１７における低いレベルの
信号は、第２のインバータ回路で反転して、その
出力線１８では高いレベルになる。出力線１８
は、上側の出力トランジスタ９のゲート電極につ
ながつているので、出力線１８における高いレベ
ルの信号によりトランジスタ９はオンになるすな
わち導通状態になる。下側の出力トランジスタ８
がオフになり上側の出力トランジスタ９がオンに
なると、出力端子２の電位は、高レベルになる。
出力トランジスタ９を導通させて、出力端子２に
接続したチツプ外の信号線を駆動する駆動電流を
供給する。

次に、逆の場合について説明する。即ち、入力
端子１の入力信号が低いレベルの時には、この低
いレベルの信号は、第１のインバータ回路で反転
して、その出力線１７では高いレベルになる。こ
の高いレベルの信号を、線１７及び１９によつ
て、下側の出力トランジスタ８のゲート電極に供
給する。これによつて、出力トランジスタ８はオ
ンになる即ち導通状態になる。同時に、出力線１
７における高いレベルの信号は、第２のインバー
タ回路で反転して、その出力線１８では低いレベ
ルになる。これにより、上側の出力トランジスタ
９はオフになる。下側の出力トランジスタ８がオ
ンになり上側の出力トランジスタ９がオフになる
と、出力端子２の電位は、低いレベルになる。こ
の場合には、下側の出力トランジスタ８が導通し
て電流が流れるので、出力端子２につながつてい
るチツプ外の信号線を、放電状態に保つ事にな
る。

このように、出力端子２の出力信号は、入力端
子１における入力信号の非反転信号である。出力
トランジスタ８及び９は、比較的大きなサイズ
（電流容量）なので、入力端子１の入力信号が２
進の一方のレベルから他方のレベルへ変化するよ
うな場合には、チツプ外の信号線を迅速に充電又
は放電することができる。

さて、トライステート制御動作について説明す
る。図示したドライバ回路には、さらに、次のよ
うなプリチヤージ回路が存在する。即ち、プツシ
ユプル・ドライバ回路及び制御端子３につながつ
ており、制御端子３における制御信号に応答し
て、入力端子１における入力信号による動作を禁
止し、プツシユプル・ドライバ回路が出力端子２
に接続したチツプ外の信号線を充電し始めるよう
にする。図示の実施例では、このプリチヤージ回
路は、ドライバ回路の出力線１７及び制御端子３
に接続されたエンハンスメント・モードのトラン
ジスタ１０から成る。このトランジスタ１０は、
第１のインバータ回路におけるエンハンスメン
ト・モードのトランジスタ４とは、並列接続をな
している。この場合、プリチヤージ動作を起こす
制御信号は、制御端子３における高レベルの信号
である。この信号により、トランジスタ１０はオ
ンになり、入力端子１におけるデータ信号の値に
かかわらず、出力線１７の電位を低いレベルに引
下げる。この点では、トランジスタ４，５及び１
０は、２入力のNOR回路をなす。その一方の入
力はデータ入力端子１につながつており、他方の
入力は、制御端子３につながつている。

制御端子３に禁止信号（高レベル）が現われて
出力線１７に低レベルの信号が生じると、線１９
により、下側の出力トランジスタ８はオフにな
る。同様に、出力線１７におけるこの低いレベル
の信号は、第２のインバータ回路で反転して、上
側の出力トランジスタ９をオンにする。このとき
に、出力トランジスタ９はデータ出力端子２に接
続したチツプ外の信号線を迅速に充電する。

勿論、上側の出力トランジスタ９が既にオンに
なつていて、チツプ外の信号線が禁止信号出電時
に既に充電状態になつているなら、更に充電する
必要はない。プリチヤージ回路の目的は、チツプ
外の信号線を常に高いレベルにして、禁止信号が
直ちに現われても良いようにしておく事である。

一旦、チツプ外の信号線を所望のレベルまでプ
リチヤージすると、次の段階は、ドライバ回路を
トライステート即ち高出力インピーダンス状態に
スイツチすることである。これは、出力トランジ
スタ８及び９の両方をオフにすることによつて行
なう。このために、図示の回路には、さらに、ト
ランジスタ２１から２８、並びにトランジスタ３
０，３１，３４，３５，３７，３８及び３９から
構成されるトライステート回路が存在する。即
ち、ドライバ回路及び制御端子３につながつてお
り、ドライバ回路の出力電圧レベルに応答して、
その出力電圧が所定のレベルに達したときに、ド
ライバ回路を高出力インピーダンス状態にスイツ
チする回路である。

このトライステート回路には、セツトリセツ
ト・ラツチ２０と示した次のような双安定回路が
存在する。即ち、制御信号（禁止信号）が制御端
子３に存在しないときには、第１の状態（“リセ
ツト”状態）に維持され、制御信号が存在すると
きには、第２の状態（“セツト”状態）にスイツ
チするように動作する。このスイツチ動作は、出
力端子２における出力電圧が所定のレベルに達し
たときに起きる。このセツトリセツト・ラツチ２
０には、トランジスタ２１乃至２６が存在する。
リセツト状態のときには、トランジスタ２２及び
２３が導通して、ノード２７には低レベルにな
る。同時に、トランジスタ２６及び２５は導通せ
ず、ノード２８は高レベルになる。セツト状態の
ときには、それらの回路状態は逆になる。特に、
トランジスタ２２及び２３は、導通せず、トラン
ジスタ２５及び２６が導通して、ノード２７が高
レベルになり、ノード２８が低レベルになる。

制御端子３に禁止信号が存在しないときには、
セツトリセツト・ラツチ２０は、リセツト状態に
止まる。これは、トランジスタ３０及び３１から
成るインバータ回路によつて行なう。特に、禁止
信号が存在しないときには、制御端子３は、低レ
ベルである。この低レベルの信号は、そのインバ
ータ回路によつて高レベルの信号になる。この高
レベル信号を、ラツチの入力トランジスタ２２の
ゲート電極に印加して、そのトランジスタをオン
に保つ。これによつて、ノード２７の電位を低レ
ベルに保ち、ラツチ２０がドライバ回路のデータ
処理回路部分に影響を及ぼさないようにしてい
る。禁止信号が制御端子３に現われたときには、
トランジスタ２２はオフになる。しかしながら、
ラツチ２０は、次のようなときまでリセツト状態
に止まる（電流がトランジスタ２３を流れるため
に）。即ち、ラツチ２０のトランジスタ２６のゲ
ート電極に適切なレベルの信号が現われて、ラツ
チ２０をセツト状態にスイツチするときまでであ
る。トランジスタ２６のゲート電極につながつた
線３３が、ラツチ２０についてのセツト入力を与
える。

出力端子２における電圧レベルに比例したレベ
ルの電圧をラツチ２０に供給するために、出力端
子２にデイプレツシヨン・モードのトランジスタ
３４及び３５を接続してある。これらのトランジ
スタ３４及び３５は、電圧分割器として働く。電
圧取出ノード３６に、ラツチ２０のセツト入力線
３３を接続してある。これらのトランジスタ３４
及び３５を製造する際には、ドレイン・ソース導
通路の幅を、適切な電圧分割動作が生じるように
決める。特に、トランジスタ３４及び３５の内部
コンダクタンスは釣り合つているので、出力端子
２の電圧レベルが所望のプリチヤージ値に達した
ときには、セツト入力線３３の電圧レベルは、ト
ランジスタ２６をオンにする適切なしきい値に達
する。このようにして、出力端子２の出力電圧が
所定のレベルに達したときに、ラツチ２０をセツ
ト状態にスイツチする。

トランジスタ３４及び３５の内部コンダクタン
スは、十分に小さくしてあるので、それらが存在
するにもかかわらず、出力端子２におけるトライ
ステート状態のインピーダンスは、やはり高く、
また、ドライバ回路がトライステート即ち高出力
インピーダンス状態のときに、これらのトランジ
スタ３４及び３５は、チツプ外の信号線を何ら実
質的に放電するようなことはない。

ラツチ回路２０は、次のような回路を制御す
る。即ち、ドライバ回路につながつていて、ラツ
チ回路２０がセツト状態のときに、ドライバ回路
の高出力インピーダンス状態を維持する回路であ
る。この回路には、出力線１８とアースとの間に
ドレイン・ソース導通路を有し、ラツチ回路２０
のノード２７につながつているゲート電極を有す
るトランジスタ３７が、存在する。ラツチ回路２
０がセツト状態のときには、ノード２７の電位は
高レベルになり、トランジスタ３７はオンにな
る。トランジスタ３７の導通により、出力線１８
の電位は、低レベルに引下がる。これによつて、
所望の高出力インピーダンス状態を維持すべく、
上側の出力トランジスタ９は、オフになる。禁止
信号を制御端子３から除去するような時まで、ラ
ツチ回路２０はセツト状態になり、トランジスタ
３７は導通状態にある。制御端子３の電位を下げ
てラツチ・リセツト線３２の電位を上げ、ラツチ
回路２０のトランジスタ２２をオンにするまで、
ラツチ回路２０をリセツトすることはできない。

ラツチ回路２０は、ドライバ回路の出力端子に
おける電圧に応答してゆつくり動作し、そのセツ
ト状態にスイツチして、上側の出力トランジスタ
９をオフにする。ドライバ回路の出力電圧が所定
のレベルに達したときに、ドライバ回路をその高
出力インピーダンス状態に迅速にスイツチさせ始
めるような、高速動作のフイードバツク回路を設
けると、性能がさらに向上する。この高速動作フ
イードバツク回路は、トランジスタ３８及び３９
から成る。下側のトランジスタ３８が導通すると
きに、上側のトランジスタ３９が直に導通するよ
うに、トランジスタ３９は、制御端子３に禁止信
号が存在すると導通するようになつている。トラ
ンジスタ３８は、ラツチ回路２０に対して用いた
電圧分割器（トランジスタ３４及び３５）の同じ
電圧で制御する。特に、出力端子２における出力
電圧が所定のレベルに達したときには、電圧取出
ノード３８の電圧は、フイードバツク回路のトラ
ンジスタ３８をオンにするしきい値になる。こう
して、トランジスタ３８はオンになり、出力線１
８の電圧を迅速に放電して、上側の出力トランジ
スタ９を早くオフにし、ドライバ回路を早くトラ
イステート状態にする。

電圧分割器とともにトランジスタ３８及び３９
で構成したこのフイードバツク回路は、ラツチ回
路２０及びトランジスタ３７で構成するフイード
バツク・パスよりもかなり速く動作する。それで
も、ラツチ回路２０は必要である。なぜなら、チ
ツプ外の信号線につながつているある他のデータ
処理装置が、そのような信号線を低いレベルまで
引下げるべきものである場合には、上側の出力ト
ランジスタ９をオフにするために必要だからであ
る。その様な場合には、高速動作フイードバツク
回路のトランジスタ３８をオンにする。このトラ
ンジスタ３８は、ラツチ回路２０が存在しないな
ら、トランジスタ９をオフにする前に、トランジ
スタ９を再びオンにしてしまう様なものである。

図示したドライバ回路の全体的な動作を要約し
て説明する。このドライバ回路は、次のようなト
ライステート・ドライバ回路である。即ち、この
回路がトライステート即ち高出力インピーダンス
状態にスイツチする毎に、その直前で、その出力
端子２につながつているチツプ外の母線又は信号
線を正の電圧レベルまで充電するものである。ド
ライバ回路をトライステート状態にスイツチする
命令信号は、制御端子３に発生する高レベルの禁
止信号である。この禁止信号は、入力端子１にお
けるデータ入力信号を無効にし、下側の出力トラ
ンジスタ８をオフにするとともに、上側の出力ト
ランジスタ９をオンして、出力端子２につながつ
ている信号線を正の電圧レベルまでプリチヤージ
することを開始させる。

この出力端子２につながつている電圧感知機構
は、電圧分割器をなすトランジスタ３４及び３
５、高速動作フイードバツク回路のトランジスタ
３８及びラツチ回路２０のセツト入力トランジス
タ２６で構成している。この電圧感知機構は、チ
ツプ外の信号線の充電をモニタする。そして、こ
の信号線が所望の正の電圧レベルに達すると、電
圧感知機構は、上側の出力トランジスタ９をオフ
にして、制御端子３に高レベルの禁止信号が存在
する限り、そのトランジスタ９をオフにして止め
るように働く。高レベルの禁止信号が存在しなく
なると、この電圧を感知してモニタする回路は、
動作が禁止状態になり、ドライバ回路は、その通
常動作をして、入力端子１におけるデータ入力信
号で、チツプ外の信号線を駆動することができ
る。この電圧感知回路の禁止動作は、ラツチ回路
２０のリセツト入力トランジスタ２２をオンにし
て、高速動作フイードバツク回路の上側トランジ
スタ３９をオフにすることにより、行う。

［発明の効果］ このようにチツプ外の母線又は信号線をプリチ
ヤージするタイプのドライバ回路を用いることに
より、電位引上げ抵抗又は電位引上げトランジス
タをそのような母線又は信号線に接続する必要が
なくなる。本発明のドライバ回路による迅速なプ
リチヤージ動作で、電位引上げ動作に必要な時間
を、約500乃至600ナノ秒から約20乃至30ナノ秒ま
で低減することができる。これにより、システム
の応答時間を大幅に改善することができる。この
応答時間の改善は、高速動作のデータ処理装置及
び高速動作の入出力装置を有するシステムにとつ
ては、非常に重大なことなので、本発明は、特に
そのようなシステムに格別な効果及び利点をもた
らす。

【図面の簡単な説明】

図は、本発明の１実施例の回路図である。 ２０……セツトリセツト・ラツチ。

Claims (1)

1. 【特許請求の範囲】 １ 入力端子に入力した２進の入力信号に応答し
   て、出力に接続された信号線に出力信号を生じる
   ドライバ回路と、 前記ドライバ回路及び一つの制御端子に接続さ
   れ、前記入力信号による前記ドライバ回路の動作
   を禁止するための前記制御端子から入力する制御
   信号に応答して、前記ドライバ回路に前記信号線
   を充電させるために働く充電回路と、 前記ドライバ回路及び前記制御端子に接続さ
   れ、前記ドライバ回路の出力電圧レベルが所定の
   レベルに達したとき、当該出力電圧レベルを感知
   して前記ドライバ回路を高出力インピーダンス状
   態にスイツチするトライステート回路と、 を備えるトライステート・ドライバ回路。