JPH053787B2

JPH053787B2 -

Info

Publication number: JPH053787B2
Application number: JP59010382A
Authority: JP
Inventors: Henrii Terion Rojaa
Original assignee: NCR Canada Ltd
Current assignee: NCR Canada Ltd
Priority date: 1983-01-26
Filing date: 1984-01-25
Publication date: 1993-01-18
Also published as: EP0123370B1; JPS59138966A; EP0123370A1; DE3464311D1; US4523231A; DE123370T1; CA1204501A

Description

【発明の詳細な説明】〔産業上の利用分野〕この出願は、Roger H.Therrien及び
Maninderpal S.Chahalによる発明“自動光強度
制御システム”として1982年10月15日に出願され
た米国特許出願第435014号（対応する日本出願は
1983年10月14日に特許出願された特願昭58−
191082号）と、Roger H.Therrienによる発明
“自動自己診断電気光学イメージング・システム”
として1982年12月17日に出願された米国特許出願
450582号（対応する日本特許出願は1983年12月16
日に出願された特許願(1)）とに関連するものであ
る。

この発明は電気光学イメージング装置に関し、
特にＮ個のイメージ観察素子又は画素から成る少
くとも１つのアレイを有し、画素の故障を自動的
に検出する電気光学イメージング・システムに関
する。

〔従来技術及びその問題点〕

電気光学イメージング（imaging；撮像）に関
する電子技術分野においては複数のイメージ観察
素子から成るアレイを使用したラスタ・スキヤナ
の使用が増加している。そのような多素子アレイ
としては、例えば、電荷結合装置（CCD）アレ
イ又はホトダイオード・アレイによつて構成する
ことができる。

そのようなイメージング装置の動作を制御する
ために多くの異なる型の装置又はシステムが提案
されてきた。多素子アレイを使用する先行技術の
ラスタ・スキヤナはアレイの蓄積時間を制御する
もの（米国特許3944816号及び第4174528号）、ア
レイのゲインを制御するもの（米国特許第
3717077号及び第4287536号）、個々の素子の出力
の変動を修正するもの（米国特許第4228468号及
び第4298887号）及びCCD装置の半導体結晶の欠
陥によつて生ずる雑音を除去するもの（米国特許
第4167755）号及び第4189751号）などのために提
案されてきた。

以上説明した装置及びシステムは基本的には少
くとも１つの多素子アレイを使用した電気光学イ
メージヤ（imager；撮像機）の各種動作の制御
に関するものである。

上記のこの出願の出願人と同一人が出願した米
国特許出願第450582号“自動自己診断電気光学イ
メージング・システム”は電気光学イメージン
グ・システムの少くとも１つのアレイの中央ピク
セルを含む信号を使用してそれ自体の自己診断テ
ストを実行する。この自己診断システムはイメー
ジング・センサから発生した中央ピクセルを利用
して関連するビデオ・プロセツサに欠陥があるか
どうかを確認する。

しかし、以上挙げた装置及びシステムのどれも
多素子アレイの各素子をテストして画素（ピクセ
ル）の故障を検出し、識別する手段を教示も提案
もしていない。

この出願の米国出願時点におけるこの出願人が
知つた背景技術は以下のようなものがある。

Harveyによる米国特許第3717077号
“Exposure ControlApparatus”； Haradaによる米国特許第3944816号“Charge
Transfer Apparatus Having Light Sensitivity
Control Means”； Nagumoによる米国特許第4167755号“Solid
State Television Camera”； Whiteによる米国特許第4174528号“Expozure
Control For Document Scanner Arrays”； Nogumoによる米国特許第4189751号“Solid
State Television Camera With Defect
Compensation To Reduce Noise”； Naganoによる米国特許第4228468号“Output
Correcting System For Facsimile”； Wigginsによる米国特許第4287536号“Gain
Control For Scanning Arrays”； Rodeによる米国特許第4298887号“Non−
Uniformity Correction In Ａ Mutielement
Detector Array”。

〔発明の要約〕

この発明の好ましい実施例において、電源は制
御回路によつて制御され、その制御回路の第１の
動作モード中光源による基準背景の照明を防止
し、同じくその制御回路の第２の動作モード中光
源が基準背景を証明しうるようにしている。診断
動作中、Ｎ個のイメージ観察素子を含む少くとも
１つのアレイを持つラスタ・スキヤナは第１及び
第２の動作モードの各々中基準背景の各走査又は
スキヤンのためにＮ個の基準ピクセル信号を提供
する。

ピクセル・エラー検出回路は基準ピクセル信号
のいずれかにエラーがあるかどうかを確認し、も
しエラーがある場合、第１及び第２の動作モード
各々についてエラーの合計数及び夫々のピクセル
番号を確認する。より具体的にいうと、第１モー
ドの走査から発生した基準ピクセル信号の１つが
第１の信号レベルより大きいときに第１のエラー
信号を発生する。又、第２のモードの走査から発
生した基準ピクセル信号の１つが第２の信号レベ
ルより低いときには第２のエラー信号を発生す
る。これらエラー信号はアドレス信号及び制御信
号と共に利用されて、第１及び第２の動作モード
の各々についてピクセル・エラー検出回路がピク
セル・エラーの合計数を第１の関連回路に選択的
に記憶しうるようにし、第１及び第２の動作モー
ドの各々について欠陥素子の特定の位置を第２の
関連回路に選択的に記憶しうるようにしている。

更に、診断動作及び（又は）評価動作を開始し
て第１及び第２の動作モードの各々について記憶
されているアレイの各欠陥素子の同一性及びピク
セル・エラーの合計数を選択的に読出すために外
部回路が設けられる。

〔発明の目的〕

この発明の目的はカメラの画素の故障を自動的
に検出する新規なシステム及び方法を提供するこ
とである。

この発明の他の目的は第１及び第２の動作モー
ドの各々中カメラの画素の故障を自動的に検出し
てその大きさ及び位置を識別する新規なシステム
及び方法を提供することである。

この発明の他の目的はイメージ観察素子又は画
素から成る少なくとも１つのアレイを持ち、画素
の故障を自動的に検出する新規な電気光学イメー
ジング・システムを提供することである。

更に、この発明の目的は第１及び第２の動作モ
ードの各々中画素の故障を自動的に検出するため
に少くとも１つの多素子アレイ・ラスタ・スキヤ
ナを持つ電気光学システムを提供することであ
る。

〔実施例の説明〕

次に、添付図面を参照しながらこの発明の実施
例を説明し、この発明自体及びこの発明の目的、
特徴、利点及び効果などを更に明確にする。

第１図はこの発明の好ましい実施例のブロツク
図を開示する。以下この発明を、物体又は書類か
ら情報を走査するためのビデオ・カメラに応用し
た例について説明する。

物体の通常のイメージング又は撮像において
は、次のような動作が行なわれる。まず基準背景
（白色が好ましい）１１が移動用トラツク若しく
は移動用コンベア・ラインの近く、又は回転する
ドラム１３の上に取付けられる。物体が存在しな
いときには、適当な光源又はランプ１５からの照
射エネルギ（例えば光）によつて、その基準背景
が照明される。

撮像されるべき物体又は書類１７は、基準背景
１１とレンズ・アセンブリ１９との間に静止して
いても、又はその間の通路に沿つて移動用トラツ
ク或はコンベア・ライン若しくは回転するドラム
１３によつて転送されていてもよい。

物体１７は、基準背景のところを横切つて移動
するときに光源１５によつて照明される。物体１
７からの反射光のイメージはレンズ・アセンブリ
１９によつてイメージング・センサ・アレイ２１
の面に集光される。イメージング・センサ・アレ
イ２１は、例えば、ホトダイオードのアレイ、ホ
トアレイ、又は電荷結合装置（CCD）のアレイ
のような適当なアレイで構成することができる。

ここでは説明のために、アレイ２１として例え
ば、フエアチヤイルド・カメラ・アンド・インス
ツルーメント・コーポレーシヨンのCCDイメー
ジング製品部によつて製造されたモデル133／
143CCDのような、1024素子のCCDアレイを使用
する。

タイミング及び制御回路２９からアレイ２１に
入力されるトランスポート・クロツクφ_X及び転
送クロツクφ_Tは、物体１７がアレイ２１の走査
位置を横切るときに、アレイ２１が物体１７に対
し複数の走査ラインを発生するのを可能にする。
アレイ２１は各走査ラインごとに1024画素又はピ
クセルを発生する。各ピクセルは64個のグレイ・
スケール値のうちの１つを持ち、その値は走査さ
れている物体１７の一部を表している。物体に対
するこれら走査ラインを合成したものは走査され
ている物体１７の信号イメージを提供する。

トランスポート・クロツクφ_Xは、イメージン
グ・センサ・アレイ２１の1024個のセルからのビ
デオ・データの読出速度が１つのピクセル当り約
270ナノ秒の速度になるように制御する。転送ク
ロツクφ_Tは各走査ラインの終りで発生し、アレ
イ２１の蓄積時間を制御する。このアレイ２１の
いわゆる蓄積時間は従来のカメラの露光時間に類
似する。転送クロツクφ_Tの走査間隔は約285マイ
クロ秒である。

各トランスポート・クロツクφ_Xごとに11ビツ
トの同期型２進ピクセル・カウンタ２５は１だけ
増算され、カウンタ２５の出力はアドレス・カウ
ント（P₀，P₁₀₂₄）又は０乃至1063まで順次変化
するアドレス（A₀，A₉ビツト）となる。アドレ
ス０乃至1023の間に発生したクロツクφ_Xは、ア
レイ２１の０から1023までの1024個のセル又は素
子からビデオ・ピクセル信号を順次クロツク・ア
ウトするのに使用される。アドレス1024乃至1062
の間に発生したピクセル・クロツクφ_Xは、この
発明の範囲外の目的のために、アレイ２１内部の
黒及び白基準をクロツク・アウトするのに利用す
ることができる。

走査の終りのピクセル・カウント1063において
発生するクロツクφ_Tと同期させるために、クロ
ツクφ_Tによりカウンタ２５がリセツトされ、次
のφ_Xクロツク時においてアドレス・カウント
“０”に同期してアレイ２１の新たなラインの走
査が開始される。

カウンタ２５のカウント０及び1024はカウンタ
２５によつて内部的にデコードされ、各ライン走
査の夫々第１及び第1024トランスポート・クロツ
クを表わす信号P₀及びP₁₀₂₄を発生させる。カウ
ンタ２５は11ビツト出力を発生するが、10個の下
位ビツトA0〜A9だけが出力されてシステムに利
用される。

各トランスポート・クロツクφ_Xの反転クロツ
ク_Xはタイミング及び制御回路２３からアナロ
グ・デイジタル変換器（ADC）回路２７に供給
されてそれを可能化する。ADC回路２７はアレ
イ２１からのビデオ・ピクセル信号をデジタル化
して、アレイ２１の各走査ライン毎に対応するデ
ジタル化ピクセル・データを発生する。イメージ
ング・センサ・アレイ２１はフエアチヤイルド・
モデル１３３／１４３CCDと同様に２つの出力
ライン又はチヤンネルを持つている。ADC回路
２７はその２つのチヤンネル出力を夫々デジタル
化する２つの別々のADCのほかに、２つのデジ
タル化チヤンネルの出力を１つの複合出力に組合
わせる回路を含む。CCD組合せ技術はこの発明
の一部ではなく、米国特許第3911467号に詳細に
説明してある。

ADC回路２７からの各デジタル化ピクセルは
６ビツトで構成されるグレイ・スケール値（色の
濃さを表わす値）を持つている。各デジタル化ピ
クセルは完全な黒（デジタル値“000000”）から
完全な白（デジタル値“111111”）までの範囲の
64個のグレイ・スケール値の１つを持つことがで
きる。

ADC回路２７からの各走査のピクセル・デー
タは、例えば、走査された物体１７のデジタル化
されたイメージを従来方式で各走査ラインごとに
Ｘ及びＹ座標に沿つて再構成するような他のビデ
オ処理回路２８に供給することができる。しか
し、他のビデオ処理回路２８によるピクセル・デ
ータのそれ以上の利用はこの発明の範囲を越える
ものであるから、それ以上説明しない。

この発明は“診断動作”中、イメージング・セ
ンサ・アレイ２１の欠陥素子又はセルを検出する
ためにADC２７からの各走査のピクセル・デー
タを自動的且つ反覆的にテストする。それらピク
セル・データのテストを実行するために、ADC
２７からのピクセル・データ、タイミング及び制
御回路２７からのクロツクφ_X及びφ_T、ピクセ
ル・カウンタ２５からの信号P₀，P₁₀₂₄及びアド
レスA0〜A9等がピクセル・エラー検出回路２９
に供給される。

被撮像物体１７が異なるとその反射特性が異な
るために、アレイ２１によつて物体１７が撮像さ
れているときには、ピクセル・データのテストは
第１図のシステムによつて正しく反覆して実行す
ることはできない。故に、物体１７がトラツク１
７に検出されたときはいつでも物体存在信号が
“０”状態となり、検出回路２９によるピクセ
ル・データのテストを防止する。

本システムは診断動作のタイミングを制御する
ために、システムに最初に電源が供給された後に
システムの初期診断動作を開始し、その後は、外
部リセツト信号を受信する毎に診断動作を開始す
るよう制御するオン／オフ制御回路３１を含んで
いる。

制御回路３１が診断動作を始動したときに、制
御回路３１は検出回路２９に制御信号を送り、検
出回路２９がADC２７からのピクセル・データ
について各種テストを順次行うことができるよう
にする。トラツク１３に物体１７が検出されない
限り、検出回路２９は“１”状態の物体存在信号
によつて可能化され、診断動作を行なう。

制御回路３１が診断動作を始動したときに、制
御回路３１は更にランプ制御信号を出力して、そ
のランプ制御信号の振幅（大きさ）により一次電
力リレー３３の動作を制御して、電源３５に一次
電力（図示していない）を供給するか又は供給し
ないかをコントロールする。

第１の動作モード中、ランプ制御信号はリレー
３３を付勢するには不十分な大きさである。その
結果、電源３５はランプ１５に電力を供給せず、
ランプ１５は“オフ”である。ランプ１５が“オ
フ”であると、イメージング・センサ・アレイ２
１は照明されていない基準背景１１を走査する。
（この第１の動作モード中、物体１７はトラツク
１３には存在しないものとする）。この第１の動
作モード中における制御回路３１からの制御信号
は、検出回路２９によりランプ１５が“オフ”の
時ピクセル・データをテストすることを可能にす
る。

適当な時間の経過の後、制御回路３１はランプ
制御信号の大きさを変えて第１の動作モードを終
了させ、第２の動作モードを開始する。第２の動
作モード中、その制御信号はリレー３３を付勢す
るのに十分な大きさを有する。故に、電源３５か
らランプ１５には電力が供給されてランプ１５は
点燈（オン）する。ランプ１５が点燈することに
より、イメージング・センサ・アレイ２１は照明
されている基準背景１１を走査する（この第２の
動作モード中も、トラツク１３に物体１７が存在
しないものとする）。この第２の動作モード中に
おける制御回路３１からの制御信号は、検出回路
２９がランプ１５の点燈時におけるピクセル・デ
ータのテストを行なうことを可能にする。

ひとたび、システムは第２の動作モードに入る
と、そのままその動作モードに留まり、検出回路
２９がランプ１５が点燈しているときのピクセ
ル・データを繰り返しテストできるようにする。
しかし、この第２の動作モードはアレイ２１によ
つて撮像されるべき物体１７がトラツク１３に現
われたときに一時的に中断されることがある。詳
しく述べると、物体１７がトラツク１３を基準背
景１１の方に移動していくときに、トラツク１３
をはさんで対向して配置されている発光ダイオー
ド（LED）３７と光センサ３９との間を通過す
る。物体１７が両素子３７と３９との間を通過す
ると、それはLED３７とセンサ３９との間の光
路を遮断し、それによりセンサ３９が物体存在信
号“０”を発生させて検出回路２９の動作を一時
的に中断する。

物体１７の後端がLED３７とセンサ３９との
間の通路を通過してから適当な時間（遅延時間）
の経追後に、物体存在信号は“１”状態に戻り、
検出回路２９が基準背景１１から発生した各ライ
ンの走査のピクセル・データを再びテストできる
ようにする。上記のような遅延時間は、LED３
７とセンサ３９との間を通過した後における物体
１７の速度から容易に決定することができる。こ
の既知の遅延時間は容易にセンサ３９の出力に加
えることができる。（図示せず）診断動作中に発生したピクセル故障情報は、評
価動作中に外部回路４１によつて検査される。外
部検出回路４１は、検出回路２９からピクセル故
障情報を読出すための外部リセツト・パルス、
φ_T禁止信号、診断クリヤ信号、診断読出クロツ
ク信号（DIAGRCLK）などを選択的に発生する
ことができるスイツチ、押ボタン、マイクロプロ
セツサ、又は別個なロジツクなどの回路を使用す
ることができる。

次に、第２図及び第３図を参照する。第２図は
第１図のオン／オフ制御回路３１をブロツク及び
回路の合成図として示したものであり、第３図は
制御回路３１の動作の説明に使用する波形を示し
た図である。

最初、第１図のシステムは電源が入つておら
ず、電力はどこにも供給されていない。時間T₀
において（第３図）、電力が最初にシステムに供
給されたとき、電源（図示していない）はその電
源の動作電位まで立上る。電源の１つからの正５
ボルト（＋5V）が0.5秒のロジツク安定化遅延回
路４３の端子４２に供給される。抵抗Ｒ１とキヤ
パシタＣ１とが端子４２と接地との間に互いに直
列に接続される。シユミツト・バツフア（SB）
４５の入力に供給されたC1の両端の電圧E_C1は＋
5Vが端子４２に供給されたときには“ロー”で
ある。結果として、バツフア４５の出力も“ロ
ー”である。このバツフア４５の“ロー”出力は
ランプ制御フリツプ・フロツプ４７のクリヤ入力
に供給され、フリツプ・フロツプ４７のＱ出力か
ら“ロー”レベルのランプ制御信号を発生させ
る。フリツプ・フロツプ４７からの“ロー”レベ
ルのランプ制御信号は第１図に表示するリレー３
１を切り、電源３５をオフしてランプ１５を消燈
させる。

ロジツク安定化遅延回路４３の目的は、システ
ムのロジツク電源の安定化のために約0.5秒間の
遅延時間を創出することである。時間T₁におい
て（第３図）（約0.5秒の遅延後）、キヤパシタＣ
１のチヤージE_C1はシユミツト・バツフア４５を
トリガするのに十分な電圧に増加されてバツフア
４５出力を“ロー”から“ハイ”に変化させる。
この遅延回路４３からの“ハイ”出力によりラン
プ制御フリツプ・フロツプ４７からクリヤ入力信
号（“０”状態）は取除かれる。しかし、フリツ
プ・フロツプ４７は次クロツクされるまで“ロ
ー”レベルのランプ制御信号を発生し続ける。

遅延回路４３の“ハイ”出力はランプ・オフ安
定化遅延回路４９にも供給される。これにより更
に１秒間の遅延時間が与えられ、オフ状態を安定
化する。

遅延回路４９内の抵抗Ｒ２及びキヤパシタＣ２
はバツフア４５と接地との間に互いに直列に接続
される。ダイオードCR１は抵抗Ｒ２に並列に接
続される。Ｒ２とＣ２との接続点がシユミツト・
バツフア５１の入力に接続される。バツフア４５
の出力が“ハイ”レベルに変化したのに応答して
キヤパシタＣ２はその“ハイ”レベルの方に充電
し始める。約１秒の遅延後の時間T₃（第３図）に
おいて、キヤパシタＣ２のチヤージE_C2はシユミ
ツト・バツフア５１をトリガしてその出力状態を
“ロー”から“ハイ”に変化する。このバツフア
５１の出力は第３図に示すように遅延回路４９の
出力Ａである。

同じ方法に従い、時間T₃において、遅延回路
４９の“ハイ”レベルの出力Ａは遅延回路４９と
構造及び動作が類似する１秒のランプ・オフ−オ
ン安定化遅延回路５３にも供給される。もう１秒
遅延後の時間T₅において、遅延回路５３の出力
Ｂは“ロー”から“ハイ”に変化して、その立上
り端でランプ制御フリツプ・フロツプ４７をクロ
ツクする。ランプ制御フリツプ・フロツプ４７は
クロツクされると同時に、“ハイ”レベルのラン
プ制御信号をそのＱ出力から発生してリレー３１
を付勢し、電源３５をオンし、ランプ１５を点燈
させる。

遅延回路５３の出力からのＢ信号はロジカル・
インバータ５５によつて反転されて信号を発生
する。

第３図に表わすように、ランプ・オフ・ピクセ
ル・エラー・テストは時間T₃とT₅との間の１秒
間中に行われる。この１秒期間中、約3500個の別
個な走査ラインのピクセル・データが、ランプ１
５のオフ状態が安定化した後におけるピクセル・
エラーの検査のためにテストされる（この時間
中、トラツク１３には物体１７が検出されなかつ
たものとする）。

ランプ・オフ−オン安定化遅延回路５３の目的
は、検出回路２９（第１図）によつてランプ・オ
ンのピクセル・エラー・テストを行なう前に約１
秒の遅延時間を与えてランプ１５を安定化させる
ことである。

時間T₅において、遅延回路５３の“ハイ”レ
ベル出力Ｂは遅延回路４９と構造及び動作が類似
する１秒のランプ・オン安定化遅延回路５７にも
供給される。最後の１秒間の遅延後の時間T₇に
おいて、遅延回路５７の出力Ｃは“ロー”から
“ハイ”に変化する。時間T₇以降ランプ１５がオ
ンとなり安定化した後（物体１７がトラツク１３
に検出されないときはいつでも）に、走査ライン
のピクセル・データについてランプ・オン・ピク
セル・エラー・テストを行うことができる。

電子スイツチのような適当なスイツチ５９はキ
ヤパシタＣ１の両端に接続される。通常の動作で
はスイツチ５９はオープン（開放）である。しか
し、スイツチ５９は外部回路４１（第１図）から
の外部リセツト信号によつて制御されて希望又は
要求されるときはいつでも瞬間的に閉じられ、キ
ヤパシタＣ１を放電して診断動作を始動する。

オン／オフ制御回路３１は第２図及び第３図に
表わすような一連の制御回路及び制御信号を得る
ために、例えば、フイールド（利用者）プログラ
マブル・ロジツク・アレイ（FPLA）、カウンタ
及び適当なデータ蓄積ユニツト等を使用すること
によつて第２図に表わすものとは異なる方法で実
施することもできる。FPLAはブーリン代数式に
応答して、ランプ１５“オン”及びランプ１５
“オフ”の両ピクセル・データ・テストのために
一連の遅延回路及び制御信号を発生するようにプ
ログラムされる。更に、第２図に例示した形以外
のアナログ遅延回路も利用することができるであ
ろう。

ピクセル・エラー検出回路２９は次に説明する
ような第４図、第５図及び第７図に表わす回路で
構成することができる。

第４図において、第１の動作モード中（ランプ
１５が“オフ”のとき）、ADC２７からのデジタ
ル・ピクセル・データはランプ・オフ比較器６１
に供給される。比較器６１は基準デジタル信号値
“16”と１ライン走査のピクセル・データの各デ
ジツト化ピクセルとを比較する。もし、デジツト
化ピクセルのいずれかの振幅が１５より大であれ
ば、比較器６１は１状態の“ランプ・オフ・ピク
セル・エラー”信号を発生して、第１の動作モー
ド中におけるアレイ２１の対応する素子に欠陥が
あることを知らせる。

ランプ・オフ・ピクセル・エラーはアンド・ゲ
ート６３にも供給される。アンド・ゲート６３に
はクロツク_X（第１図）も供給され、更にイン
バータ５５（第２図）からの信号（第３図）
と、診断エネーブル・ゲート又は信号（第５図で
説明する）と、センサ３９（第１図）からの信号
物体存在とが供給される。物体１７がトラツク１
３（第１図）に存在せず、ランプ・オフ・テスト
期間（第３図の時間T₃〜T₅）が終る前でかつ診
断エネーブル信号が“１”状態であるときにラン
プ・オフ・ピクセル・エラーが発生（１状態）し
た場合には、アンド・ゲート６３は比較器６１か
ら発生した各ランプ・オフ・ピクセル・エラーに
対応して信号LP0ERRが“１”状態となる。こ
の１状態のLP0ERR信号は比較器６１の出力が
安定化した後に発生するクロツク_Xが正である
間に発生する。各LP0ERR信号はランプ・オ
フ・エラー・フリツプ・フロツプ６７のクロツク
入力に供給される。

次に再び第３図を見ると、遅延回路４９の出力
Ａが時間T₃までフリツプ・フロツプ６７のクリ
ヤ入力にクリヤ信号（０状態）を維持し、又時間
T₅において、が“ロー”になつた後はアン
ド・ゲート６３が信号LP0ERRを発生すること
ができないということを知ることができる。その
結果、アンド・ゲート６３は時間T₃乃至T₅間の
１秒のランプ・オフ・テスト期間中信号
LP0ERRを発生することができるだけであると
いうことがわかる。

ランプ・オフ・テスト期間（T₃〜T₅）中、ア
ンド・ゲート６３から発生した第１のLP0ERR
信号はフリツプ・フロツプ６７をクロツクして、
フリツプ・フロツプ６７のＱ出力から“ランプ・
オフ・エラー”信号を発生させる。フリツプ・フ
ロツプ６７からのランプ・オフ・エラー信号は
LED６９を点灯させて、第１の動作モード中、
アレイ２１（第１図）の少くとも１つの素子が欠
陥であるということを表示する。このランプ・オ
フ・エラー信号は外部回路４１にも供給すること
ができる。

第２の動作モード中（ランプ１５が“オン”の
とき）、ADC２７からのデジタル・ピクセル・デ
ータはランプ・オン比較器７１に供給される。こ
の比較器７１は基準デジタル信号値である“48”
と１ライン走査のピクセル・データの各デイジツ
ト化ピクセルと比較する。もし、デイジツト化ピ
クセルのいずれかの振幅が48より小さいなら、こ
の比較器は第２の動作モード中、１状態の“ラン
プ・オン・ピクセル・エラー”信号を発生して、
対応するアレイ２１の弱い素子を表示する。しか
し、もし、比較器７１が連続一群のランプ・オ
ン・ピクセル・エラーを出力するなら、たぶんラ
ンプ１５が弱いか、ランプ１５に対する電源３５
の電圧が低いかもしれず、又はアレイ２１全体の
素子がよごれているか、欠陥があるかもしれない
ということを認識しなければならない。

今アンド・ゲート７３に、ランプ・オン・ピク
セル・エラーがクロツク_X、物体存在信号（セ
ンサ３９からの）、診断エネーブル・ゲート又は
信号、及び遅延回路５７（第２図）からの信号Ｃ
（第３図）とが全て“１”状態で供給されたとす
る。物体１７がトラツク１３（第１図）に存在し
ない限り、ランプ・オン・テスト期間の開始（第
３図のT₇）後、“１”状態の診断エネーブル信号
がある間に“１”状態のランプ・オン・ピクセ
ル・エラーが発生すると、アンド・ゲート７３は
比較器７１から発生した各ランプ・オン・ピクセ
ル・エラーにより、ランプ・オン・エラーを表示
するために“１”状態のLP1ERR信号を発生す
るであろう。この“１”状態の信号LP1ERRは
比較器７１の出力が安定化した後に発生するクロ
ツク_Xが正であるときに発生する。各LP1ERR
信号はランプ・オン・エラー・フリツプ・フロツ
プ７５のクロツク入力に供給される。

再び第３図において、遅延回路５７の出力Ｃは
時間T₇までフリツプ・フロツプ７５（第４図）
のクリヤ入力にクリヤ信号（０状態）を入力しつ
づけ、アンド・ゲート７３は時間T₇でＣが“ハ
イ”になるまで信号LP1ERRを発生することは
できない。

ランプ・オン・テスト期間中（時間T₇から次
の診断動作が開始される次の時間T₀まで）アン
ド・ゲート７３から発生した第１のLP1ERR信
号はフリツプ・フロツプ７５をクロツクして、そ
のフリツプ・フロツプ７５のＱ出力から、“ラン
プ・オン・エラー”信号を発生させる。フリツ
プ・フロツプ７５からのランプ・オン・エラー信
号はLED７７を点灯させて、第２の動作モード
中、アレイ２１（第１図）の少くとも１つの素子
が欠陥であるということを表示する。このラン
プ・オン・エラー信号は外部回路４１にも供給し
て利用することができる。

第４図からわかるように、ADC２７からのピ
クセル・データは両比較器６１，７１の入力に同
時に供給される。しかし、“ランプ・オン・ピク
セル・エラー”信号は第１の動作モード中（ラン
プ１５“オフ”）であつても比較器７１から容易
に発生するが、この期間中（T₃〜T₅）は信号Ｃ
（第３図）が“０”状態でアンド・ゲート７３を
デイセーブルするので、アンド・ゲート７３は
LP1ERR信号を発生しない。同様な方法で、第
２の動作モード中（ランプ１５“オン”）、“ラン
プ・オフ・ピクセル・エラー”は比較器６１から
容易に発生する。しかし、信号がこの期間中
（T₅オンから）“０”状態であるので、アンド・
ゲート６３からLP0ERR信号が発生するのを防
止することができる。

次に、第５図を見ると、そこには第７図の回路
によつて使用される（第７図で説明する）“診断
エネーブル”信号を発生するための回路が表わし
てある。この診断エネーブル信号は診断動作中の
各走査ラインの走査時間の精密な同期信号であ
る。第５図の回路の動作の理解を容易にするため
に、第６図の波形も参照する。

外部回路４１（第１図）からの信号“φ_T禁止”
はロジカル・インバータ７９で反転されて、アン
ド・ゲート８１の１入力に供給される。アンド・
ゲート８１の出力はフリツプ・フロツプ８３のＤ
入力に供給される。フリツプ・フロツプ８３の
出力はアンド・ゲート８１の第２の入力に接続さ
れる。フリツプ・フロツプ８３のＱ出力から診断
エネーブル信号が出力される。

第６図に表わすように、φ_T禁止信号は、外部
回路４１によつて評価動作が要求されるまでロジ
カル０状態にある。故に、ロジカル・インバータ
７９によるφ_T禁止信号の反転出力は“１”であ
り、アンド・ゲート８１はフリツプ・フロツプ８
３の出力のロジカル状態をそのまま出力する。

遅延回路４３（第２図，第３図）の出力はフリ
ツプ・フロツプ８３のクリヤ入力に供給されて、
時間T₁（第３図）前にフリツプ・フロツプ８３を
クリヤする。クリヤされると同時に、フリツプ・
フロツプ８３のＱ及び出力は夫々０及び１ロジ
ツク状態になる。それ故、アンド・ゲート８１の
出力はフリツプ・フロツプ８３のＤ入力にロジツ
ク１を供給する。しかし、フリツプ・フロツプ８
３はクロツクされるまでその出力状態を変化する
ことができない。

走査ラインの開始（第６図の時間T_E）におい
て、ピクセル・カウンタ２５（第１図）から発生
した信号P₀はオア・ゲート８５を通してフリツ
プ・フロツプ８３をクロツクするように供給さ
れ、その出力状態を変化させて診断エネーブル信
号を出力する。故に、今フリツプ・フロツプ８３
Ｑ出力“０”は、アンド・ゲート８１を通してフ
リツプ・フロツプ８３のＤ入力に供給される。

ADC２７からのピクセル・データの1024個の
デジツト化ピクセル（０〜1023）が第４図の回路
によつて処理された後、カウンタ２５（第１図）
からのパルスP₁₀₂₄はオア・ゲート８５を通して
再びフリツプ・フロツプ８３をクロツクし、その
出力状態を変化してその走査のための時間T_Dに
おいて診断エネーブル信号は“０”になり、終了
する。

従つて、診断動作中に発生する各ラインの走査
において、パルスP₀及びP₁₀₂₄はそれぞれ、各ラ
インの走査のための診断エネーブル信号を開始
し、終了するということがわかる。結果として、
欠陥ピクセルの診断テストは診断動作中における
各ラインの走査中に実行される。

第６図において、１ライン走査の診断エネーブ
ル信号の終り（時間T_Dにおける）と次のライン
走査の時間T_Eにおけるその開始との間に“デツ
ド・タイム”がある。このデツド・タイム中、
ADC２７（第１図）からのピクセル・データは
ピクセル・エラー検出回路２９によつて処理され
ない。前述したように、これはイメージング・セ
ンサ・アレイ２１から黒及び白基準をクロツク・
アウトすることができる期間である。

次に、第７Ａ図及び第７Ｂ図を用いてピクセ
ル・エラー検出回路２９の最後の回路部分を説明
する。

前述したように、第１図のシステムについて基
本的に２つの動作がある。第１の動作は第１（ラ
ンプ１５“オフ”）及び第２（ランプ１５“オン”）
の動作モード時のピクセル・エラー・テストを実
行する診断動作である。第２の動作はピクセル・
エラー・テストの結果を検査する評価動作であ
る。“φ禁止”信号の状態が、システムが診断動
作中であるか又は評価動作中であるかを決定す
る。φ_T禁止信号が“ロー”（ロジツク“０”）の
ときに、システムは診断動作中である。逆に、
φ_T禁止信号が“ハイ”（ロジカル“１”）のとき
には、システムは評価モードにある。

診断動作診断動作中、外部回路４１からの診断クリヤ信
号及びφ_T禁止信号は夫々ロジツク“１”状態
（ハイ）及びロジツク“０”状態（ロー）”であ
り、外部回路４１から診断続出クロツクは供給さ
れていない。第２図及び第３図の説明で述べたよ
うに、診断動作は最初のシステムの電源オンのと
きに始まるか、又はシステムが動作中に外部回路
４１からの外部リセツト・パルスにより、電子ス
イツチ５９（第２図）を瞬間的に閉じて第２図の
オン／オフ制御回路のキヤパシタＣ１を短絡する
ことによつて開始する。“１”状態の診断エネー
ブル信号（第５図，第６図）は１秒間の診断動作
中に各走査ライン中発生するということを思い出
すべきである。

診断エネーブル信号により、マルチプレクサ
（MUX）８７₀はLP0ERR（ランプ・オフ・エラ
ー）信号を通過させて、ランプ・オフ・エラー・
カウンタ８９₀のカウント入力（Ｃ）に供給して
LP0ERR信号をカウントさせる。１つの
LP0ERR信号はカウンタ８９₀をカウント“１”
だけ増算する。故に、カウンタ８９₀は１つの走
査中に発生したピクセル・エラーの合計数を積算
していく。カウンタ８９₀の出力カウントはラツ
チ９１₀に供給される。ラツチ９１₀はアンド・ゲ
ート９３₀の各１状態の出力によつて可能化され
て、カウンタ８９₀の出力カウントを記憶する。
アンド・ゲート９３₀には信号とパルスP₁₀₂₄
（第１図）が入力される。

第１の動作モード（ランプ１５“オフ”）の各
走査中、信号はロジツク１状態にあり、各
P₁₀₂₄パルス時にアンド・ゲート９３₀を可能化し
てカウンタ８９₀の出力カウントをラツチ９１₀に
記憶できるようにする。このP₁₀₂₄パルス時にお
けるカウンタ８９₀の出力カウントはランプ・オ
フ・テスト中における直前の走査で発生した故障
オフ・ピクセルの合計数である。ラツチ９１₀に
ラツチされているこの故障オフ・ピクセルの合計
数は外部回路４１に送られる。

カウンタ８９₀の各出力カウントは10ビツトの
アドレスとしてランプ・オフ・エラーRAM（ラ
ンダム・アクセス・メモリー）９５₀にも送られ
る。RAM９５₀は1024個の各10ビツト・ワードを
記憶することができる1K×10ビツトRAMであ
る。アレイ２１（第１図）の1024ピクセルのすべ
てが故障した場合を想定すると、カウンタ８９₀
から出力する10ビツトのアドレスと1024ワードの
RAM記憶能力とが必要となる。

ピクセル・カウンタ２５（第１図）からのピク
セル番号又はアドレスA0〜A9は10ビツト３状態
バツフア９７₀（第７Ｂ図）に供給される。該バ
ツフア９７₀は２個のフエアチヤイルド74LS367A
３状態バツフアで実施することができる。バツフ
ア９７₀は診断エネーブル信号（第５図のフリツ
プ・フロツプ８３の出力から）によつて可能化
され、ピクセル・アドレスA0〜A9をデータ・ラ
インを通してRAM９５₀に送信することができ
る。

第１の動作モード（ランプ１５“オフ”）にお
いて、φ_Xピクセル・クロツク、診断エネーブル
信号、LP0ERRピクセル・エラー信号はナン
ド・ゲート９９₀に入力されてそのゲートを可能
化し、₀／₀信号を発生させてRAM９５₀の書
込／読出動作を制御しうるようにする。診断エネ
ーブル信号の発生期間中に発生したLP0ERRエ
ラーはφ_Xクロツク時にロジツク“０”状態の書
込信号（₀）としてナンド・ゲート９９₀を介し
てRAM９５₀に送信され、RAM９５₀を可能化し
て故障オフ・ピクセルのアドレス（A0〜A9）を
カウンタ８９₀からのアドレス・カウントによつ
て指定されたRAM９５₀の場所に書込可能にす
る。このようにしてRAM９５₀は第１の走査モー
ド（ランプ１５“オフ”）中に発生した各故障し
たピクセル番号のアドレスを順次的に記憶する。
ナンド・ゲート９９₀への入力の少くとも１つが
“０”状態のときには（所定のピクセル時間中に
ピクセル・エラーが発生しなかつた）、ナンド・
ゲート９９₀はロジツク“１”状態の読出信号
（R₀）を発生する。

ランプ・オフ・エラー・カウンタ８９₀は診断
動作中の各走査ラインの終りにおいてクリヤさ
れ、カウンタ８９₀によりLP0ERRが新たにカウ
ントされる。次の走査中、カウンタ８９₀は
LP0ERRによつて再び増算され、最初のモード
の走査中に発生した故障オフ・ピクセル番号のア
ドレスを、RAM９５₀のカウンタ８９₀のカウン
トにより指定されたアドレスに書込ませるように
する。各走査の終りでカウンタ８９₀をクリヤす
ることは診断動作中連続する走査ラインの同一ピ
クセル・エラーをカウンタ８９₀が累算するのを
防止するために必要である。

カウンタ８９₀は次のような方法により各走査
ラインの終りでクリヤされる。診断クリヤ信号及
びφ_T禁止信号がナンド・ゲート１０１に供給さ
れる。ナンド・ゲート１０１の出力は、他のナン
ド・ゲート１０３の第１の入力に出力が接続され
ている。診断動作中では、診断クリヤ信号は“ハ
イ”であり、φ_T禁止信号は“ロー”であるとい
うことを思い出そう。故に、ナンド・ゲート１０
１は診断動作全体中ロジツク“１”状態を発生し
てそれをナンド・ゲート１０３の第１の入力に供
給する。クロツクφ_Tがナンド・ゲート１０３の
第２の入力に供給され、ナンド・ゲート１０３の
出力はカウンタ８９₀のクリヤ入力に接続される。
その結果、各走査ラインの終りで発生するクロツ
クφ_Tは診断動作中に発生する各走査ラインの終
りでカウンタ８９₀のカウントをクリヤする。

第３図に表わすように、ランプ・オフ・テスト
の終りにおいて（時間T₅）、信号は“ロー”と
なり、アンド・ゲート９３₀（第７Ａ図）の上の
入力をデイセーブルする。故に、前のP₁₀₂₄パル
ス発生時においてラツチ９１₀にラツチして記憶
されたカウンタ８９₀の最後のカウントは、次の
第１の動作モードが後に続く診断動作中に開始さ
れるまでラツチ９１₀に残る。このラツチ９１₀の
現出力カウントはランプ・オフ・テストの最後の
走査において発生した故障オフ・ピクセルの合計
数である。今ラツチ９１₀に記憶された故障オ
フ・ピクセルの合計数は外部回路４１に供給され
る。次に続くφ_Tクロツクがカウンタ８９₀のカウ
ントをクリヤする。

時間T₇において（第３図）、システムはラン
プ・オン・テストを開始する。ランプ・オン・テ
ストのために、システムは構造及び動作が回路８
７₀，８９₀，９１₀，９５₀，９７₀及び９９₀に
夫々類似する回路８７₁，８９₁，９１₁，９５₁，
９７₁及び９９₁を使用する。回路８７₁，８９₁，
９１₁，９５₁，９７₁及び９９₁はMUX８７₁に供
給される信号LP1ERR（ランプ・オン・エラー）
を利用して、走査中ランプ・オン・エラー・カウ
ンタ８９₁の出力に“故障オン・ピクセルの数”
の合計を発生し、第２のモードの走査中（ランプ
１５“オン”）に発生した各故障ピクセル番号を
ランプ・オン・エラーRAM９５₁に順次記憶す
る。ランド・ゲート９９₁からの信号₁／₁は
RAM９５₁にも供給されて、前述の方法と同一方
法に従つて、第２の動作モード中に発生した
LP1ERRエラーの作用としてRAM９５₁の書
込／読出動作を制御する。

ランプ・オン・テスト中の各診断エネーブル信
号の終りにおいて、第５図のフリツプ・フロツプ
８３の出力からの１状態の診断エネーブル信号
の立上り端はカウンタ８９₁の出力カウントをラ
ツチ９１₁にクロツク・インする。この出力カウ
ントは前のランプ・オン・テストの走査において
発生した故障オン・ピクセルの合計数である。現
在、ラツチ９１₁に記憶されている故障オン・ピ
クセルの合計数は外部回路４１にも供給される。
次のφ_Tクロツクがカウンタ８９₁のカウントをク
リヤする。

評価動作評価動作はシステムがRAM９５₀及び９５₁か
ら故障ピクセルのアドレスを読出すことができる
ようにする。評価動作を開始するために、φ_T禁
止信号が非同期的に“ハイ”レベル或はロジツク
“１”に変化するか、又は変えられる必要がある。
第５図に表わすように、インバータ７９による上
記１状態のφ_T禁止信号の反転信号はアンド・ゲ
ート８１をデイセーブルして、フリツプ・フロツ
プ８３が評価動作中それ以上の診断エネーブル信
号を発生するのを防止する。しかし、第５図及び
第６図に表わすように、フリツプ・フロツプ８３
から発生した現診断エネーブル信号は診断動作が
終了する前に完了することが許される。

評価動作の開始後の最後の診断エネーブル信号
の終りにおいて、１状態の診断エネーブル信号の
立上り端はカウンタ８９₁の出力カウントをラツ
チ９１₁にクロツク・インする。故に、この時点
におけるラツチ９１₀及び９１₁は夫々診断動作中
に発生した故障オフ・ピクセル及び故障オン・ピ
クセルの最終的数を含むことになる。

現診断エネーブル信号が完了した後、外部回路
４１はピクセル・エラー制御回路２９を制御し
て、診断動作中にどのような特別なピクセル・エ
ラーが検出されたかを捜し出す。

１状態になつたφ_T禁止信号と変化しない１状
態の診断クリヤ信号とはナンド・ゲート１０１か
らナンド・ゲート１０３に対してロジツク“０”
を出力させる。その結果、ナンド・ゲート１０３
の出力はカウンタ８９₀及び８９₁のクリヤ入力に
１状態を供給する。ナンド・ゲート１０１からの
１状態の信号により、走査クロツクφ_Tの終了時
点におけるゲート１０３からの出力によりカウン
タ８９₀，８９₁のカウントがクリヤされるのを防
止する。

φ_T禁止信号は現在の診断エネーブル信号が診
断動作の終了まで持続することができるようにす
るから、MUX８７₀，８７₁は、現在、１状態の
診断エネーブル信号によつてまだ可能化されてい
る。その時の故障オフ・ピクセルの合計数は前の
ランプ・オン・テストの終りにおいてラツチ９１
_０に記憶されたということを思い出そう。加えて、
現ランプ・オン・テスト中、LP0ERRエラー信
号は発生されず、故に、MUX８７₀にも供給さ
れない。しかし、現在の第２動作モードの走査
（ランプ１５“オン”）中に検出されたLP1ERR
エラー信号はランプ・オン・エラー・カウンタ８
９₁に順次送られてそれをカウントし、その後、
前述したように、故障オン・ピクセルの合計数と
してラツチ９１₁に記憶される。

１状態のφ_T禁止信号が外部回路４１から発生
した後、現診断エネーブル信号は第６図に表わす
ように、P₁₀₂₄信号の発生するT_DE時まで１状態レ
ベルを継続する。そのT_DE時において、診断エネ
ーブル信号は０状態に変化する。診断エネーブル
信号が０状態になるとMUX８７₀，８７₁は診断
読出クロツクを通過させるよう動作する。しか
し、この時点では、診断読出クロツクは外部回路
４１から発生しない。故に、この時点では、
MUXから信号は送られない。

更に、０状態の診断エネーブル信号はRAM９
５₀に対してナンド・ゲート９９₀に１状態の読出
信号（R₀）を供給させ、RAM９５₁に対してナ
ンド・ゲート９９₁に１状態の読出信号（R₁）を
供給させるように作用する。その結果、両RAM
９５₀及び９５₁はそれらの読出モードとなる。
RAM９５₀，９５₁の10ビツト出力は夫々ラツチ
１０５₀及び１０５₁に供給される。しかし、これ
らラツチ１０５₀，１０５₁はそれが外部回路４１
からの診断読出クロツクの受信を開始するまで
RAM９５₀，９５₁からのデータを外部回路４１
に送信することはできない。

ここで、各ラツチ９１₀，９１₁，１０５₀，１
０５₁は３つのフエアチヤイルド74LS375の４ビ
ツト・ラツチで構成された10ビツト・ラツチであ
るということに注意しよう。更に、各カウンタ８
９₀及び８９₁はクリヤされた後、０カウントのア
ドレス出力を発生するということに注意しよう。

φ_T禁止信号が供給された後、１状態の診断エ
ネーブル信号の完了と同時に６つの異なるタイプ
のピクセル・エラー情報がシステムから発生す
る。それらは次に示すようなものである。

(1) フリツプ・フロツプ６７（第４図）からのラ
ンプ・オン・エラー信号。

(2) フリツプ・フロツプ７５（第４図）からのラ
ンプ・オン・エラー信号。

(3) ラツチ９１₀（第７Ａ図及び第７Ｂ図）の故
障オフ・ピクセルの数。

(4) ラツチ９１₁（第７Ａ図及び第７Ｂ図）の故
障オン・ピクセルの数。

(5) RAM９５₀（第７Ａ図及び第７Ｂ図）の故障
ランプ・オフ・ピクトルの特定のピクセル番号
又は識別子。

(6) RAM９５₁（第７Ａ図及び第７Ｂ図）の故障
ランプ・オン・ピクセルの特定のピクセル番号
又は識別子。

ランプ・オフ・エラーは、ランプ１５が“オ
フ”のときに、アレイ２１の1024ピクセルの少く
とも１つが欠陥であるということを表示するもの
である。ランプ・オン・エラーは、ランプ１５が
“オン”のときに、1024ピクセルの少くとも１つ
が欠陥であるということを表示するものである。
これら信号のどれも、故障又は欠陥ピクセルの合
計数あるいは識別に関する情報を提供するものは
ない。他の４つの信号がランプ・オフ及びラン
プ・オン・テストに対するこれら欠けている情報
を供給することになる。

外部回路４１から１状態のφ_T禁止信号が発生
した後の適当な時間に、０状態の診断クリヤ信号
がナンド・ゲート１０１に供給される。それによ
りゲート１０１からナンド・ゲート１０３に対し
て“１”状態の信号が供給される。従つて、ナン
ド・ゲート１０３に供給された次のφ_Tクロツク
によりナンド・ゲート１０３が０状態の信号を出
力してカウンタ８９₀，８９₁両方のカウントをク
リヤする。

この時点において、故障オフ・ピクセルの合計
数はラツチ９１₀に記憶され、故障オフ・ピクセ
ルのピクセル番号又はアドレスはRAM９５₁に記
憶されている。同様にして、故障オン・ピクセル
の合計数はラツチ９１₁に記憶され、故障オン・
ピクセルのピクセル番号又はアドレスはRAM９
５₁に記憶されている。加えて、カウンタ８９₀，
８９₁の各々のカウントは零（０）にクリヤされ、
両RAM９５₀，９５₁は読出モードである。

カウンタ８９₀，８９₁のカウント値（現在、０
である）はそれぞれRAM９５₀，９５₁のアドレ
スを指定する。これにより読出信号に応じてその
指定されたアドレスに記憶されている故障ピクセ
ル番号をそれぞれラツチ１０５₀，１０５₁の入力
に供給することができる。この段階でシステム
は、診断動作中のランプ・オフ及びランプ・オ
ン・テストの両方を通じて検出された欠陥ピクセ
ルのすべてを確認し識別するデータを外部回路４
１に出力可能な状態となる。

次に外部回路４１から診断読出クロツクが供給
されて、RAM９５₀，９５₁からのデータの出力
を完了する。外部リセツト信号、φ_T禁止信号及
び診断クリヤ信号などのような診断読出クロツク
はスイツチ、押ボタン、診断プロセツサ、別個な
ロジツク回路又は他の適当な信号源から発生させ
ることができる。

最初（第１番目）の診断読出クロツクは、
RAM９５₀のアドレス０から出力したランプ・オ
ン故障ピクセル番号又はアドレスをラツチ１０５
_０に記憶できるようにし、RAM９５₁のアドレス
０から出力したランプ・オフ故障ピクセル番号又
はアドレスをラツチ１０５₁に記憶可能にする。
この第１番目の診断読出クロツクは更にカウンタ
８９₀，８９₁を増算してアドレス・カウント
“１”を出力させる。アドレス・カウント“１”
に応答して、RAM９５₀，９５₁のアドレス“１”
に記憶されている故障ピクセル番号は夫々それら
RAMから読出されてラツチ１０５₀，１０５₁の
入力に供給される。しかし、RAM９５₀，９５₁
からの新たなデータは第２番目の診断読出クロツ
クが発生するまでラツチ１０５₀，１０５₁にラツ
チされない。

夫々後続する診断読出クロツクによつて、
RAM９５₀，９５₁から出力された前のピクセル
番号データはラツチ１０５₀，１０５₁に夫々ラツ
チされ、再びカウンタ８９₀，８９₁が“１”だけ
加算されて、RAMに新たなデータを出力させ、
それらをラツチ１０５₀，１０５₁の入力に供給さ
せる。

ラツチ９１₀，９１₁に記憶されている故障の数
が互いに異なる場合、ラツチ９１₀，９１₁のうち
記憶している故障の数が多い方が外部回路４１か
ら供給される診断読出クロツクの合計数を決定す
る。この場合、関係するラツチによつて指定され
た数に対応する故障ピクセル番号データだけが使
用され、他のデータは無視される。例えば、ラツ
チ９１₁は10個のピクセル故障を示し、ラツチ９
１₀は５個のピクセル故障を表示していると仮定
する。その結果、外部回路４１から供給される診
断読出クロツクは10個だけである。RAM９５₁の
アドレス０乃至９から読出されたデータのすべて
は外部回路４１によつて使用される。他方、
RAM９５の場合にはアドレス０乃至４から読出
されたデータだけが外部回路４１によつて利用さ
れる。RAM９５₀の位置５乃至９から読出された
データは無視される。

又、外部回路４１は欠陥ピクセル番号を可視表
示するLED（発光ダイオード）回路を含ませるこ
とができる。

ラツチ９１₀，９１₁及びRAM９５₀，９５₁に
記憶されているピクセル故障情報をCCDのよう
なイメージング・センサ・アレイ２１の欠陥状態
の重大度を決定するのに使用することもできる。
すなわち、ピクセルの故障が検出されなかつた場
合はシステムは完全に動作したことになる。しか
し、例えば、５個以下のピクセル故障が検出され
た場合には、物体又は書類の撮像の際のピクセル
の劣化はわずかなものとして装置が警戒状態にあ
るということが発せられるだけとすることもでき
る。この場合、技術者が都合のよいときにイメー
ジング・センサ・アレイ２１の修理のために呼出
されるまでシステムは動作可能である。他方、例
えば、５又は５以上のピクセル故障が検出された
場合は、物体又は書類の撮像の劣化がはげしく、
装置が故障状態であるものとして取扱うようにす
ることもできる。この場合、装置はターン・オフ
されて、直ちに技術者を呼出し、故障を修理させ
なければならない。

〔発明の効果〕

以上説明したように、この発明は各ランプ・オ
フ及びランプ・オン動作モード中に多素子イメー
ジング・センサ・アレイのすべての画素の故障を
自動的にテストし、検出し、そしてそれを識別す
るシステム及び方法を提供したものである。

以上、この発明をその顕著な特徴について説明
したが、以上説明したもの以下にこの発明の範囲
から離れることなく、多くの変化変更をなしうる
ことは明らかである。

【図面の簡単な説明】

第１図はこの発明の好ましい実施例のブロツク
図、第２図は第１図のオン／オフ制御回路のブロ
ツク及び回路の複合図、第３図は第１図のオン／
オフ制御回路の動作の説明に有益な波形図、第
４，第５，第７Ａ及び第７Ｂ図は組合わされて第
１図のピクセル・エラー検出回路を形成するブロ
ツク図、第６図は第５図に表わす回路の動作の説
明に有益な波形を例示する図である。図中、１１……基準背景、１３……トラツク、
１５……ランプ、１７……物体、１９……レン
ズ、２７……アナログ−デイジタル変換器、４
５，５１……シユミツト・バツフア、５５，７９
……ロジカル・インバータ、６３，７３，８１，
９３₀……アンド・ゲート、８５……オア・ゲー
ト、９９₀，９９₁，１０１，１０３……ナンド・
ゲート。

Claims

【特許請求の範囲】１照射光を反射する基準背景１１と、前記基準背景１１を照射する照射手段１５と、複数の光感知要素を有し、前記基準背景１１を
走査することにより該光感知要素の数に対応する
数の基準ピクセル信号を出力する走査手段２１
と、前記走査手段２１からの各ピクセル信号電圧を
その電圧値に応じて複数ビツトのデジタル値に変
換するデジタル変換手段２７と、前記照射手段１５がオフ状態の第１動作モード
中に、前記基準ピクセル信号のデジタル変換値を
第１デジタル閾値と比較して前記デジタル変換値
の方が大きいときに第１のエラー（LP0ERR）
とする第１のエラー検出手段１６，６３と、前記
照射手段がオン状態の第２動作モード中に、前記
基準ピクセル信号のデジタル変換値を第２のデジ
タル閾値と比較して前記デジタル変換値の方が小
さいときに第２のエラー（LP1ERR）とする第
２のエラー検出手段７１，７３とからなるエラー
検出手段２９と、前記第１及び第２のエラーの各合計数、及びエ
ラーした各光感知要素の位置をエラーの種類毎に
記憶する記憶部８９₀，８９₁，９５₀，９５₁と、前記記憶したエラー情報を評価し、その評価に
基づきエラー表示及び各部の制御を行なう評価処
理手段４１と、前記基準背景の前に被読取書類が存在すること
を検知する検知手段３７，３９、とから成り、前記第２動作モード中、前記エラー検出手段２
９は前記検知手段３７，３９が被読取書類を検知
したとき以外、常時第２のエラー検出手段７１，
７３により前記光感知要素をテストしており、前
記エラー検出手段２９の前記第１及び第２のデジ
タル閾値は、前記第１のエラー及び第２のエラー
の発生状態に応じて前記評価処理手段４１により
変更可能であることを特徴とする光学イメージ読
取装置。