JPH053795B2 - - Google Patents
Info
- Publication number
- JPH053795B2 JPH053795B2 JP59143508A JP14350884A JPH053795B2 JP H053795 B2 JPH053795 B2 JP H053795B2 JP 59143508 A JP59143508 A JP 59143508A JP 14350884 A JP14350884 A JP 14350884A JP H053795 B2 JPH053795 B2 JP H053795B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tape
- vertical
- trailing edge
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 101100390691 Oryza sativa subsp. japonica FH15 gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スローモーシヨン再生可能なビデオ
テープレコーダ(VTR)における時間軸補正装
置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a time axis correction device in a video tape recorder (VTR) capable of slow motion playback.
従来例の構成とその問題点
放送局等においては、VTRからの再生映像信
号を局内の基準同期信号に一致せしめて送出する
必要上、第1図に示す時間軸補正装置が、必要不
可欠である。Conventional configuration and its problems In broadcasting stations, etc., the time axis correction device shown in Figure 1 is indispensable because it is necessary to match the reproduced video signal from the VTR to the station's standard synchronization signal before sending it out. .
第1図において、VTR等の再生映像信号1は
アナログ−デイジタル変換器(A/D)2と同期
分離回路3に供給される。同期分離回路3は、水
平同期信号4を書込クロツク発生回路6に、垂直
同期信号(テープV信号)5をラツチ回路7に供
給する。書込クロツク発生回路6は、水平同期信
号にロツクしたクロツクをA/D2とメモリ回路
8に供給するとともに、書込ラインアドレスカウ
ンタ9に水平同期周期の信号H10を供給する。
また、読出クロツク発生回路11は外部基準同期
信号12を元に、クロツクをメモリ回路8とデイ
ジタル−アナログ変換器(D/A)13に印加
し、読出ラインアドレスカウンタ14に、外部基
準同期信号に含まれる水平同期信号FH15と、
垂直同期信号(VP信号)16を加えている。書
込ラインアドレスカウンタ9と読出ラインアドレ
スカウンタ14はそれぞれH10とFH15をカウ
ントしてラインアドレスを作成し、混合回路
(MIX)17ではこれらのラインアドレスが混合
された後、メモリ8に加えられている。ラツチ回
路7では、テープV信号5時に書込ラインアドレ
スを取り込み、VP信号16時に読出ラインアド
レスカウンタ14にロードし、テープV信号5時
の書込ラインアドレスとVP信号16時の読出ラ
インアドレスを一致せしめる。 In FIG. 1, a reproduced video signal 1 from a VTR or the like is supplied to an analog-to-digital converter (A/D) 2 and a sync separation circuit 3. The synchronization separation circuit 3 supplies a horizontal synchronization signal 4 to a write clock generation circuit 6 and a vertical synchronization signal (tape V signal) 5 to a latch circuit 7. The write clock generation circuit 6 supplies a clock locked to the horizontal synchronization signal to the A/D 2 and the memory circuit 8, and also supplies the write line address counter 9 with a signal H10 of the horizontal synchronization period.
Further, the read clock generation circuit 11 applies a clock to the memory circuit 8 and the digital-to-analog converter (D/A) 13 based on the external reference synchronization signal 12, and applies a clock to the read line address counter 14 based on the external reference synchronization signal 12. horizontal synchronization signal F H 15 included;
A vertical synchronization signal (VP signal) 16 is added. The write line address counter 9 and the read line address counter 14 count H10 and FH15 respectively to create line addresses, and after these line addresses are mixed in the mixing circuit (MIX) 17, they are stored in the memory 8. has been added. The latch circuit 7 takes in the write line address when the tape V signal is 5, loads it into the read line address counter 14 when the VP signal is 16, and reads the write line address when the tape V signal is 5 and the read line address when the VP signal is 16. Make them match.
しかし、VTRからの再生映像信号1は、ドロ
ツプアウト等によりテープV信号5が欠落する場
合が発生する。この場合には、ラツチ回路7で行
われていた動作が安定に行われなくなるため、結
果として時間軸補正器の出力映像信号がモニタ上
で、上下ゆれを発生する。 However, in the reproduced video signal 1 from the VTR, the tape V signal 5 may be missing due to dropout or the like. In this case, the operation performed by the latch circuit 7 is no longer performed stably, and as a result, the output video signal of the time axis corrector causes vertical fluctuations on the monitor.
ドロツプアウト等によるテープV信号の欠落に
よる誤動作をさけるためには、前のフイールドの
テープV信号より1フイールド分遅延させて予測
V信号を作つておき、テープV信号の欠落時に置
き換える様な事が必要である。しかし、可動ヘツ
ドを用いてノイズレススロー再生を行うVTRに
おいては、隣りあうV信号の時間間隔が一定でな
く、場合によつては、V信号が2個続いて出てき
たりし、非常に変則的なV信号を発生する。次
に、第2図、第3図を用いて変則的なV信号の発
生過程を説明する。 In order to avoid malfunctions caused by missing tape V signals due to dropouts, etc., it is necessary to create a predicted V signal delayed by one field from the tape V signal of the previous field, and to replace it when the tape V signal is missing. It is. However, in VTRs that perform noiseless slow playback using a movable head, the time intervals between adjacent V signals are not constant, and in some cases, two V signals may appear in succession, resulting in very irregular playback. Generates a V signal. Next, the process of generating an irregular V signal will be explained using FIGS. 2 and 3.
第2図は、2ヘツドヘリカルスキヤンVTRの
テープおよびビデオヘツドの走行を示す概略図で
ある。ふたつのヘツドであるAヘツド18とBヘ
ツド19は回転シリンダ20の円周上の180°対向
する位置に取り付けられており、矢印21の向き
に回転している。また磁気テープ22は回転シリ
ンダ20に180°以上巻き付けられており、矢印2
3の方向に走行する。 FIG. 2 is a schematic diagram showing the running of the tape and video head of a two-head helical scan VTR. Two heads, an A head 18 and a B head 19, are mounted at 180° opposing positions on the circumference of a rotary cylinder 20 and rotate in the direction of an arrow 21. Further, the magnetic tape 22 is wrapped around the rotating cylinder 20 by more than 180 degrees, and the magnetic tape 22 is
Run in direction 3.
第3図は、第2図のヘツドによるテープ上の記
録パターンを示している。磁気テープ22は矢印
23の方向に走行するとともに、Aヘツド18、
Bヘツド19が、交互に矢印21の向きに走行
し、磁気テープ22上に、記録トラツク24,2
5,26の順に走査してゆく。図中で破線で示し
た24′,25′,26′,24″,25″,26″は
オーバーラツプ記録領域である。再生時に、Aヘ
ツド18とBヘツド19からの再生映像信号のつ
なぎ目で、映像信号の欠落をなくするために、通
常、回転シリンダ20に磁気テープ22を180°以
上に巻き付けるので、オーバーラツプ領域が発生
する。図中においてハツチング部は、垂直同期信
号(V信号)の記録領域である。 FIG. 3 shows the pattern recorded on the tape by the head of FIG. The magnetic tape 22 runs in the direction of the arrow 23, and the A head 18,
The B heads 19 alternately run in the direction of the arrow 21 and write recording tracks 24, 2 on the magnetic tape 22.
Scanning is performed in the order of 5 and 26. The areas 24', 25', 26', 24'', 25'', and 26'' indicated by broken lines in the figure are overlap recording areas. In order to eliminate video signal dropouts, the magnetic tape 22 is usually wound around the rotary cylinder 20 at an angle of 180° or more, so an overlap area occurs. It is.
通常再生においては、Aヘツド18がP−Q線
分を走査する。Aヘツド18がQ点に達した時
は、Bヘツド19が、P′点に位置しており、次は
Bヘツド19がP′−Q′線分を走査し、続いてAヘ
ツド18が、P″−Q″線分を走査する。 During normal reproduction, the A head 18 scans the P-Q line segment. When the A head 18 reaches the Q point, the B head 19 is located at the P' point. Next, the B head 19 scans the P'-Q' line segment, and then the A head 18 scans the P'-Q' line segment. Scan the P″-Q″ line segment.
ところが、ノイズレススローモーシヨン再生時
は、様子が異なる。例えば、テープが静止時を例
にとつて説明する。 However, the situation is different during noiseless slow motion playback. For example, a case will be explained in which the tape is at rest.
静止モードにおいては、Aヘツド18とBヘツ
ド19の軌跡が一致しており、例えば、線分P′−
Q等の軌跡となる。ところが、軌跡の途中で、記
録トラツク25から記録トラツク24への移動が
発生するため、モニタ画面上で、ノイズバンドが
発生する。 In the stationary mode, the trajectories of the A head 18 and the B head 19 match, for example, the line segment P'-
It becomes a trajectory such as Q. However, since movement from recording track 25 to recording track 24 occurs during the trajectory, noise bands occur on the monitor screen.
このため、Aヘツド18、Bヘツド19として
トラツク走査に対して垂直に可動するヘツドを取
り付け、この可動ヘツドをくさび状に動かし、静
止モードにおいて、線分P′−R上にヘツドA1
8、ヘツドB19の軌跡がくる様に制御する。こ
の様にすれば、1フイールド内は、常に一本の記
録トラツクを走査する様になりノイズバンドの発
生がさけられる。 For this purpose, heads movable perpendicularly to the track scanning are installed as the A head 18 and B head 19, and these movable heads are moved in a wedge shape. In the stationary mode, the head A1 is placed on the line segment P'-R.
8. Control so that the trajectory of head B19 follows. In this way, one recording track is always scanned within one field, and the generation of noise bands can be avoided.
さらに、ヘリカルスキヤンVTRの記録トラツ
クには、第3図の27に示す様に、水平同期信号
位置のずれaHが存在する。ここでaH=25Hとして
説明する。 Furthermore, in the recording track of a helical scan VTR, there is a horizontal synchronizing signal position shift a H , as shown at 27 in FIG. Here, the explanation will be made assuming a H =25H.
線分P−Qに含まれる水平走査期間Hの数は
NTSC方式の場合、1フイールド分の262.5Hで
ある。前記した線分P′−Rは、aH分加算されて、
1フイールドが265Hで構成される様になる。 The number of horizontal scanning periods H included in line segment P-Q is
In the case of the NTSC system, it is 262.5H for one field. The above line segment P'-R is added by a H ,
One field will consist of 265H.
第3図中の線分P′−R上には、1フイールド内
に2個のV信号が現われている。しかし、図中下
側にハツチングで示した本来のV信号にだけ注目
すれば、Aヘツド18でV信号を再生してから、
Bヘツドが同じV信号を再生するまでに含まれる
水平走査期間数Hは265Hと定まつている。 Two V signals appear within one field on the line segment P'-R in FIG. However, if you pay attention only to the original V signal shown by hatching at the bottom of the figure, after reproducing the V signal at the A head 18,
The number H of horizontal scanning periods included until the B head reproduces the same V signal is determined to be 265H.
ここで1/2倍速のスローモーシヨン再生を想定
すると、Aヘツド18とBヘツド19でP′−R線
分を走査した後、Aヘツド18とBヘツド19が
P″−R′線分を走査する。この場合Aヘツド18
がP′−R線分上のV信号を再生してからBヘツド
19が同じトラツク上のV信号を再生するまでは
265H存在し、次に、Bヘツド19がP′−R線分
上のV信号を再生してからAヘツド18がP″−
R′線分上のV信号を再生するまでは262.5H存在
する。これは、図中において点P″が点P′よりaH分
先行する位置から明らかである。結局、1/2スロ
ーモーシヨン再生時のV信号間隔は、265Hと
262.5Hと交互に現われる事になる。静止モード
からノーマル再生モードまでの他のスローモーシ
ヨン再生でも、V信号間隔は262.5Hと265Hの組
合わせになる。すなわち、同一トラツクを再生す
る時は265H、次のトラツクを再生する時は、
262.5Hとなる。さらに、1倍速から2倍速にお
いては、ノーマル走行と同様に次のトラツクを再
生する場合と、1トラツクジヤンプして再生する
場合の組み合わせとなり、V信号間隔は、
262.5Hと260Hの組み合わせとなる。リバース1
倍速までのスローモーシヨン再生時では、同一ト
ラツクを再生する場合と、逆方向のトラツクに飛
ぶ場合で構成される。すなわちリバース再生時に
は、V信号間隔は、265Hと267.5Hの組み合わせ
になる。 Assuming slow motion playback at 1/2 speed, after the A head 18 and B head 19 scan the P'-R line segment, the A head 18 and B head 19
Scan the P″-R′ line segment. In this case, A head 18
from the time when the B head 19 reproduces the V signal on the same track until the B head 19 reproduces the V signal on the P'-R line segment.
265H exists, then the B head 19 reproduces the V signal on the P'-R line segment, and then the A head 18 reproduces the P''-
There are 262.5H until the V signal on the R' line segment is reproduced. This is clear from the position in the figure where point P'' precedes point P' by aH minutes.After all, the V signal interval during 1/2 slow motion playback is 265H.
It will appear alternately with 262.5H. In other slow motion playbacks from the static mode to the normal playback mode, the V signal interval is a combination of 262.5H and 265H. In other words, when playing the same track, 265H, when playing the next track,
It becomes 262.5H. Furthermore, from 1x speed to 2x speed, there is a combination of playing the next track as in normal driving and playing with a one track jump, and the V signal interval is:
It is a combination of 262.5H and 260H. Reverse 1
During slow motion playback up to double speed, the same track is played back and the track jumps to the opposite direction. That is, during reverse playback, the V signal interval is a combination of 265H and 267.5H.
この様な再生垂直同期信号のまま第1図のラツ
チ回路7に印加すると、垂直同期信号が変則的で
あり、ドロツプアウトの影響も受け、画像の上下
動がモニタ画面上で発生する。 If such a reproduced vertical synchronizing signal is applied as it is to the latch circuit 7 of FIG. 1, the vertical synchronizing signal will be irregular and will be affected by dropout, causing vertical movement of the image on the monitor screen.
発明の目的
本発明は上記点に鑑み、モニタ画面上で画像の
上下動が生じない時間軸補正装置を提供すること
を目的とする。OBJECTS OF THE INVENTION In view of the above points, an object of the present invention is to provide a time axis correction device that does not cause vertical movement of an image on a monitor screen.
発明の構成
本発明は、ビデオテープレコーダにより再生さ
れた再生映像信号を記憶するメモリと、このメモ
リへのライン毎の書込みおよび読出しアドレスを
発生する書込読出アドレス発生回路と、再生水平
同期信号に同期した信号を所定数カウントし、前
のフイールドの垂直基準より次のフイールドの再
生垂直同期信号(テープV信号)位置を予測して
予測V信号を発生するV予測回路と、前記予測V
信号とテープV信号のどちらか先に発生した信号
の前縁より疑似V信号を導出し疑似V信号の後縁
を垂直基準とし、前記テープV信号の後縁が前記
疑似V信号の後縁より後に発生した場合、前記テ
ープV信号の後縁を垂直基準とする垂直基準発生
回路とを備え、スローモーシヨン再生時、再生ト
ラツク飛び情報をもとに前記V予測回路のカウン
トする所定数を変更し、前記垂直基準発生回路の
垂直基準位置で前記メモリの書込ラインアドレス
をラツチし、外部基準同期信号の垂直同期信号位
置で前記ラツチされたデータを前記書込読出アド
レス発生回路に読出ラインアドレスとしてロード
するようにしたことを特徴とする時間軸補正装置
である。Structure of the Invention The present invention includes a memory that stores a reproduced video signal reproduced by a video tape recorder, a write/read address generation circuit that generates a write and read address for each line to this memory, and a reproduction horizontal synchronization signal. a V prediction circuit that counts a predetermined number of synchronized signals, predicts the position of a reproduction vertical synchronization signal (tape V signal) of the next field from the vertical reference of the previous field, and generates a predicted V signal;
A pseudo V signal is derived from the leading edge of the signal that occurs first, the tape V signal or the tape V signal, and the trailing edge of the pseudo V signal is used as a vertical reference, and the trailing edge of the tape V signal is lower than the trailing edge of the pseudo V signal. If the V prediction circuit occurs later, the V prediction circuit is provided with a vertical reference generation circuit that uses the trailing edge of the tape V signal as a vertical reference, and changes the predetermined number counted by the V prediction circuit based on playback track skip information during slow motion playback. , latches the write line address of the memory at the vertical reference position of the vertical reference generation circuit, and transmits the latched data to the write/read address generation circuit as a read line address at the vertical synchronization signal position of the external reference synchronization signal. This is a time axis correction device characterized in that it is loaded.
実施例の説明
第4図に本発明における一実施例の時間軸補正
装置を示す。第4図中、従来例と同じ構成要素に
ついては同一の番号を付している。本実施例にお
いては第1図に示した従来例の構成に再生垂直同
期信号発生回路28が付加されている。この再生
垂直同期信号発生回路28の構成を第5図に示
す。DESCRIPTION OF EMBODIMENTS FIG. 4 shows a time axis correction device according to an embodiment of the present invention. In FIG. 4, the same components as in the conventional example are given the same numbers. In this embodiment, a reproduction vertical synchronization signal generation circuit 28 is added to the conventional configuration shown in FIG. The configuration of this reproduction vertical synchronization signal generation circuit 28 is shown in FIG.
第4図、第5図において、29はビデオヘツド
スイツチ信号(ヘツドSW信号)が加えられる端
子で、このヘツドSW信号はビデオヘツドの走査
開始位置付近に記録された垂直同期信号より前の
垂直ブランキング期間に切換位置を有している。
30はジヤンプ信号で、再生トラツク飛び情報を
示す信号である。31は単安定マルチバイブレー
タ(M.M)でヘツドSW信号の切換位置でトリガ
されたパルスを出力する。このパルスはゲート回
路32のゲートパルスとして用いられ、テープV
信号5よりヘツドスイツチ直後のV信号のみぬき
出している。40はゲート回路32によりヘツド
スイツチ直後のテープV信号である。33は逓倍
回路で、水平同期信号の2倍の周波数の信号2H
を発生し、V予測回路34にクロツクとして供給
する。V予測回路34はカウンタで構成され所定
数のクロツクをカウントした後、予測V信号を出
力する。V予測回路34のカウントする前記所定
数は、ジヤンプ信号における再生トラツク飛び情
報を示す信号により変更される。35は垂直基準
発生回路で、安定な垂直基準が発生される。 In Figures 4 and 5, 29 is a terminal to which a video head switch signal (head SW signal) is applied. It has a switching position during the ranking period.
30 is a jump signal, which is a signal indicating playback track jump information. 31 is a monostable multivibrator (MM) which outputs a pulse triggered at the switching position of the head SW signal. This pulse is used as a gate pulse for the gate circuit 32 and is used as a gate pulse for the tape V
Only the V signal immediately after the head switch is extracted from signal 5. 40 is the tape V signal immediately after the head switch is turned on by the gate circuit 32; 33 is a multiplier circuit that receives a signal 2H with twice the frequency of the horizontal synchronization signal.
is generated and supplied to the V prediction circuit 34 as a clock. The V prediction circuit 34 is composed of a counter and outputs a predicted V signal after counting a predetermined number of clocks. The predetermined number counted by the V prediction circuit 34 is changed by a signal indicating reproduction track jump information in the jump signal. A vertical reference generating circuit 35 generates a stable vertical reference.
第6図は垂直基準発生回路35の要部を示す回
路図で、第7図は、第6図の動作を説明するタイ
ミングチヤートである。 FIG. 6 is a circuit diagram showing a main part of the vertical reference generation circuit 35, and FIG. 7 is a timing chart explaining the operation of FIG. 6.
第6図において、40,41は第5図のテープ
V40と予測V信号41の入力端子で、42,4
5はアンドゲート、43,44は入力信号の立ち
下がりで一定幅の下向きのパルスを発生させるパ
ルス発生回路で、例えばモノマルチバイブレータ
等で構成され、パルス発生回路44は、標準テレ
ビジヨン信号の場合、垂直同期パルス幅と等しく
3H幅(Hは一水平走査期間)のパルスを発生す
る。パルス発生回路43は、10H程度以上のパル
スを発生する。46は垂直基準信号発生端子で第
5図の垂直基準発生回路35の出力に接続されて
いる。 In FIG. 6, 40 and 41 are input terminals for the tape V40 and predicted V signal 41 in FIG.
5 is an AND gate, and 43 and 44 are pulse generation circuits that generate downward pulses of a constant width at the falling edge of the input signal, and are composed of, for example, a mono multivibrator. , equal to the vertical sync pulse width
A pulse of 3H width (H is one horizontal scanning period) is generated. The pulse generating circuit 43 generates pulses of about 10H or more. A vertical reference signal generation terminal 46 is connected to the output of the vertical reference generation circuit 35 shown in FIG.
次に、第7図を用いて動作説明を行なう。同図
における番号は、第6図の同一番号を付けた回路
の信号に対応付けている。第7図Aにおいて、テ
ープV信号40Aがドロツプアウト等により欠落
した場合、予測V信号41Aの前縁でパルス発生
回路43がパルス43Aを発生させ、さらにパル
ス発生回路44が疑似V信号44Aを発生し、ア
ンドゲート45には、テープV信号40Aが欠落
しているため、出力端子46には疑似V信号が出
力され、疑似V信号の後縁が垂直基準となる。 Next, the operation will be explained using FIG. The numbers in the figure correspond to the signals of the circuits with the same numbers in FIG. In FIG. 7A, when the tape V signal 40A is lost due to dropout or the like, the pulse generation circuit 43 generates a pulse 43A at the leading edge of the predicted V signal 41A, and the pulse generation circuit 44 generates a pseudo V signal 44A. Since the tape V signal 40A is missing from the AND gate 45, a pseudo V signal is outputted to the output terminal 46, and the trailing edge of the pseudo V signal serves as a vertical reference.
ところで、パルス発生回路43がなく、アンド
ゲート42の出力をそのままパルス発生回路44
に供給すると、第7図Bの様にパルス発生回路4
4が、テープV信号40Bの前縁と予測V信号の
前縁とにおいて2個の疑似パルスを発生する。こ
の信号を例えば第5図のV予測回路34の
RESET端子や第4図のラツチ回路7に入力する
と、これらの回路はパルスの後縁を垂直基準とみ
なすので、垂直基準46Bにより2回、リセツト
等が行なわれ、結局、予測V信号の後縁情報が送
られたと等価になり、テープV信号40Bの情報
を捨てる結果となり不都合を生じるのでパルス回
路43が付加されており、パルス幅は、テープV
信号と予測V信号の最大ずれ量以上に設定してい
る。 By the way, since there is no pulse generation circuit 43, the output of the AND gate 42 is directly sent to the pulse generation circuit 44.
When supplied to the pulse generating circuit 4 as shown in FIG. 7B,
4 generates two spurious pulses at the leading edge of the tape V signal 40B and at the leading edge of the predicted V signal. For example, this signal is input to the V prediction circuit 34 in FIG.
When input to the RESET terminal or the latch circuit 7 in FIG. 4, these circuits regard the trailing edge of the pulse as the vertical reference, so the reset etc. are performed twice using the vertical reference 46B, and eventually the trailing edge of the predicted V signal This is equivalent to sending the information, resulting in discarding the information of the tape V signal 40B, which causes inconvenience. Therefore, a pulse circuit 43 is added, and the pulse width is the same as that of the tape V signal 40B.
It is set to be greater than the maximum deviation amount between the signal and the predicted V signal.
第7図Cは予測V信号41CよりテープV信号
40Cが先行する場合で、テープV信号の前縁で
疑似V信号44Cが出力され、垂直基準46Cが
アンドゲート45より出力される。ここで例えば
テープV信号40Cの後縁が図中に示す様にドロ
ツプアウトにより欠落しても、垂直基準は変化せ
ず安定である。 FIG. 7C shows a case where the tape V signal 40C precedes the predicted V signal 41C, a pseudo V signal 44C is output at the leading edge of the tape V signal, and a vertical reference 46C is output from the AND gate 45. Here, for example, even if the trailing edge of the tape V signal 40C is dropped due to dropout as shown in the figure, the vertical reference remains stable without changing.
第7図DはテープV信号40Dより予測V信号
41Dが先行する場合で、疑似V信号が予測V信
号の前縁から発生するが、アンドゲート45によ
り、テープV信号40Dが付加され、垂直基準4
6Dは、テープV信号の後縁が有効となる。 FIG. 7D shows a case where the predicted V signal 41D precedes the tape V signal 40D, and a pseudo V signal is generated from the leading edge of the predicted V signal, but the tape V signal 40D is added by the AND gate 45, and the vertical reference 4
6D, the trailing edge of the tape V signal is valid.
さらに第7図Eは、テープV信号40Eが予測
V信号41Eより大きく後にずれた場合であり、
この場合は、垂直基準46Eは2個発生するが、
後続の回路は、結果としてテープV信号の後縁で
リセツト等が行なわれるため、全く問題はない。 Further, FIG. 7E shows a case where the tape V signal 40E deviates much later than the predicted V signal 41E,
In this case, two vertical references 46E are generated, but
As a result, the subsequent circuits are reset, etc. at the trailing edge of the tape V signal, so there is no problem at all.
発明の効果
本発明は、前のフイールドの垂直基準より、次
のフイールドの再生垂直同期信号位置を予測して
予測V信号を発生し、前記予測V信号とテープV
のどちらか先に発生した信号の前縁より疑似V信
号を導出し、疑似V信号の後縁を垂直基準とし、
前記テープV信号の後縁が前記疑似V信号の後縁
より後に発生した場合、前記テープV信号の後縁
を垂直基準としているために、ドロツプアウトが
発生しても安定な垂直基準が得られ、さらに、テ
ープV信号の前縁情報と後縁情報の両方を利用し
ているために、正確な垂直基準が得られるので、
モニタ画面上の画像の上下動のない高品質な画像
が得られる。Effects of the Invention The present invention generates a predicted V signal by predicting the reproduced vertical synchronizing signal position of the next field from the vertical reference of the previous field, and combines the predicted V signal with the tape V.
A pseudo-V signal is derived from the leading edge of the signal that occurs first, and the trailing edge of the pseudo-V signal is used as a vertical reference,
When the trailing edge of the tape V signal occurs after the trailing edge of the pseudo V signal, since the trailing edge of the tape V signal is used as the vertical reference, a stable vertical reference can be obtained even if dropout occurs; Furthermore, since both the leading edge information and trailing edge information of the tape V signal are used, an accurate vertical reference can be obtained.
A high-quality image with no vertical movement on the monitor screen can be obtained.
また、実施例に示す様にスローモーシヨン再生
においても、トラツク飛び情報をV予測回路に導
入する事によつて安定な画像が得られる。 Further, as shown in the embodiment, stable images can be obtained even in slow motion reproduction by introducing track jump information into the V prediction circuit.
第1図は従来の時間軸補正装置のブロツク図、
第2図は2ヘツドヘリカルスキヤンVTRのテー
プおよびビデオヘツドの走行を示す平面図、第3
図は特殊再生時のヘツド軌跡の説明図、第4図は
本発明における一実施例の時間軸補正装置のブロ
ツク図、第5図、第6図は同実施例の要部の構成
を示すブロツク図、第7図は第6図の動作を示す
タイミングチヤートである。
3……同期分離回路、7……ラツチ回路、8…
…メモリ、9……書込ラインアドレスカウンタ、
14……読出ラインアドレスカウンタ、34……
V予測回路、35……垂直基準発生回路。
Figure 1 is a block diagram of a conventional time axis correction device.
Figure 2 is a plan view showing the running of the tape and video head of a two-head helical scan VTR;
The figure is an explanatory diagram of the head trajectory during special playback, FIG. 4 is a block diagram of a time axis correction device according to an embodiment of the present invention, and FIGS. 5 and 6 are block diagrams showing the configuration of essential parts of the embodiment. 7 are timing charts showing the operation of FIG. 6. 3...Synchronization separation circuit, 7...Latch circuit, 8...
...Memory, 9...Write line address counter,
14...Read line address counter, 34...
V prediction circuit, 35... Vertical reference generation circuit.
Claims (1)
映像信号を記憶するメモリと、このメモリへのラ
イン毎の書込みおよび読出しアドレスを発生する
書込読出アドレス発生回路と、再生水平同期信号
に同期した信号を所定数カウントし、前のフイー
ルドの垂直基準より次のフイールドの再生垂直同
期信号(テープV信号)位置を予測して予測V信
号を発生するV予測回路と、前記予測V信号とテ
ープV信号のどちらか先に発生した信号の前縁よ
り疑似V信号を導出し疑似V信号の後縁を垂直基
準とし、前記テープV信号の後縁が前記疑似V信
号の後縁より後に発生した場合、前記テープV信
号の後縁を垂直基準とする垂直基準発生回路とを
備え、スローモーシヨン再生時、再生トラツク飛
び情報をもとに前記V予測回路のカウントする所
定数を変更し、前記垂直基準発生回路の垂直基準
位置で前記メモリの書込ラインアドレスをラツチ
し、外部基準同期信号の垂直同期信号位置で前記
ラツチされたデータを前記書込読出アドレス発生
回路に読出ラインアドレスとしてロードするよう
にしたことを特徴とする時間軸補正装置。1 A memory that stores a playback video signal played back by a video tape recorder, a write/read address generation circuit that generates write and read addresses for each line to this memory, and a predetermined number of signals synchronized with a playback horizontal synchronization signal. a V prediction circuit that counts and generates a predicted V signal by predicting the position of a reproduction vertical synchronizing signal (tape V signal) of the next field from the vertical reference of the previous field; and either the predicted V signal or the tape V signal. A pseudo V signal is derived from the leading edge of the previously generated signal, and the trailing edge of the pseudo V signal is used as a vertical reference, and if the trailing edge of the tape V signal is generated after the trailing edge of the pseudo V signal, the tape V and a vertical reference generation circuit that uses the trailing edge of the signal as a vertical reference, and changes the predetermined number counted by the V prediction circuit based on playback track skip information during slow motion playback, and A write line address of the memory is latched at a reference position, and the latched data is loaded as a read line address into the write/read address generation circuit at a vertical synchronization signal position of an external reference synchronization signal. A time axis correction device.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143508A JPS6123485A (en) | 1984-07-11 | 1984-07-11 | Time axis correction device |
| PCT/JP1985/000223 WO1985005001A1 (en) | 1984-04-24 | 1985-04-22 | Device for correcting time axis |
| US06/819,508 US4733312A (en) | 1984-04-24 | 1985-04-22 | Time-base corrector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143508A JPS6123485A (en) | 1984-07-11 | 1984-07-11 | Time axis correction device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123485A JPS6123485A (en) | 1986-01-31 |
| JPH053795B2 true JPH053795B2 (en) | 1993-01-18 |
Family
ID=15340358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59143508A Granted JPS6123485A (en) | 1984-04-24 | 1984-07-11 | Time axis correction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123485A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3531769B2 (en) * | 1994-08-25 | 2004-05-31 | アイシン精機株式会社 | Oil pump device |
| DE69721092T2 (en) * | 1996-01-19 | 2003-12-11 | Aisin Seiki K.K., Kariya | Oil pumping station |
| US6004111A (en) | 1997-04-28 | 1999-12-21 | Aisin Seiki Kabushiki Kaisha | Oil pump apparatus |
| JP2006097701A (en) | 2004-09-28 | 2006-04-13 | Aisin Seiki Co Ltd | Automatic transmission |
-
1984
- 1984-07-11 JP JP59143508A patent/JPS6123485A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6123485A (en) | 1986-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1191595A (en) | Method and apparatus for recording and reproducing an information signal comprised of a video signal and audio signal | |
| US4195317A (en) | Video recording and playback editing system with displayed cue signals | |
| JPS6333758B2 (en) | ||
| US4283736A (en) | Video signal reproducing apparatus for converting a video signal from a first format to a second format | |
| US5057949A (en) | Digital magnetic reproducing apparatus with variable tape speed | |
| US4800447A (en) | Slow-playback for helical scanning type VCR-VTR | |
| JPS6110379A (en) | Skew distortion removal device | |
| US4389678A (en) | Digital time-base corrector for special motion reproduction by helical-scan VTR | |
| US4635134A (en) | Video signal processing apparatus for processing video signals at the time of a special reproduction mode | |
| US4611250A (en) | Apparatus for recording a video signal | |
| KR910001467B1 (en) | Image memory control device of video signal reproduction system | |
| JPS6123485A (en) | Time axis correction device | |
| JPH0789667B2 (en) | Magnetic recording / reproducing device | |
| JPH0241952B2 (en) | ||
| JPH053796B2 (en) | ||
| JP2697108B2 (en) | Magnetic recording / reproducing device | |
| WO1979000213A1 (en) | Video editing system | |
| CA1102914A (en) | Method and apparatus for recording a single video frame | |
| JPH043714B2 (en) | ||
| JPH03792Y2 (en) | ||
| JPH03790Y2 (en) | ||
| JPH042542Y2 (en) | ||
| JPS645792B2 (en) | ||
| JPH03789Y2 (en) | ||
| JPH0654969B2 (en) | Magnetic recording / reproducing device |