JPH0537962A - クロツク同期方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＭＵＳＥ信号のクロック信号を出力する基準
信号発振回路（７）の位相ズレを波形等化用のＶＩＴ信
号のリサンプルデータより検出して補正する技術の改良
である。 【構成】 本発明では、ＶＩＴ信号のピーク値（ｘ２）
と、この両側のデータ（ｘ１）、（ｘ３）から位相ズレ
を検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システムクロックの位
相を安定確実に自動ロックするクロック同期方法に関す
る。

【０００２】

【従来の技術】高品位映像信号を帯域圧縮する技術とし
て、多重サブナイキストサンプリングエンコード方式
（ＭＵＳＥ方式）（Ｍｕｌｔｉｐｌｅ Ｓｕｂ−Ｎｙｑ
ｕｉｓｔＳａｍｐｌｉｎｇ Ｅｎｃｏｄｉｎｇ）が、Ｎ
ＨＫ（日本放送協会）により開発され、衛星放送で定時
放送が為されている。

【０００３】このＭＵＳＥ方式は、帯域幅２７ＭＨｚの
衛星放送の１チャンネルで、高品位映像信号を伝送する
為の帯域圧縮方式である。このＭＵＳＥ方式では、高品
位映像信号を帯域圧縮エンコーダでサブナイキストサン
プリング処理を行い帯域幅８．１ＭＨｚの帯域圧縮信号
に変換する。

【０００４】尚、ＭＵＳＥ方式に関しては、以下の文献
に紹介されている。

【０００５】（Ａ） ＮＨＫ技術研究 昭和６２年第３
９巻第２号 通巻１７２号 １８（７６）〜５３（１１
１）頁 二宮、大塚、和泉、合志、岩館著、「ＭＵＳＥ
方式の開発」 （Ｂ） 日経マグロウヒル社発行の雑誌「日経エレクト
ロニクス、１９８７年１１月２日号、ＮＯ．４３３」１
８９頁〜２１２頁、二宮著、「衛星を使うハイビジョン
放送の伝送方式ＭＵＳＥ」 このＭＵＳＥ信号の波形等化について、説明する。

【０００６】ＭＵＳＥ信号は、波形等化の為のトレーニ
ング信号が、予かじめ送信側で挿入付加されている。

【０００７】このトレーニング信号は、ＶＩＴ信号（Ｖ
ｅｒｔｉｃａｌ ＩｎｔｅｒｖａｌＴｅｓｔ Ｓｉｇｎ
ａｌ）（ＶＩＴＳ）（ＶＩＴパルス）と呼称されてい
る。

【０００８】受信側では、このＭＵＳＥ信号を、アナロ
グ／デジタル変換した後、ＶＩＴ信号の応答波形を取り
込み、理想的なインパルスレスポンスとの誤差が少なく
成るように、受信側の等化フィルタの特性を操作するこ
とにより、伝送路の特性を等化する。

【０００９】ＭＵＳＥ信号用の波形等化技術に関して
は、 「１９８９年 電子情報通信学会春季全国大会講演論文
集 分冊３ ３−２９０講演ＮＯ．Ｂ−５８４」 「ＳＡＮＹＯ ＴＥＣＨＮＩＣＡＬ ＲＥＶＩＥＷ（三
洋電機技報）第２２巻第２号通巻第４５号、１９９０年
６月１日発行、４８Ｐ〜５８Ｐ“ＭＵＳＥ信号伝送用波
形等化器”」 にも示されている。

【００１０】この波形等化用のインパルスのＶＩＴ信号
を用いてシステムクロックの残留オフセット調整を行な
うことが考えられている。

【００１１】つまり、インパルスであるＶＩＴ信号のリ
サンプルずれから直接残留オフセット成分を検出するた
め、ＶＩＴ信号を取り込めば、すばやく正確に残留オフ
セット調整を行うことができる。

【００１２】またシステムに波形等化器が内蔵されてい
る場合は、ＶＩＴ信号波形を取り込み、ＣＰＵにより波
形等化処理を行っているため、回路を追加することがな
い。

【００１３】例えば、図２に示す如くＶＩＴ信号部分の
３点のサンプリングデータ（ｘ１）（ｘ２）（ｘ３）の
値の関係は位相ズレ時（Ａ）と、正常時（Ｂ）で異な
る。よって、これを検出してクロック同期回路の位相ズ
レを補正するものが考えられている。又、特開昭６３−
２９２８８４号（Ｈ０４Ｎ７／１３）にもクロック位相
制御が示されている。

【００１４】

【発明が解決しようとする課題】本発明の目的は、この
位相ズレ量を簡単に補正する方法を提供するものであ
る。

【００１５】

【課題を解決するための手段】本発明では、ＶＩＴ信号
（インパルス信号）のピーク値とその前後のサンプル点
の第１、第２、第３データ（ｘ１、ｘ２、ｘ３）より基
準信号発振器（７）の位相ズレを補正する補正信号
（Ｄ）を作成する。

【００１６】

【作用】本発明では、３点のデータにより位相ズレを補
正する。

【００１７】

【実施例】図１を参照しつつ本発明の一実施例を説明す
る。

【００１８】（１）はＡ／Ｄ変換回路である。（２）は
ＶＩＴ信号取り込み回路である。このＶＩＴ信号取り込
み回路（２）は図示省略したが波形等化処理のためのも
のである。

【００１９】（３）は本願の特徴である残留オフセット
検出回路である。この検出回路（３）はＶＩＴ信号取り
込み回路（２）のデータの内、ピーク値付近の３点（ｘ
１、ｘ２、ｘ３）のデータより残留オフセットを検出し
て補正用の信号（Ｄ）を出力する。

【００２０】（４）は水平同期パルス取り込み回路であ
る。（５）は水平同期部分のデータよりクロック位相ズ
レを検出する位相検出回路である。この回路（４）
（５）はクロック位相を補正するものであり、例えば、
特開昭５９−２２１０９１号公報（Ｈ０４Ｎ ７／１
３）の如く動作する。

【００２１】（６）は加算器である。

【００２２】（７）はクロック信号を出力する基準信号
発振回路である。

【００２３】上記動作を簡単に説明する。

【００２４】Ａ／Ｄ変換回路（１）によりディジタルに
変換された信号は、水平同期パルス取り込み回路（４）
によって水平同期パルスが取り込まれる。取り込まれた
水平同期パルスは、位相検出回路（５）に送られ位相誤
差が検出される。

【００２５】検出された誤差信号は、加算器（６）で残
留オフセット値を補正された後、基準信号発振回路
（７）に送られクロック位相を正確にロックする。

【００２６】一方、デイジタル変換された信号は、ＶＩ
Ｔ信号取り込み回路（２）によってＶＩＴ信号も取り込
まれる。

【００２７】クロック位相が正確にロックされていれば
図２のＢのように、サンプル点はピーク値から左右対称
の波形となる、ところがクロック位相がずれると図２の
Ａのように左右非対称となる。

【００２８】残留オフセット検出回路（３）では、ピー
ク値とその前後のサンプル点から波形の非対称を検出
し、残留オフセットを求め、これを打ち消すような信号
（Ｄ）を加算器（６）に送ることで残留オフセットを自
動調整する。

【００２９】この残留オフセット検出回路（３）の動作
を説明する。

【００３０】つまり、正常時には、 ｘ１−ｘ３＝０となる。

【００３１】従って、ｘ１−ｘ３＝０となるように制御
すれば良い。

【００３２】つまり ｜ｘ１−ｘ３｜＝ｄ１とすると共に、 式１ ｘ１−ｘ３＞０のときに、出力信号（Ｄ）の値を前記
（ｄ１）の値に応じて微増する。

【００３３】つまり、 Ｄ＝Ｄ＋ｆ（ｄ１） 式２ とする。

【００３４】又、ｘ１−ｘ３＜０のときは、出力信号
（Ｄ）の値を前記（ｄ１）の値に応じて微減する。

【００３５】つまり Ｄ＝Ｄ−ｆ（ｄ１） 式３ とする尚、値（ｄ１）の値を２乗して、この２乗値に対
応した値で出力信号（Ｄ）の増減を制御しても良い。

【００３６】上記実施例では、ｄ１を用いて制御した
が、これは、別にこれに限られるわけではない。

【００３７】例えば、正規のＶＩＴ信号であればそれぞ
れ下記の式が成り立つ。

【００３８】 ｘ１＋ｘ３＝０ 式４ ｘ２−ｘ１＝ｘ２−ｘ３ 式５ （ｘ２−ｘ１）＋（ｘ２−ｘ３）＝２ 式６ （ｘ１−ｘ１’）＋（ｘ２−ｘ２’）＋（ｘ３−ｘ３’）＝０ 式７ ただし、式７のｘ１’、ｘ２’、ｘ３’はそれぞれ理想
ＶＩＴ信号入力時のデータ値を表す。

【００３９】つまり、 ｘ１＋ｘ３＝ｄ２ 式８ として、このｄ２を前記ｄ１の代わりに使用しても良
い。

【００４０】又、 ｜（ｘ２−ｘ１）−（ｘ２−ｘ３）｜＝ｄ３ 式９ として、このｄ３を前記ｄ１の代わりに用いても良い。

【００４１】又、 ｜（ｘ２−ｘ１）＋（ｘ２−ｘ３）−２｜＝ｄ４ 式１０ として、この値ｄ４を前記ｄ１の代わりに用いても良
い。

【００４２】又 ｜（ｘ１−ｘ１’）＋（ｘ２−ｘ２’）＋（ｘ３−ｘ３’）｜＝ｄ５ 式１ １ として、この値ｄ５を前記ｄ１の代わりに用いても良い。

【００４３】本実施例では、ＶＩＴ信号のリサンプルず
れから直接残留オフセット値を検出するため、このＶＩ
Ｔ信号を取り込めばすばやく正確に残留オフセット調整
を行うことができる。そして、この受信器に波形等化回
路が内蔵されている場合は、ＶＩＴ波形を取れ込み、Ｃ
ＰＵにより波形等化処理を行っているため、回路を追加
することなく残留オフセットを検出できる。

【００４４】

【発明の効果】本発明によれば、リサンプルクロックの
位相ずれを簡単な演算で求めることが出来、容易にクロ
ック位相ズレを補正出来る。

【図面の簡単な説明】

【図１】本発明の１実施例を説明するための回路図であ
る。

【図２】その動作を説明するための波形図である。

【符号の説明】

３ 残留オフセット検出回路、 ７ 基準信号発振回路、 ｘ２ ＶＩＴ信号のピーク値のデータ、 ｘ１、ｘ３ ＶＩＴ信号のピーク値の前後のデータ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 インパルス信号のピーク値とその前後の
   サンプル点の第１、第２、第３データ（ｘ１，ｘ２，ｘ
   ３）より、基準信号発振器（７）の位相ズレを補正する
   補正信号（Ｄ）を作成するクロック同期方法において、 前記第１、第３データの差データ（ｄ１）をもとめ、こ
   のデータから前記補正信号（Ｄ）を作成するクロック同
   期方法。
2. 【請求項２】 インパルス信号のピーク値とその前後の
   サンプル点の第１、第２、第３データ（ｘ１，ｘ２，ｘ
   ３）より、基準信号発振器（７）の位相ズレを補正する
   補正信号（Ｄ）を作成するクロック同期方法において、 前記第１、第３データの和データ（ｄ２）をもとめ、こ
   のデータから前記補正信号（Ｄ）を作成するクロック同
   期方法。
3. 【請求項３】 インパルス信号のピーク値とその前後の
   サンプル点の第１、第２、第３データ（ｘ１，ｘ２，ｘ
   ３）より基準信号発振器（７）の位相ズレを補正する補
   正信号（Ｄ）を作成するクロック同期方法において、 この第２、第１データ（ｘ２，ｘ１）の第１の差データ
   と、前記第２、第３データ（ｘ２，ｘ３）の第２の差デ
   ータとを求め、この第１、第２の差データの差（ｄ３）
   を求め、この差のデータ（ｄ３）から、前記補正信号
   （Ｄ）を作成するクロック同期方法。
4. 【請求項４】 インパルス信号のピーク値とその前後の
   サンプル点の第１、第２、第３データ（ｘ１，ｘ２，ｘ
   ３）より、基準信号発振器（７）の位相ズレを補正する
   補正信号（Ｄ）を作成するクロック同期方法において、 この第２、第１データ値（ｘ２，ｘ１）の第１の差と、
   前記第２、第３データ値（ｘ２，ｘ３）の第２の差とを
   求め、この第１、第２の差の和を求め、この和のデータ
   と所定の数値との差（ｄ４）を求め、この差のデータ
   （ｄ４）から、前記補正信号（Ｄ）を作成するクロック
   同期方法。
5. 【請求項５】 インパルス信号のピーク値とその前後の
   サンプル点の第１、第２、第３データ（ｘ１，ｘ２，ｘ
   ３）より、基準信号発振器（７）の位相ズレを補正する
   補正信号（Ｄ）を作成するクロック同期方法において、 この第１、第２、第３データ（ｘ１，ｘ２，ｘ３）と、
   この第１、第２、第３データの理想波形におけるこの第
   １、第２、第３データ（ｘ’１，ｘ’２，ｘ’３）との
   それぞれの差を加算した値（ｄ５）求め、この値（ｄ
   ５）から、前記補正信号（Ｄ）を作成するクロック同期
   方法。