JPH0538440Y2 - - Google Patents
Info
- Publication number
- JPH0538440Y2 JPH0538440Y2 JP4456688U JP4456688U JPH0538440Y2 JP H0538440 Y2 JPH0538440 Y2 JP H0538440Y2 JP 4456688 U JP4456688 U JP 4456688U JP 4456688 U JP4456688 U JP 4456688U JP H0538440 Y2 JPH0538440 Y2 JP H0538440Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- digital
- circuit
- signal
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は録音出力端子を具備する増幅器のスイ
ツチング回路に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a switching circuit for an amplifier equipped with a recording output terminal.
従来の回路では、デジタルオーデイオインター
フエース復調回路に入力された信号を、アナログ
に変換し、アナログ信号として録音する場合、信
号のループによる発振を防ぐ為、デジタル入力セ
レクターの切換により特定モード(DAT等)で
のアナログ録音端子出力をスイツチング回路によ
り遮断していた。
In conventional circuits, when the signal input to the digital audio interface demodulation circuit is converted to analog and recorded as an analog signal, in order to prevent oscillation due to signal loops, the digital input selector is switched to select a specific mode (such as DAT). ) analog recording terminal output was blocked by a switching circuit.
しかし、従来の回路ではデジタル入力にデジタ
ルオーデイオインターフエースデータを入力して
いない場合でもデジタル入力セレクターを切換え
ることによりスイツチ制御用電源を切換えて録音
出力端子のスイツチング回路が切り換わる為、ス
イツチングノイズが電源や信号ラインに飛び込む
場合があり高増幅度のオーデイオ増幅器を後段に
有する回路では雑音防止に多大な制約があつた。
However, in conventional circuits, even if digital audio interface data is not input to the digital input, switching the digital input selector switches the switch control power supply and switches the switching circuit of the recording output terminal, which causes switching noise. Since noise may jump into the power supply or signal line, circuits with a high-amplification audio amplifier at the rear stage have had significant restrictions on noise prevention.
本考案の回路は、以上の様な問題点を解決する
べく構成した回路であり、デジタルオーデイオイ
ンターフエースデータ入力の有無を積分し検出す
る検出手段と、データが無い場合は電源を遮断
し、データがある場合は電源を投入するスイツチ
ング回路とスイツチング回路の出力で信号を遮断
させるスイツチング回路による録音禁止回路であ
る。
The circuit of the present invention is a circuit constructed to solve the above-mentioned problems, and includes a detection means that integrates and detects the presence or absence of digital audio interface data input, and a detection means that cuts off the power when there is no data, and If there is a switching circuit that turns on the power and a switching circuit that cuts off the signal at the output of the switching circuit, it is a recording prohibition circuit.
第1図に本考案の一実施例のブロツク図を示し
説明する。デジタル信号の入力端子1にCDプレ
ーヤの入力であるCD,DATよりの入力DAT,
DBS入力であるDBS信号入力が接続され、デジ
タルインプツトのセレクター2で選択し復調回路
5で復調してデジタル・アナログ変換器6でD/
A変換してアナログ出力7を得ている。一方アナ
ログ出力7はアナログ入力端子8よりの入力とア
ナログインプツトセレクター9で選択されオーデ
イオ増幅器10で増幅される構成になつている。
デジタル信号が入力端子1に入力されセレクター
2で選択され積分回路3で積分して、シリアルデ
ータが平滑され出力電圧Aが“H”となりSW1
が導通し、SW3のDATポジシヨンに+B電圧が
現れる。
FIG. 1 shows a block diagram of an embodiment of the present invention. Input from CD, DAT which is the input of CD player to input terminal 1 of digital signal,
A DBS signal input, which is a DBS input, is connected, selected with the selector 2 of the digital input, demodulated with the demodulation circuit 5, and converted to D/A with the digital/analog converter 6.
A conversion is performed to obtain analog output 7. On the other hand, the analog output 7 is selected by an input from an analog input terminal 8 and an analog input selector 9, and is amplified by an audio amplifier 10.
A digital signal is input to the input terminal 1, selected by the selector 2, integrated by the integrating circuit 3, the serial data is smoothed, and the output voltage A becomes "H" and SW1
becomes conductive, and +B voltage appears at the DAT position of SW3.
逆にデジタルインプツトのセレクター2で選択
した入力端子にデータが入力されていない場合
は、積分回路3の出力が“L”となりスイツチ回
路SW1が遮断されSW3には+B電圧が現れな
い。 Conversely, when no data is input to the input terminal selected by the selector 2 of the digital input, the output of the integrating circuit 3 becomes "L", the switch circuit SW1 is cut off, and the +B voltage does not appear at SW3.
録音禁止回路SW2は上記+B電圧を与えたと
き遮断し電圧を与えないとき導通する。 The recording inhibit circuit SW2 is cut off when the +B voltage is applied, and becomes conductive when no voltage is applied.
つまりデジタルインプツトのセレクター2で
DATを選択し、かつDATのデジタル入力端子に
デジタルオーデイオインターフエースよりデータ
が入力されている場合のみ録音禁止回路SW2が
録音出力信号を遮断するようになつている。 In other words, with Digital Input Selector 2
The recording prohibition circuit SW2 cuts off the recording output signal only when the DAT is selected and data is input from the digital audio interface to the digital input terminal of the DAT.
第2図は具体的な録音禁止回路の一実施例を示
す。デジタルインプツトのセレクター2のデジタ
ルデータ出力は抵抗R1,コンデンサC1で積分さ
れ抵抗R2を通してスイツチ回路SW1のトランジ
スタT1を導通せしめ、抵抗R3を通しトランジス
タT2を導通せしめ電源+BをON,OFFせしめ
る。スイツチ回路SW1を通つた電源+Bはデジタ
ルインプツトのセレクター2に連動しDATの場
合に接続するスイツチSW3を通し録音禁止回路
SW2にONする。トランジスタT3が導通し、抵抗
R4とコンデンサC2及び抵抗R5の並列回路による
積分回路を通してトランジスタT4をONにしてト
ランジスタT4のコレクタ電圧はからに反転
せしめる。従つて抵抗R6とコンデンサC3の積分
回路を通し抵抗R7よりトランジスタT5をOFFせ
しめ録音出力のセレクター4への録音出力を禁止
する。 FIG. 2 shows a specific embodiment of the recording prohibition circuit. The digital data output of the selector 2 of the digital input is integrated by the resistor R 1 and the capacitor C 1 , passes through the resistor R 2 , makes the transistor T 1 of the switch circuit SW 1 conductive, passes through the resistor R3, makes the transistor T 2 conductive, and connects the power supply +B. Turn ON and OFF. The power +B that passes through switch circuit SW 1 is linked to selector 2 of the digital input, and is connected to the recording prohibition circuit through switch SW 3 , which is connected in the case of DAT.
Turn on SW 2 . Transistor T 3 conducts and resistor
Transistor T4 is turned on through an integrating circuit consisting of a parallel circuit of R4, capacitor C2, and resistor R5, and the collector voltage of transistor T4 is completely inverted . Therefore, the transistor T5 is turned off by the resistor R7 through the integrating circuit of the resistor R6 and the capacitor C3 , and the recording output to the selector 4 is prohibited.
一方入力端子1のDAT入力より信号入力が無
くなつた場合には積分回路C1の電荷は抵抗R2,
R8を通り放電する。トランジスタT1のベース電
荷は0となりトランジスタT1,T2はOFFとなり
スイツチS3に+B電圧が加わらないようになる。
トランジスタT3はOFFとなりコンデンサC2の電
荷は抵抗R5を通じて放電してトランジスタT4は
OFFとなり抵抗R9,R6を通じてコンデンサC3が
充電されトランジスタT5が導通する。従つて録
音出力のセレクター4に出力信号が接続され録音
が可能となる。 On the other hand, when there is no signal input from the DAT input of input terminal 1, the charge of the integrating circuit C 1 is transferred to the resistor R 2 ,
Discharge through R8 . The base charge of the transistor T1 becomes 0, transistors T1 and T2 are turned off, and the +B voltage is no longer applied to the switch S3 .
Transistor T3 is turned off, the charge in capacitor C2 is discharged through resistor R5 , and transistor T4 is turned off.
The capacitor C3 is charged through the resistors R9 and R6 , and the transistor T5 becomes conductive. Therefore, the output signal is connected to the recording output selector 4, and recording becomes possible.
従来はスイツチでON・OFFしていたためデジ
タルシンプツトセレクター2を切り換えたとき電
圧変化がオーデイオ増幅器10で増幅され雑音と
なつていた。しかし上記実施例に示すごとく、デ
ジタルインプツトセレクター2を切り換えたとき
スイツチS3には電荷が加わらないため雑音発生は
無く、デジタル入力信号が存在するのを検出して
積分回路で遅延させてON・OFFを自動的に行う
ので雑音発生を防止することができる。 Conventionally, it was turned on and off with a switch, so when the digital simple selector 2 was switched, the voltage change was amplified by the audio amplifier 10 and became noise. However, as shown in the above embodiment, when the digital input selector 2 is switched, no charge is applied to the switch S3 , so no noise is generated, and the presence of the digital input signal is detected and delayed by the integrating circuit to turn it on.・Since it is automatically turned off, noise generation can be prevented.
上記のようにデジタルインプツトセレクタース
イツチの切り換え時にはデジタル入力信号が入力
されている確率は少なく、たとえ入力信号が有つ
ても積分回路で遅延せしめて録音出力を禁止する
ので切り換え雑音の発生を防止する効果は大き
い。
As mentioned above, when switching the digital input selector switch, the probability that a digital input signal is being input is small, and even if there is an input signal, it is delayed by the integrating circuit and recording output is prohibited, thereby preventing switching noise from occurring. The effect is great.
第1図は本考案の一実施例を示すブロツク図
で、第2図は要部の回路図である。
1……入力端子、2……セレクター、3……積
分回路、4……セレクター、5……復調回路、6
……デジタル・アナログ変換器、7……アナログ
出力、8……アナログ入力端子、9……アナログ
インプツトセレクター、10……オーデイオ増幅
器。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram of the main parts. 1...Input terminal, 2...Selector, 3...Integrator circuit, 4...Selector, 5...Demodulation circuit, 6
...Digital-to-analog converter, 7...Analog output, 8...Analog input terminal, 9...Analog input selector, 10...Audio amplifier.
Claims (1)
デジタル信号をアナログ信号に変換してアナログ
再生するデジタルオーデイオインターフエイス復
調回路を搭載した増幅器に於いて、増幅器入力の
インターフエイスへのデジタルデータを積分し信
号の有無を検出する検出手段と、デジタル録音出
力を開閉するスイツチング回路を具備し上記検出
手段により上記スイツチング回路を制御して上記
デジタル入力セレクターの所定の入力に相当する
場合にのみ上記デジタル録音出力を遮断するよう
にしたことを特徴とするスイツチング回路。 In an amplifier equipped with a digital audio interface demodulation circuit that switches the digital input selector and converts the input digital signal to an analog signal for analog playback, it integrates the digital data to the amplifier input interface and detects the presence or absence of the signal. and a switching circuit for opening and closing the digital recording output. A switching circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4456688U JPH0538440Y2 (en) | 1988-04-01 | 1988-04-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4456688U JPH0538440Y2 (en) | 1988-04-01 | 1988-04-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01151401U JPH01151401U (en) | 1989-10-19 |
| JPH0538440Y2 true JPH0538440Y2 (en) | 1993-09-29 |
Family
ID=31270916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4456688U Expired - Lifetime JPH0538440Y2 (en) | 1988-04-01 | 1988-04-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0538440Y2 (en) |
-
1988
- 1988-04-01 JP JP4456688U patent/JPH0538440Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01151401U (en) | 1989-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0538440Y2 (en) | ||
| JPH0626962Y2 (en) | Tape recorder | |
| JPH0525046Y2 (en) | ||
| JPS634291Y2 (en) | ||
| JPH0519843Y2 (en) | ||
| JPH0351811Y2 (en) | ||
| JPH0215378Y2 (en) | ||
| JPS6145620Y2 (en) | ||
| KR0142292B1 (en) | Noise Canceling Device of Compact Disc ROM | |
| JPH0531682Y2 (en) | ||
| JPS634292Y2 (en) | ||
| KR910001291Y1 (en) | Cassette Tape Recorder External Control Circuit | |
| JPS634290Y2 (en) | ||
| JPS6145621Y2 (en) | ||
| JPH0115022Y2 (en) | ||
| JPS634288Y2 (en) | ||
| JP2517853Y2 (en) | Track search device for disk player | |
| JPS60778U (en) | Recording device malfunction prevention device | |
| JPS581867Y2 (en) | Tape recorder's absence recording/playback circuit | |
| JPS6017046Y2 (en) | Tape recorder muting circuit | |
| KR900008246Y1 (en) | Easy controlling and noise reducting circuit for recording of tape deck | |
| JPH0320932Y2 (en) | ||
| JPS6112581Y2 (en) | ||
| KR900002630Y1 (en) | Noise reduction system of double deck cassette tape recorder | |
| JPS6325549Y2 (en) |