JPH054049Y2 - - Google Patents
Info
- Publication number
- JPH054049Y2 JPH054049Y2 JP8852686U JP8852686U JPH054049Y2 JP H054049 Y2 JPH054049 Y2 JP H054049Y2 JP 8852686 U JP8852686 U JP 8852686U JP 8852686 U JP8852686 U JP 8852686U JP H054049 Y2 JPH054049 Y2 JP H054049Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- inverting input
- current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は積分回路に関する。
従来、この種の積分回路として、たとえば第２
図に示すような回路が知られている。
図に示すような回路が知られている。
第２図において、ViおよびVpは、それぞれ、
積分回路の入力電圧および出力電圧、OP1は積分
用演算増幅器、Ｒは演算増幅器OP1の入力抵抗、
Ｃは演算増幅器OP1の入出力端子間に配置した積
分コンデンサである。
積分回路の入力電圧および出力電圧、OP1は積分
用演算増幅器、Ｒは演算増幅器OP1の入力抵抗、
Ｃは演算増幅器OP1の入出力端子間に配置した積
分コンデンサである。
次に、第２図回路において、入力電圧Viは入力
抵抗Ｒの一方の端子に加えられ、その入力抵抗Ｒ
の他方の端子は積分コンデンサの一方の端子およ
び演算増幅器OP1の反転入力端子に接続される。
積分コンデンサＣの他方の端子は演算増幅器OP1
の出力端子に接続される。演算増幅器OP1の非反
転入力端子は接地される。ここで、演算増幅器
OP1の非反転入力端子が接地されていることか
ら、その反転入力端子は仮想接地されるから、入
力抵抗Ｒに加えられた入力電圧Viによつて流れる
電流iiは、次式で表わされる。
抵抗Ｒの一方の端子に加えられ、その入力抵抗Ｒ
の他方の端子は積分コンデンサの一方の端子およ
び演算増幅器OP1の反転入力端子に接続される。
積分コンデンサＣの他方の端子は演算増幅器OP1
の出力端子に接続される。演算増幅器OP1の非反
転入力端子は接地される。ここで、演算増幅器
OP1の非反転入力端子が接地されていることか
ら、その反転入力端子は仮想接地されるから、入
力抵抗Ｒに加えられた入力電圧Viによつて流れる
電流iiは、次式で表わされる。
ii＝Vi／Ｒ (1)
ここで、演算増幅器OP1の反転入力端子の電流
ibを無視すると、積分コンデンサＣに流れる電流
ifはiiと等しくなる。
ibを無視すると、積分コンデンサＣに流れる電流
ifはiiと等しくなる。
ii＝if (2)
(1)式および(2)式からViとVpの関係は次式で表わ
されることが知られている。
されることが知られている。
Vp＝−１／CR∫t pVidt (3)
Vp＝−１／Ｃ∫t piidt (4)
したがつて、(3)式および(4)式から、ViとVpの関
係は入力抵抗および積分コンデンサＣによつて決
定されることがわかる。
係は入力抵抗および積分コンデンサＣによつて決
定されることがわかる。
ところで、長時間あるいは高精度の積分を行う
積分回路を構成する場合、iiが小さくなるため、
(2)式において無視した演算増幅器の反転端子の電
流ibを無視することができなくなり、(2)式および
(4)式は次のようになる。
積分回路を構成する場合、iiが小さくなるため、
(2)式において無視した演算増幅器の反転端子の電
流ibを無視することができなくなり、(2)式および
(4)式は次のようになる。
ii＋ib＝if (2)′
Vp＝−１／Ｃ∫t p（ii＋ib）dt (4)′
したがつて、かかる従来の積分回路にあつては、
ibが積分値の誤差の要因となる欠点を有してい
た。
ibが積分値の誤差の要因となる欠点を有してい
た。
そこで、本考案の目的は、前述の欠点を解消
し、長時間あるいは高精度の積分を行うことので
きる積分回路を提供することにある。
し、長時間あるいは高精度の積分を行うことので
きる積分回路を提供することにある。
このような目的を達成するために、本考案は、
積分用演算増幅器の非反転入力側に、第２の演算
増幅器で構成した入力電流補償回路を接続するこ
とにより、積分用演算増幅器の非反転入力の入力
電流を検出し、その値を反転入力端子の入力電流
の値から減算することにより、入力電流に起因す
る積分誤差を小さくしたものである。
積分用演算増幅器の非反転入力側に、第２の演算
増幅器で構成した入力電流補償回路を接続するこ
とにより、積分用演算増幅器の非反転入力の入力
電流を検出し、その値を反転入力端子の入力電流
の値から減算することにより、入力電流に起因す
る積分誤差を小さくしたものである。
すなわち、本考案は、演算増幅器と、演算増幅
器の反転入力端子に抵抗を介して接続された入力
端子と、演算増幅器の反転入力端子と出力端子と
の間に接続された積分コンデンサとを有する積分
回路において、演算増幅器の非反転入力端子に接
続された入力端子と、反転入力端子に負荷抵抗を
介して接続された出力端子とを有し、非反転入力
端子からのバイアス電流を検出して電圧を変換
し、その変換電圧に応じて、負荷抵抗を介して反
転入力端子のバイアス電流を減算する電流−電圧
変換器を具えたことを特徴とするものである。
器の反転入力端子に抵抗を介して接続された入力
端子と、演算増幅器の反転入力端子と出力端子と
の間に接続された積分コンデンサとを有する積分
回路において、演算増幅器の非反転入力端子に接
続された入力端子と、反転入力端子に負荷抵抗を
介して接続された出力端子とを有し、非反転入力
端子からのバイアス電流を検出して電圧を変換
し、その変換電圧に応じて、負荷抵抗を介して反
転入力端子のバイアス電流を減算する電流−電圧
変換器を具えたことを特徴とするものである。
本考案によれば、演算増幅器の非反転入力端子
の入力電流を検出し、反転入力端子の入力電流か
ら減算することにより、演算増幅器の入力電流に
よる積分誤差を防止することができるので、長時
間の積分や高精度の積分を行うのにきわめて有効
である。
の入力電流を検出し、反転入力端子の入力電流か
ら減算することにより、演算増幅器の入力電流に
よる積分誤差を防止することができるので、長時
間の積分や高精度の積分を行うのにきわめて有効
である。
以下に図面を参照して本考案を詳細に説明す
る。
る。
本考案の一実施例を第１図に示す。
第１図において、第２図と同一の記号ないし同
一の番号は第２図と同様の素子を示す。
一の番号は第２図と同様の素子を示す。
ここで、OP2は入力電流補償用の第２の演算増
幅器、Rbfは第２の演算増幅器OP2と共に電流−
電圧変換器を構成する抵抗、RLは負荷抵抗であ
る。
幅器、Rbfは第２の演算増幅器OP2と共に電流−
電圧変換器を構成する抵抗、RLは負荷抵抗であ
る。
第１図において、第２演算増幅器OP2の反転入
力端子は、積分用演算増幅器OP1の非反転入力端
子および抵抗Rbfの一方の端子に接続される。第
２の演算増幅器OP2の非反転入力端子は接地され
る。抵抗Rbfの他方の端子は第２の演算増幅器
OP2の出力端子および負荷抵抗RLの一方の端子
に接続される。この負荷抵抗RLの他方の端子は
積分用演算増幅器OP1の反転入力端子に接続され
る。
力端子は、積分用演算増幅器OP1の非反転入力端
子および抵抗Rbfの一方の端子に接続される。第
２の演算増幅器OP2の非反転入力端子は接地され
る。抵抗Rbfの他方の端子は第２の演算増幅器
OP2の出力端子および負荷抵抗RLの一方の端子
に接続される。この負荷抵抗RLの他方の端子は
積分用演算増幅器OP1の反転入力端子に接続され
る。
この接続により、第２の演算増幅器OP2は抵抗
Rbfと共に一般に知られる電流−電圧変換器とし
て動作し、第２演算増幅器OP2の出力電圧Vbは
次式で表される。なお、以下の(6)〜(9)式に関して
第２演算増幅器OP2に流れるバイアス電流は無視
している。例えば、FET入力型の演算増幅器の
バイアス電流は実際上、ほぼ０とみなすことがで
き、第２演算増幅器OP2にこのようなFET入力
型の演算増幅器を使用することによつて、バイア
ス電流は無視することができる。
Rbfと共に一般に知られる電流−電圧変換器とし
て動作し、第２演算増幅器OP2の出力電圧Vbは
次式で表される。なお、以下の(6)〜(9)式に関して
第２演算増幅器OP2に流れるバイアス電流は無視
している。例えば、FET入力型の演算増幅器の
バイアス電流は実際上、ほぼ０とみなすことがで
き、第２演算増幅器OP2にこのようなFET入力
型の演算増幅器を使用することによつて、バイア
ス電流は無視することができる。
−Vb＝ib′×Rbf (5)
負荷抵抗RLに流れる電流は
iRL＝Vb／RL＝−（ib′×Rbf／RL） (6)
となる。この(6)式において、RL＝Rbfとすると、
iRL＝−ib′ (7)
となる。
ところで、入力電流ibおよびib′は、それぞれ積
分用演算増幅器OP1の反転入力および非反転入力
の入力電流であるから、通常はほぼ等しい値とな
り、(7)式および(4)′式から、iiとVpの関係は、 Vp＝−１／Ｃ∫t p（ii＋ib−ib′）dt (8) となる。ここで、ibib′であるから、 Vp＝−１／Ｃ∫t piidt (9) となり、ibによる誤差は解消されることがわか
る。
分用演算増幅器OP1の反転入力および非反転入力
の入力電流であるから、通常はほぼ等しい値とな
り、(7)式および(4)′式から、iiとVpの関係は、 Vp＝−１／Ｃ∫t p（ii＋ib−ib′）dt (8) となる。ここで、ibib′であるから、 Vp＝−１／Ｃ∫t piidt (9) となり、ibによる誤差は解消されることがわか
る。
なお、第１および第２演算増幅器OP1および
OP2に同種の（すなわち、バイアス電流が流れ
る）演算増幅器を使用した場合は、第２演算増幅
器OP2にバイアス電流が流れるが、上記(5)〜(9)式
と同様にして下記各式が導かれ、上記と同様の効
果を得ることができる。
OP2に同種の（すなわち、バイアス電流が流れ
る）演算増幅器を使用した場合は、第２演算増幅
器OP2にバイアス電流が流れるが、上記(5)〜(9)式
と同様にして下記各式が導かれ、上記と同様の効
果を得ることができる。
−Vb＝（ib′＋ib２）×Rbf ……（5A）
ib２：OP2の反転入力に流れるバイアス電流
iRL＝Vb／RL＝−〔（ib′＋ib２）×Rbf／RL〕……（
6A） ここでib′＝ib２とする（その理由はOP1とOP2
は同種の演算増幅器であり、バイアス電流は同一
と考えられるからである）。
6A） ここでib′＝ib２とする（その理由はOP1とOP2
は同種の演算増幅器であり、バイアス電流は同一
と考えられるからである）。
従つて、
iRL＝Vb／RL＝−〔2ib′×Rbf／RL〕 ……（6A）′
ここで2RL＝Rbfとなる抵抗値を選択すると、
iRL＝−ib′ ……（7A）
となる。
以下、（(8)および(9)式は）同様である。
この結果、OP2のバイアス電流の影響があつた
としてもRLおよびRbfの抵抗値を選択することに
よりib′による誤差は解消される。
としてもRLおよびRbfの抵抗値を選択することに
よりib′による誤差は解消される。
以上から明らかなように、本考案によれば、演
算増幅器の非反転入力端子の入力電流を検出し、
反転入力端子の入力電流から減算することによ
り、演算増幅器の入力電流による積分誤差を防止
することができるので、長時間の積分や高精度の
積分を行うのにきわめて有効である。
算増幅器の非反転入力端子の入力電流を検出し、
反転入力端子の入力電流から減算することによ
り、演算増幅器の入力電流による積分誤差を防止
することができるので、長時間の積分や高精度の
積分を行うのにきわめて有効である。
第１図は本考案の一実施例の回路構成を示す回
路図、第２図は従来例の回路構成を示す回路図で
ある。 OP1……積分用演算増幅器、OP2……入力電流
補償用演算増幅器、Ｒ……入力抵抗、Ｃ……積分
コンデンサ、Rbf……電流−電圧変換器を構成す
る抵抗、RL……負荷抵抗。
路図、第２図は従来例の回路構成を示す回路図で
ある。 OP1……積分用演算増幅器、OP2……入力電流
補償用演算増幅器、Ｒ……入力抵抗、Ｃ……積分
コンデンサ、Rbf……電流−電圧変換器を構成す
る抵抗、RL……負荷抵抗。
Claims (1)
- 演算増幅器と、該演算増幅器の反転入力端子に
抵抗を介して接続された入力端子と、前記演算増
幅器の反転入力端子と出力端子との間に接続され
た積分コンデンサとを有する積分回路において、
前記演算増幅器の非反転入力端子に接続された入
力端子と、前記反転入力端子に負荷抵抗を介して
接続された出力端子とを有し、前記非反転入力端
子からのバイアス電流を検出して電圧に変換し、
その変換電圧に応じて、前記負荷抵抗を介して前
記反転入力端子のバイアス電流を減算する電流−
電圧変換器を具えたことを特徴とする積分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8852686U JPH054049Y2 (ja) | 1986-06-12 | 1986-06-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8852686U JPH054049Y2 (ja) | 1986-06-12 | 1986-06-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62201869U JPS62201869U (ja) | 1987-12-23 |
| JPH054049Y2 true JPH054049Y2 (ja) | 1993-02-01 |
Family
ID=30946697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8852686U Expired - Lifetime JPH054049Y2 (ja) | 1986-06-12 | 1986-06-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054049Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5060890B2 (ja) * | 2007-09-25 | 2012-10-31 | 新日本無線株式会社 | 半導体装置 |
-
1986
- 1986-06-12 JP JP8852686U patent/JPH054049Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62201869U (ja) | 1987-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4302726A (en) | Current sources | |
| US4445054A (en) | Full-wave rectifying circuit | |
| KR950005172B1 (ko) | 3-단자 연산증폭기 | |
| JPS6232714A (ja) | オフセツト電圧補正回路 | |
| US5804978A (en) | Circuit for feeding a Wheatstone Bridge with a rectangular waveform voltage | |
| JPH054049Y2 (ja) | ||
| JP2862296B2 (ja) | 電圧印加電流測定装置及び電流印加電圧測定装置 | |
| US4906915A (en) | Voltage to absolute value current converter | |
| JPS5926070B2 (ja) | 対数変換器 | |
| GB2073524A (en) | Class ab amplifying circuit | |
| JP3999303B2 (ja) | 電流検出装置 | |
| JPH0687529B2 (ja) | 電荷増幅器 | |
| JPH0524972Y2 (ja) | ||
| JPS59815Y2 (ja) | 電圧・電流変換回路 | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JPS6142239Y2 (ja) | ||
| JPS6114173Y2 (ja) | ||
| WO1979000295A1 (en) | Current sources | |
| JPS6118457Y2 (ja) | ||
| JPH0112414Y2 (ja) | ||
| JPS62266470A (ja) | ピ−ク値検出回路 | |
| JPS6047505A (ja) | 定電流回路 | |
| JPS587736Y2 (ja) | 帰還増幅回路 | |
| JPS6133710Y2 (ja) | ||
| JPH0637449Y2 (ja) | 基準電圧発生器 |