JPH0541376A - Formation of semiconductor interelement isolation - Google Patents
Formation of semiconductor interelement isolationInfo
- Publication number
- JPH0541376A JPH0541376A JP3222195A JP22219591A JPH0541376A JP H0541376 A JPH0541376 A JP H0541376A JP 3222195 A JP3222195 A JP 3222195A JP 22219591 A JP22219591 A JP 22219591A JP H0541376 A JPH0541376 A JP H0541376A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- element isolation
- substrate
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 半導体素子間分離を形成する際に、基板に加
わる応力を緩和して、基板に結晶欠陥を生じなくする。
【構成】 シリコン基板11上に酸化シリコン膜12と
多結晶シリコン膜13と窒化シリコン膜14とを積層状
態に成膜した後、各膜の一部分を除去することで、シリ
コン基板11の上面11aを露出した状態に、素子間分
離の形成空間15を設ける。その後素子間分離の形成空
間15における各膜の側壁17にサイドウォール18を
形成後、サイドウォール18とシリコン基板11の上層
とを酸化して、素子間分離領域19を形成する。
(57) [Abstract] [Purpose] When the isolation between semiconductor elements is formed, the stress applied to the substrate is relaxed so that crystal defects do not occur in the substrate. [Structure] After a silicon oxide film 12, a polycrystalline silicon film 13, and a silicon nitride film 14 are formed in a stacked state on a silicon substrate 11, a part of each film is removed to remove the upper surface 11a of the silicon substrate 11. In the exposed state, a formation space 15 for element isolation is provided. After that, a sidewall 18 is formed on the sidewall 17 of each film in the space 15 for forming the element isolation, and then the sidewall 18 and the upper layer of the silicon substrate 11 are oxidized to form an element isolation region 19.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体素子間分離の形
成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming isolation between semiconductor devices.
【0002】[0002]
【従来の技術】半導体素子間分離を形成するには、通常
LOCOS法やバーズビークの発生を抑制したいわゆる
改良LOCOS法によって形成されている。特に改良L
OCOS法は、バーズビークの発生を抑えることにより
素子間分離の幅を小さくすることができるので、高集積
化を必要とする半導体装置の素子間分離に用いられてい
る。2. Description of the Related Art In order to form isolation between semiconductor elements, it is usually formed by a LOCOS method or a so-called improved LOCOS method which suppresses the occurrence of bird's beaks. Especially improved L
Since the OCOS method can reduce the width of element isolation by suppressing the occurrence of bird's beak, it is used for element isolation of a semiconductor device that requires high integration.
【0003】次に改良LOCOS法を図3により説明す
る。図(1)に示す如く、例えば熱酸化法によって、シ
リコン基板31の上面に酸化シリコン膜32を成膜す
る。続いて化学的気相成長法によって、窒化シリコン膜
33を成膜する。次いで図(2)に示すように、窒化シ
リコン膜33と酸化シリコン膜32との一部分を、シリ
コン基板31の上面の一部31aが露出される状態に除
去して、素子間分離の形成空間34を設ける。続いて図
(3)に示す如く、素子間分離の形成空間34内と窒化
シリコン膜33の上面とに多結晶シリコン膜(以下po
ly−Siと記す)35を形成する。その後poly−
Si膜35の2点鎖線で示す部分をエッチバックして、
側壁36にサイドウォール37を形成する。その後図
(4)に示すように、サイドウォール37(2点鎖線で
示す部分)とシリコン基板31の上層の一部分(1点鎖
線で示す部分)とを酸化する、いわゆるフィールド酸化
を行って、素子間分離領域38を形成する。Next, the improved LOCOS method will be described with reference to FIG. As shown in FIG. 1A, a silicon oxide film 32 is formed on the upper surface of the silicon substrate 31 by, for example, a thermal oxidation method. Then, a silicon nitride film 33 is formed by a chemical vapor deposition method. Then, as shown in FIG. 2B, a part of the silicon nitride film 33 and the silicon oxide film 32 is removed so that a part 31a of the upper surface of the silicon substrate 31 is exposed, and a space 34 for forming an element isolation is formed. To provide. Subsequently, as shown in FIG. 3C, a polycrystalline silicon film (hereinafter referred to as po) is formed in the formation space 34 for element isolation and on the upper surface of the silicon nitride film 33.
35) is formed. Then poly-
Etch back the portion indicated by the chain double-dashed line of the Si film 35,
A sidewall 37 is formed on the sidewall 36. After that, as shown in FIG. 4D, so-called field oxidation is performed to oxidize the side wall 37 (portion indicated by a chain double-dashed line) and a part of the upper layer of the silicon substrate 31 (portion shown by a one-dot chain line), and the element The inter-separation region 38 is formed.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上記方
法によって素子間分離領域を形成した場合には、フィー
ルド酸化時に、窒化シリコン膜が酸化シリコン膜よりは
がされる。この原因としては、サイドウォールが酸化さ
れるときに、サイドウォールに引張応力が働く。この引
張応力は、サイドウォールの上部側に接している窒化シ
リコン膜を酸化シリコン膜よりはがそうとする応力とし
て作用する。このため窒化シリコン膜は酸化シリコン膜
よりはがされる。この結果、窒化シリコン膜がはがされ
るときに、酸化シリコン膜を介して基板に引張応力が加
わるので、基板に結晶欠陥が生じる。However, when the element isolation region is formed by the above method, the silicon nitride film is peeled off from the silicon oxide film during field oxidation. This is because tensile stress acts on the sidewall when the sidewall is oxidized. This tensile stress acts as a stress for peeling the silicon nitride film in contact with the upper side of the sidewall from the silicon oxide film. Therefore, the silicon nitride film is peeled off from the silicon oxide film. As a result, when the silicon nitride film is peeled off, tensile stress is applied to the substrate through the silicon oxide film, so that crystal defects occur in the substrate.
【0005】本発明は、結晶欠陥を発生しない半導体素
子間分離の形成方法を提供することを目的とする。It is an object of the present invention to provide a method for forming isolation between semiconductor devices which does not generate crystal defects.
【0006】[0006]
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体素子間分離の形成方法であ
る。すなわち、第1の工程で、シリコン基板上に酸化シ
リコン膜と多結晶シリコン膜と窒化シリコン膜とを積層
状態に成膜する。その後第2の工程で、上記各膜の一部
分を除去することで、シリコン基板の上面の一部分を露
出した状態に、素子間分離の形成空間を設ける。次いで
第3の工程で、素子間分離の形成空間における各膜の側
壁にサイドウォールを形成する。その後第4の工程で、
サイドウォールとシリコン基板の上層の一部分とを酸化
して、素子間分離の形成空間を埋める状態に素子間分離
領域を生成する。SUMMARY OF THE INVENTION The present invention is a method for forming isolation between semiconductor devices, which has been made to achieve the above object. That is, in the first step, a silicon oxide film, a polycrystalline silicon film, and a silicon nitride film are formed in a stacked state on a silicon substrate. Then, in a second step, a part of each of the films is removed to form a space for element isolation in a state where a part of the upper surface of the silicon substrate is exposed. Next, in a third step, sidewalls are formed on the side walls of each film in the space for forming the element isolation. Then in the fourth step,
The sidewall and a part of the upper layer of the silicon substrate are oxidized to form an element isolation region in a state of filling the formation space of the element isolation.
【0007】[0007]
【作用】上記半導体素子間分離の形成方法では、酸化シ
リコン膜と窒化シリコン膜との間に多結晶シリコン膜を
成膜したことにより、酸化によって素子間分離領域を生
成する際に、サイドウォールに発生する引張応力によっ
て窒化シリコン膜がはがされようとする。このとき、基
板に加わる応力を多結晶シリコン膜が緩和する。In the above-described method for forming the semiconductor element isolation, the polycrystalline silicon film is formed between the silicon oxide film and the silicon nitride film, so that when the element isolation region is generated by oxidation, the sidewall is formed. The generated tensile stress tends to peel off the silicon nitride film. At this time, the stress applied to the substrate is relaxed by the polycrystalline silicon film.
【0008】[0008]
【実施例】本発明の実施例を図1に示す工程図により説
明する。図に示すように、第1の工程で、熱酸化法によ
って、シリコン基板11の上層を酸化して、厚さが例え
ば10nm程度の酸化シリコン膜12を形成する。次い
で例えば化学的気相成長法によって、酸化シリコン膜1
2の上面に、多結晶シリコン(以下poly−Siと記
す)膜13を、例えば30nmないし40nmの厚さの
成膜する。続いて例えば低圧の化学的気相成長法によっ
て、poly−Si膜13の上面に窒化シリコン膜14
を例えば150nmの厚さに成膜する。EXAMPLE An example of the present invention will be described with reference to the process chart shown in FIG. As shown in the figure, in the first step, the upper layer of the silicon substrate 11 is oxidized by a thermal oxidation method to form a silicon oxide film 12 having a thickness of, for example, about 10 nm. Then, the silicon oxide film 1 is formed by, for example, a chemical vapor deposition method.
A polycrystalline silicon (hereinafter referred to as poly-Si) film 13 is formed on the upper surface of 2 to a thickness of, for example, 30 nm to 40 nm. Then, the silicon nitride film 14 is formed on the upper surface of the poly-Si film 13 by, for example, a low pressure chemical vapor deposition method.
Is formed to a thickness of 150 nm, for example.
【0009】次いで第2の工程で、通常のホトリソグラ
フィーとエッチングとによって、窒化シリコン膜14と
poly−Si膜13と酸化シリコン膜12との一部分
を除去して、シリコン基板11の一部分11aを露出す
る状態に、素子間分離の形成空間15を設ける。その後
ホトリソグラフィーで形成したエッチングマスク(図示
せず)を、例えばアッシャー処理により除去する。Then, in a second step, a portion of the silicon nitride film 14, the poly-Si film 13 and the silicon oxide film 12 is removed by ordinary photolithography and etching to expose a portion 11a of the silicon substrate 11. In this state, the space 15 for forming the element isolation is provided. After that, an etching mask (not shown) formed by photolithography is removed by, for example, an asher process.
【0010】続いて第3の工程で、例えば低圧の化学的
気相成長法によって、素子間分離の形成空間15内と窒
化シリコン膜14の上面とに多結晶シリコンよりなるサ
イドウォール形成膜16を、例えば100nm程度の厚
さに形成する。その後エッチバックによって、サイドウ
ォール形成膜16の2点鎖線で示す部分を除去し、窒化
シリコン膜14とpoly−Si膜13と酸化シリコン
膜12との側壁17にサイドウォール18を形成する。Then, in a third step, a sidewall forming film 16 made of polycrystalline silicon is formed in the formation space 15 for element isolation and on the upper surface of the silicon nitride film 14 by, for example, low pressure chemical vapor deposition. For example, it is formed to have a thickness of about 100 nm. After that, by etching back, the portion indicated by the chain double-dashed line of the side wall forming film 16 is removed, and the side wall 18 is formed on the side wall 17 of the silicon nitride film 14, the poly-Si film 13, and the silicon oxide film 12.
【0011】その後第4の工程で、熱酸化法によって、
サイドウォール18(2点鎖線で示す部分)とシリコン
基板11の上層の一部分(1点鎖線で示す部分)とを酸
化して、素子間分離領域19を形成する。Then, in the fourth step, by the thermal oxidation method,
The side wall 18 (the part indicated by the two-dot chain line) and a part of the upper layer of the silicon substrate 11 (the part indicated by the one-dot chain line) are oxidized to form the element isolation region 19.
【0012】上記の如くに、酸化シリコン膜12と窒化
シリコン膜14との間にpoly−Si膜13を成膜し
たので、第4の工程における熱酸化時には、poly−
Si膜13が窒化シリコン膜14に発生する応力を緩和
して、この応力をシリコン基板11に伝えにくくする。
したがって、窒化シリコン膜14に発生した応力によっ
て、シリコン基板11には結晶欠陥が生じない。As described above, since the poly-Si film 13 is formed between the silicon oxide film 12 and the silicon nitride film 14, the poly-Si film 13 is formed during the thermal oxidation in the fourth step.
The Si film 13 relaxes the stress generated in the silicon nitride film 14 and makes it difficult to transmit this stress to the silicon substrate 11.
Therefore, crystal defects do not occur in the silicon substrate 11 due to the stress generated in the silicon nitride film 14.
【0013】上記方法において、素子間分離領域19を
さらに深く形成して、素子間分離性能を高める方法を図
2により説明する。図2の(1)に示すように、前記図
1で説明した第3の工程のサイドウォール18を形成す
るためのエッチバック時に、例えば反応性イオンエッチ
ングでオーバエッチングして、シリコン基板11の上層
(2点鎖線で示す部分)を除去する。このように、シリ
コン基板11の上層を除去した場合には、図2の(2)
に示すように、前記図1で説明した第4の工程での熱酸
化時に、素子間分離領域19は前記図1で説明した場合
よりも深く形成される。このため、素子間分離性能はさ
らに向上する。A method of forming the element isolation region 19 deeper in the above method to enhance the element isolation performance will be described with reference to FIG. As shown in (1) of FIG. 2, the upper layer of the silicon substrate 11 is overetched by, for example, reactive ion etching at the time of etch back for forming the sidewall 18 in the third step described in FIG. (The portion indicated by the chain double-dashed line) is removed. In this way, when the upper layer of the silicon substrate 11 is removed, (2) in FIG.
As shown in FIG. 1, the element isolation region 19 is formed deeper than in the case described in FIG. 1 during the thermal oxidation in the fourth step described in FIG. Therefore, the isolation performance between elements is further improved.
【0014】[0014]
【発明の効果】以上、説明したように本発明によれば、
酸化シリコン膜と窒化シリコン膜との間に多結晶シリコ
ン膜を形成した。このため第4の工程で、窒化シリコン
膜がはがされようとするときに、多結晶シリコン膜によ
って基板に加わる応力が緩和されるので、基板に結晶欠
陥が生じなくなる。As described above, according to the present invention,
A polycrystalline silicon film was formed between the silicon oxide film and the silicon nitride film. Therefore, in the fourth step, the stress applied to the substrate is relaxed by the polycrystalline silicon film when the silicon nitride film is about to be peeled off, so that no crystal defect occurs in the substrate.
【図1】実施例の形成工程図である。FIG. 1 is a process drawing of an example.
【図2】別の実施例の形成工程図である。FIG. 2 is a process drawing of another embodiment.
【図3】従来例の形成工程図である。FIG. 3 is a diagram illustrating a forming process of a conventional example.
11 シリコン基板 12 酸化シリコン膜 13 多結晶シリコン(poly−Si)膜 14 窒化シリコン膜 15 素子間分離の形成空間 17 側壁 18 サイドウォール 19 素子間分離領域 11 Silicon Substrate 12 Silicon Oxide Film 13 Polycrystalline Silicon (Poly-Si) Film 14 Silicon Nitride Film 15 Space for Element Isolation 17 Sidewall 18 Sidewall 19 Element Isolation Region
Claims (1)
晶シリコン膜と窒化シリコン膜とを積層状態に成膜する
第1の工程と、 前記窒化シリコン膜と前記多結晶シリコン膜と前記酸化
シリコン膜との一部分を除去することで、前記シリコン
基板の上面の一部分を露出した状態に、素子間分離の形
成空間を設ける第2の工程と、 前記素子間分離の形成空間における前記各膜の側壁にサ
イドウォールを形成する第3の工程と、 前記サイドウォールと前記シリコン基板の上層の一部分
とを酸化して、前記素子間分離の形成空間を埋める状態
に素子間分離領域を生成する第4の工程とによりなるこ
とを特徴とする半導体素子間分離の形成方法。1. A first step of depositing a silicon oxide film, a polycrystalline silicon film, and a silicon nitride film on a silicon substrate in a stacked state, the silicon nitride film, the polycrystalline silicon film, and the silicon oxide film. And a part of the upper surface of the silicon substrate is exposed to form a formation space for element isolation, and a side wall of each film in the element isolation formation space. Third step of forming a side wall and fourth step of oxidizing the side wall and a part of the upper layer of the silicon substrate to form an element isolation region in a state of filling the formation space of the element isolation. A method for forming an isolation between semiconductor elements, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3222195A JPH0541376A (en) | 1991-08-06 | 1991-08-06 | Formation of semiconductor interelement isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3222195A JPH0541376A (en) | 1991-08-06 | 1991-08-06 | Formation of semiconductor interelement isolation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541376A true JPH0541376A (en) | 1993-02-19 |
Family
ID=16778639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3222195A Pending JPH0541376A (en) | 1991-08-06 | 1991-08-06 | Formation of semiconductor interelement isolation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541376A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053411A (en) * | 1995-12-22 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
-
1991
- 1991-08-06 JP JP3222195A patent/JPH0541376A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053411A (en) * | 1995-12-22 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPS6174350A (en) | Manufacture of semiconductor device | |
| JPH0541376A (en) | Formation of semiconductor interelement isolation | |
| JPH07211710A (en) | Method for forming element isolation film of semiconductor device | |
| JPH1070117A (en) | Field oxide film formation method | |
| JPH11340315A (en) | Manufacture of semiconductor device | |
| JPH06163528A (en) | Fabrication of semiconductor device | |
| JPH06224187A (en) | Method of forming LOCOS oxide film | |
| JPH0744214B2 (en) | Method for manufacturing semiconductor device | |
| JPS63204746A (en) | Manufacture of semiconductor device | |
| JP2001044168A (en) | Manufacture of semiconductor device | |
| JPH1070186A (en) | Method for forming element isolation film of semiconductor device | |
| JPH0258778B2 (en) | ||
| JPH0338733B2 (en) | ||
| JPH07254594A (en) | Method for manufacturing semiconductor device | |
| JPS63152155A (en) | Manufacturing method of semiconductor device | |
| JPH06163531A (en) | Formation of element isolation region in semiconductor | |
| KR940009578B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0737873A (en) | Method for forming element isolation region of semiconductor device | |
| JPH1167752A (en) | Method for manufacturing semiconductor device | |
| JPH02132830A (en) | Selective oxidation | |
| JPH06333921A (en) | Manufacture of semiconductor device | |
| JPH07153753A (en) | Manufacture of semiconductor device | |
| JPS607146A (en) | Manufacture of semiconductor device | |
| JPH0582514A (en) | Method for manufacturing semiconductor device |