JPH0541388A - Hetero bipolar transistor - Google Patents
Hetero bipolar transistorInfo
- Publication number
- JPH0541388A JPH0541388A JP3219228A JP21922891A JPH0541388A JP H0541388 A JPH0541388 A JP H0541388A JP 3219228 A JP3219228 A JP 3219228A JP 21922891 A JP21922891 A JP 21922891A JP H0541388 A JPH0541388 A JP H0541388A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- conductivity type
- collector layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 高コレクタ電流注入時での衝突電離による雪
崩降伏現象を抑制するコレクタ層を形成し、耐圧特性の
優れたヘテロバイポーラトランジスタを提供することを
目的とする。
【構成】 第一の導電型のエミッタ層1、該エミッタ層
1よりもバンドギャップの小さな第二の導電型のベース
層2、及び第一の導電型の第一のコレクタ層4と第二の
コレクタ層3からなるヘテロバイポーラトランジスタに
おいて、前記第二のコレクタ層3に105A/cm2以上
のコレクタ電流注入時の空間電荷を補償する濃度分布で
第一の導電型を示す不純物が添加されていることを特徴
とする。
(57) [Summary] (Modified) [Purpose] The purpose of the present invention is to provide a hetero-bipolar transistor with excellent withstand voltage characteristics by forming a collector layer that suppresses avalanche breakdown due to impact ionization during high collector current injection. To do. A first conductivity type emitter layer 1, a second conductivity type base layer 2 having a band gap smaller than that of the emitter layer 1, a first conductivity type first collector layer 4 and a second conductivity type base layer 2. In the hetero-bipolar transistor including the collector layer 3, an impurity exhibiting the first conductivity type is added to the second collector layer 3 at a concentration distribution that compensates for space charges at the time of injecting a collector current of 10 5 A / cm 2 or more. It is characterized by
Description
【0001】[0001]
【産業上の利用分野】本発明は高速動作に適した化合物
半導体ヘテロバイポーラトランジスタ(以下HBTとす
る)の構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a compound semiconductor heterobipolar transistor (hereinafter referred to as HBT) suitable for high speed operation.
【0002】[0002]
【従来の技術】従来のHBT構造及び不純物分布は、図
7、図8に示すようにベース層6と第一の導電型のコレ
クタ層8との間に不純物濃度の低い第一の導電型ないし
は非導電型の第2のコレクタ層7を有しており、不純物
濃度、層厚あるいはバイアス状態によってコレクタ層の
空乏層厚が決定される。2. Description of the Related Art As shown in FIGS. 7 and 8, a conventional HBT structure and an impurity distribution have a first conductivity type or a first conductivity type having a low impurity concentration between a base layer 6 and a collector layer 8 of the first conductivity type. It has a non-conductive second collector layer 7, and the depletion layer thickness of the collector layer is determined by the impurity concentration, the layer thickness or the bias state.
【0003】高コレクタ電流を注入したときの一つの問
題は、第二のコレクタ層7に空間電荷が蓄積され、これ
による静電エネルギによって図9に示すようなコレクタ
のバンド曲りが生じ、コレクタ後端での電界強度の増加
を引き起こすことである。HBTのコレクタ耐圧を決定
する機構の一つに高エネルギ状態に加速された電子(正
孔)による価電子帯中の正孔(伝導帯中の電子)の衝突
電離が挙げられるが、これはコレクタ内での局所的電界
強度に強く依存し、一般に、衝突電離の頻度を表すイオ
ン化率はこの電界強度の増加に対して指数関数的な増加
を示す。したがって、前述した空間電荷によるコレクタ
後端での電界集中効果は、衝突電離による雪崩降伏を助
長することになり、HBTの耐圧特性の劣化が生じる。
このような問題は105A/cm2以上のコレクタ電流注入
時に顕著となる。One problem when injecting a high collector current is that space charges are accumulated in the second collector layer 7, and electrostatic energy caused by this causes band bending of the collector as shown in FIG. This is to cause an increase in electric field strength at the edges. One of the mechanisms that determines the collector breakdown voltage of the HBT is impact ionization of holes (electrons in the conduction band) in the valence band due to electrons (holes) accelerated to a high energy state. The ionization rate, which strongly depends on the local electric field strength in the inside, and which generally indicates the frequency of impact ionization, shows an exponential increase with respect to this increase in the electric field strength. Therefore, the electric field concentration effect at the rear end of the collector due to the space charge promotes avalanche breakdown due to impact ionization, and the withstand voltage characteristic of the HBT deteriorates.
Such a problem becomes remarkable when a collector current of 10 5 A / cm 2 or more is injected.
【0004】以上をまとめると、従来の低不純物濃度を
もつコレクタ層のHBT構造への適用は、高コレクタ電
流注入時における衝突電離の抑制を意図していないとい
える。In summary, it can be said that the conventional application of the collector layer having a low impurity concentration to the HBT structure is not intended to suppress the impact ionization at the time of injecting a high collector current.
【0005】[0005]
【発明が解決しようとする課題】本発明は、以上に述べ
たような高コレクタ電流注入時での衝突電離による雪崩
降伏現象を抑制するコレクタ層を形成し、耐圧特性の優
れたヘテロバイポーラトランジスタを提供することを目
的とする。SUMMARY OF THE INVENTION The present invention provides a hetero-bipolar transistor having excellent withstand voltage characteristics by forming a collector layer for suppressing the avalanche breakdown phenomenon due to impact ionization at the time of high collector current injection as described above. The purpose is to provide.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するため
の本発明は、第一の導電型のエミッタ層、該エミッタ層
よりもバンドギャップの小さな第二の導電型のベース
層、及び第一の導電型の第一のコレクタ層と第二のコレ
クタ層からなるヘテロバイポーラトランジスタにおい
て、前記第二のコレクタ層に105A/cm2以上のコレ
クタ電流注入時の空間電荷を補償する濃度分布で第一の
導電型を示す不純物が添加されていることを特徴とする
ヘテロバイポーラトランジスタに存在する。SUMMARY OF THE INVENTION To achieve the above object, the present invention provides a first conductivity type emitter layer, a second conductivity type base layer having a bandgap smaller than that of the emitter layer, and a first conductivity type emitter layer. In a hetero-bipolar transistor consisting of a first collector layer and a second collector layer of conductivity type, the concentration distribution for compensating the space charge at the time of injecting a collector current of 10 5 A / cm 2 or more into the second collector layer is It exists in a hetero bipolar transistor characterized by being doped with an impurity exhibiting the first conductivity type.
【0007】[0007]
【作用】例えば、HBT構造がNpn型(Pnp型)の
場合には、コレクタ層での空間電荷は電子(正孔)で形
成されることになるので、ドナー(アクセプタ)を添加
することになる。図1、図2は本発明の概念を示すHB
T構造の一例であり、Npn型HBTを示す。一般に電
子速度が低下する第二のコレクタ層3の後半分に空間電
荷が蓄積されることから、後半分に集中してドナーを添
加した構造となっており、図3に示すように高コレクタ
電流注入時においてもコレクタのバンド曲りが生じにく
いように設計されている。For example, when the HBT structure is an Npn type (Pnp type), space charges in the collector layer are formed by electrons (holes), and therefore a donor (acceptor) is added. .. 1 and 2 are HBs showing the concept of the present invention.
It is an example of a T structure and shows an Npn type HBT. In general, since space charges are accumulated in the rear half of the second collector layer 3 where the electron velocity decreases, the structure is such that the donor is concentrated in the rear half, and as shown in FIG. It is designed to prevent the band bending of the collector even during injection.
【0008】結局、本発明では、第二のコレクタ層3に
不純物を意図的にあらかじめ決められた濃度分布にした
がって添加させているため、第二のコレクタ層3での空
間電荷を電気的に補償し、衝突電離を助長させるバンド
曲りによる電界集中効果を解消させることができる。After all, according to the present invention, since the impurities are intentionally added to the second collector layer 3 according to a predetermined concentration distribution, the space charge in the second collector layer 3 is electrically compensated. However, it is possible to eliminate the electric field concentration effect due to band bending that promotes impact ionization.
【0009】なお、実施例で具体的な数値例を述べる
が、本発明では、一般に第二のコレクタ層3に添加すべ
き不純物濃度は小さく、通常のHBTの動作バイアス時
には第二のコレクタ層は従来構造と同様に空乏化され
る。In the present invention, specific numerical examples will be described. Generally, in the present invention, the concentration of impurities to be added to the second collector layer 3 is low, and the second collector layer is not formed during the normal operation bias of the HBT. It is depleted as in the conventional structure.
【0010】[0010]
【実施例】以下に実施例をあげて本発明を詳細に説明す
る。EXAMPLES The present invention will be described in detail below with reference to examples.
【0011】図1においてエミッタ層1にインジウム燐
(以下InPとする)、ベース層2、第一のコレクタ層
4、及び第二のコレクタ層3にインジウムガリウム砒素
(以下InGaAsとする)を用いたNpn型HBT構造
を例にとって説明する。第二のコレクタ層3での空間電
荷分布は、第二のコレクタ層3内での電流分布が一定で
あるという電流連続条件より次の式で求められる。In FIG. 1, indium phosphorus (hereinafter referred to as InP) is used for the emitter layer 1, and indium gallium arsenide (hereinafter referred to as InGaAs) is used for the base layer 2, the first collector layer 4, and the second collector layer 3. An Npn type HBT structure will be described as an example. The space charge distribution in the second collector layer 3 is obtained by the following formula based on the current continuation condition that the current distribution in the second collector layer 3 is constant.
【0012】n=JC/(qv) ここで、JCはコレクタ電流密度、qは電荷そしてvは
電子速度を表している。したがって第二のコレクタ層3
での電荷分布によって一義的に決定されることになる。
ベース層2から第二のコレクタ層3へと注入される電子
は、ベース、コレクタ間に印加されている逆方向電圧に
よって加速され、電子速度は飽和速度を上回る。これは
一般に速度オーバーシュート効果と呼ばれている。しか
しながら、格子散乱などにより運動エネルギーが緩和さ
れ始めると電子速度は減少してゆき、その結果飽和速度
に近付いてゆくことになる。図4は以上の様子を示した
ものである。ここでは図4の速度分布を精密に求めず
に、図5に示すように速度分布を近似して現象論的に考
えることにする。図5に示すオーバーシュート速度
VO、飽和速度VS、速度オーバーシュート領域WOはベ
ース、コレクタ間電圧やコレクタ層厚WCに依存するパ
ラメータであるが、ここではVO、VSを各々5×1
07、1×107cm/sと仮定する。厳密な電子速度分布
を知りたい場合にはモンテカルロシュミレーションなど
による数値解析を用いる必要がある。上記の仮定では、
例えば、JC=105A/cm2のときの空間電荷分布は前
述した式により以下のように決まる。N = J C / (qv) where J C is the collector current density, q is the charge, and v is the electron velocity. Therefore, the second collector layer 3
Will be uniquely determined by the charge distribution at.
The electrons injected from the base layer 2 into the second collector layer 3 are accelerated by the reverse voltage applied between the base and the collector, and the electron velocity exceeds the saturation velocity. This is generally called the velocity overshoot effect. However, when the kinetic energy begins to relax due to lattice scattering and the like, the electron velocity decreases, and as a result, approaches the saturation velocity. FIG. 4 shows the above situation. Here, the velocity distribution of FIG. 4 is not precisely obtained, but the velocity distribution is approximated as shown in FIG. 5 and considered phenomenologically. The overshoot speed V O , the saturation speed V S , and the speed overshoot region W O shown in FIG. 5 are parameters depending on the base-collector voltage and the collector layer thickness W C , but here, V O and V S are respectively 5 x 1
It is assumed that it is 0 7 , 1 × 10 7 cm / s. In order to know the exact electron velocity distribution, it is necessary to use numerical analysis such as Monte Carlo simulation. Given the above assumptions,
For example, the space charge distribution when J C = 10 5 A / cm 2 is determined by the above equation as follows.
【0013】 n=1.3×1016cm-3(0<W<WO) =6.5×1016cm-3(WO<W<WC) したがって、空間電荷補償の為にはSi等のドーナーイ
オンを上式の分布にしたがって第二のコレクタ層3に添
加すればよい。このとき第二のコレクタ層厚が3000
Å程度であれば、一般の動作バイアス状態において第二
のコレクタ層3は完全に空乏化されているので、空乏層
厚減少によるコレクタ電界の増加は考えなくともよい。[0013] n = 1.3 × 10 16 cm -3 (0 <W <W O) = 6.5 × 10 16 cm -3 (W O <W <W C) Therefore, for the space-charge compensation Donor ions such as Si may be added to the second collector layer 3 according to the distribution of the above formula. At this time, the second collector layer thickness is 3000
If it is about Å, the second collector layer 3 is completely depleted in a general operating bias state, so that it is not necessary to consider the increase of the collector electric field due to the reduction of the depletion layer thickness.
【0014】図6はWOを1500Å、WCを3000Å
として作製した本発明によるHBT構造と従来HBT構
造との高コレクタ電流領域での衝突電離の頻度を比較し
たもので、衝突イオン化によるコレクタ電流増加率のコ
レクタ注入電流密度依存性を示す。ここでコレクタ電流
増加率とはベースからコレクタへと注入された電流を1
としたときの衝突電離による電流増加分を示している。
ここではベース、コレクタ間バイアスを1.5Vとして
いる。従来構造ではコレクタ注入電流の増加にともない
衝突電離によるコレクタ電流の増加が顕緒に認められる
のに対して、本発明による構造では比較的コレクタ注入
電流に対する依存性が認められないことが分かる。ここ
では、図5に示す近似的電子速度分布を用いてコレクタ
層の設計を行なったが、モンテカルロシュミレーション
などによる精密な速度分布を求め最適なドナー添加分布
を達成することによって、さらに高コレクタ電流注入時
でのコレクタ耐圧の改善が達成できる。FIG. 6 shows that W O is 1500 Å and W C is 3000 Å
The frequency of impact ionization in the high collector current region is compared between the HBT structure according to the present invention and the conventional HBT structure manufactured as above, and the collector injection current density dependency of the collector current increase rate due to impact ionization is shown. Here, the collector current increase rate is 1 which is the current injected from the base to the collector.
Shows the increase in current due to impact ionization.
Here, the bias between the base and the collector is set to 1.5V. It can be seen that in the conventional structure, an increase in collector current due to impact ionization is clearly observed with an increase in collector injection current, whereas in the structure according to the present invention, dependence on the collector injection current is relatively small. Here, the collector layer was designed using the approximate electron velocity distribution shown in FIG. 5, but by obtaining a precise velocity distribution by Monte Carlo simulation or the like and achieving an optimum donor addition distribution, a higher collector current injection can be achieved. It is possible to improve the collector breakdown voltage depending on the time.
【0015】なお、本実施例ではInGaAsコレクタを
例にとって本発明の効果を示したが、他の材料について
も同様な効果があることはいうまでもない。In this embodiment, the effect of the present invention has been shown by taking the InGaAs collector as an example, but it goes without saying that other materials also have similar effects.
【0016】[0016]
【発明の効果】本発明により、即ち、高コレクタ電流注
入時での衝突電離による雪崩降伏現象を抑制するコレク
タ層を形成することにより、コレクタ耐圧の高いヘテロ
バイポーラトランジスタを提供することが可能となる。According to the present invention, that is, by forming a collector layer that suppresses avalanche breakdown due to impact ionization during high collector current injection, it is possible to provide a hetero-bipolar transistor having a high collector breakdown voltage. ..
【図1】本発明の概念を示すHBT構造図。FIG. 1 is an HBT structure diagram showing the concept of the present invention.
【図2】本発明によるHBT構造の不純物分布の一例を
示す概念図(Npn型HBT)。FIG. 2 is a conceptual diagram (Npn-type HBT) showing an example of the impurity distribution of the HBT structure according to the present invention.
【図3】本発明によるHBTの高、低コレクタ電流動作
時でのバンド構造を示す概念図。FIG. 3 is a conceptual diagram showing a band structure of the HBT according to the present invention during high and low collector current operation.
【図4】第二のコレクタ層内電子速度分布を示すグラ
フ。FIG. 4 is a graph showing an electron velocity distribution in the second collector layer.
【図5】第二のコレクタ層内電子速度分布(図4)の近
似例を示すグラフ。FIG. 5 is a graph showing an approximate example of an electron velocity distribution in the second collector layer (FIG. 4).
【図6】コレクタ注入電流密度に対するコレクタ電流増
加率を示すグラフ。FIG. 6 is a graph showing a collector current increase rate with respect to a collector injection current density.
【図7】従来のHBT構造を示す概念図。FIG. 7 is a conceptual diagram showing a conventional HBT structure.
【図8】従来のHBT構造の不純物分布の一例を示す概
念図(Npn型HBT)。FIG. 8 is a conceptual diagram (Npn-type HBT) showing an example of an impurity distribution of a conventional HBT structure.
【図9】従来のHBTのの高、低コレクタ電流動作時で
のバンド構造を示す概念図。FIG. 9 is a conceptual diagram showing a band structure of a conventional HBT during high and low collector current operation.
1 第一の導電型のエミッタ層、 2 第二の導電型のベース層、 3 第一の導電型を示す不純物があらかじめ決められた
濃度分布に添加された第二のコレクタ層、 4 第一の導電型の第一のコレクタ層、 5 第一の導電型のエミッタ層、 6 第二の導電型のベース層、 7 不純物濃度の低い第一の導電型の第二のコレクタ
層、 8 第一の導電型の第一のコレクタ層。1 emitter layer of the first conductivity type, 2 base layer of the second conductivity type, 3 second collector layer in which an impurity exhibiting the first conductivity type is added to a predetermined concentration distribution, 4 first Conductivity type first collector layer, 5 first conductivity type emitter layer, 6 second conductivity type base layer, 7 first conductivity type second collector layer with low impurity concentration, 8 first A conductive first collector layer.
Claims (1)
よりもバンドギャップの小さな第二の導電型のベース
層、及び第一の導電型の第一のコレクタ層と第二のコレ
クタ層からなるヘテロバイポーラトランジスタにおい
て、前記第二のコレクタ層に105A/cm2以上のコレ
クタ電流注入時の空間電荷を補償する濃度分布で第一の
導電型を示す不純物が添加されていることを特徴とする
ヘテロバイポーラトランジスタ。1. An emitter layer of a first conductivity type, a base layer of a second conductivity type having a bandgap smaller than that of the emitter layer, and a first collector layer and a second collector layer of the first conductivity type. In the hetero-bipolar transistor, the impurity of the first conductivity type is added to the second collector layer at a concentration distribution of 10 5 A / cm 2 or more for compensating the space charge at the time of injecting the collector current. Characteristic hetero-bipolar transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219228A JPH0541388A (en) | 1991-08-05 | 1991-08-05 | Hetero bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219228A JPH0541388A (en) | 1991-08-05 | 1991-08-05 | Hetero bipolar transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541388A true JPH0541388A (en) | 1993-02-19 |
Family
ID=16732211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3219228A Pending JPH0541388A (en) | 1991-08-05 | 1991-08-05 | Hetero bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541388A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903387B2 (en) | 2002-12-26 | 2005-06-07 | Sony Corporation | Semiconductor device |
| EP1553634A1 (en) * | 2004-01-07 | 2005-07-13 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| JP2006303222A (en) * | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | Heterojunction bipolar transistor and amplifier having the same |
| WO2022079974A1 (en) | 2020-10-14 | 2022-04-21 | Jfeスチール株式会社 | Defect grinding system, defect grinding method, and steel product manufacturing method employing same |
-
1991
- 1991-08-05 JP JP3219228A patent/JPH0541388A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903387B2 (en) | 2002-12-26 | 2005-06-07 | Sony Corporation | Semiconductor device |
| EP1553634A1 (en) * | 2004-01-07 | 2005-07-13 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| US7091528B2 (en) | 2004-01-07 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| CN100391006C (en) * | 2004-01-07 | 2008-05-28 | 松下电器产业株式会社 | Semiconductor device |
| JP2006303222A (en) * | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | Heterojunction bipolar transistor and amplifier having the same |
| WO2022079974A1 (en) | 2020-10-14 | 2022-04-21 | Jfeスチール株式会社 | Defect grinding system, defect grinding method, and steel product manufacturing method employing same |
| KR20230051579A (en) | 2020-10-14 | 2023-04-18 | 제이에프이 스틸 가부시키가이샤 | Defect grinding system, defect grinding method and manufacturing method of steel products using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kurishima et al. | Fabrication and characterization of high-performance InP/InGaAs double-heterojunction bipolar transistors | |
| JP3573737B2 (en) | Heterojunction bipolar transistor and semiconductor integrated circuit | |
| US20100314665A1 (en) | Hetero-junction bipolar transistor | |
| US6563145B1 (en) | Methods and apparatus for a composite collector double heterojunction bipolar transistor | |
| US6936871B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| KR100570910B1 (en) | Silicon Germanium Heterostructure Bipolar Transistors with Indium-doped Base | |
| EP0278386B1 (en) | Heterojunction bipolar transistor | |
| US6147371A (en) | Bipolar transistor and manufacturing method for same | |
| US6806513B2 (en) | Heterojunction bipolar transistor having wide bandgap material in collector | |
| JP2007318159A (en) | Bipolar transistor and manufacturing method thereof | |
| JPH0541388A (en) | Hetero bipolar transistor | |
| Chen et al. | High current gain, low offset voltage heterostructure emitter bipolar transistors | |
| Jalali et al. | Influence of base thickness on collector breakdown in abrupt AlInAs/InGaAs heterostructure bipolar transistors | |
| EP2779241A1 (en) | Bipolar transistor with lowered 1/F noise | |
| KURISHIMA et al. | Growth, design and performance of InP-based heterostructure bipolar transistors | |
| Taylor et al. | Demonstration of a p-channel GaAs/AlGaAs BICFET | |
| JP2001515278A (en) | Bipolar power transistor and its manufacturing method | |
| Cheng et al. | Influence of the-doping sheet and setback layer on the performance of an InGaP/GaAs heterojunction bipolar transistor | |
| US20190333999A1 (en) | Semiconductor apparatus | |
| Wang et al. | AlGaAs/GaAs heterojunction bipolar transistor with a two‐dimensional electron gas emitter | |
| Pavlidis | Reliability characteristics of GaAs and InP-based heterojunction bipolar transistors | |
| Yu et al. | The effect of current suppression in the pn− n+ diode of integrated injection logic | |
| Liu | Heterostructure bipolar transistors | |
| KR100198455B1 (en) | Heterojunction bipolar transistor with improved negative resistance output characteristics | |
| Chen et al. | Characteristics of InGaP/GaAs delta-doped heterojunction bipolar transistor |