JPH0542022B2 - - Google Patents

Info

Publication number
JPH0542022B2
JPH0542022B2 JP62084241A JP8424187A JPH0542022B2 JP H0542022 B2 JPH0542022 B2 JP H0542022B2 JP 62084241 A JP62084241 A JP 62084241A JP 8424187 A JP8424187 A JP 8424187A JP H0542022 B2 JPH0542022 B2 JP H0542022B2
Authority
JP
Japan
Prior art keywords
transmission data
communication line
transmission
stored
area number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62084241A
Other languages
Japanese (ja)
Other versions
JPS63249248A (en
Inventor
Takashi Hatano
Takayuki Moryama
Yoshio Morita
Minoru Nakahara
Kazuo Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Communication Systems Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Communication Systems Ltd filed Critical Fujitsu Ltd
Priority to JP62084241A priority Critical patent/JPS63249248A/en
Publication of JPS63249248A publication Critical patent/JPS63249248A/en
Publication of JPH0542022B2 publication Critical patent/JPH0542022B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】 〔概要〕 収容各通信回線への送信データを格納する送信
データバツフアと、送信データバツフアから送信
データを順次読出して各通信回線に送信する送信
装置とを具備するデータ送信システムにおいて、
次に送信データを格納すべき送信データバツフア
内の領域を示す領域番号を通信回線毎に記憶し、
領域番号を各通信回線に共通に設けた計数回路に
より歩進させることにより、経済性を向上する。
[Detailed Description of the Invention] [Summary] In a data transmission system comprising a transmission data buffer that stores transmission data to each accommodated communication line, and a transmission device that sequentially reads transmission data from the transmission data buffer and transmits it to each communication line. ,
Next, an area number indicating the area in the transmission data buffer where the transmission data should be stored is stored for each communication line,
Economical efficiency is improved by incrementing the area number by a counting circuit provided commonly to each communication line.

〔産業上の利用分野〕[Industrial application field]

本発明は、送信データバツフアに記憶される送
信データを順次読出し、複数の通信回路に送信す
るデータの送信システムにおいて、送信データバ
ツフアに対して送信データを格納する領域を経済
的に指定可能とするアドレス管理方式に関する。
The present invention provides address management that makes it possible to economically specify an area for storing transmission data in a transmission data buffer in a data transmission system in which transmission data stored in a transmission data buffer is sequentially read out and transmitted to a plurality of communication circuits. Regarding the method.

〔従来の技術〕[Conventional technology]

第7図は従来あるアドレス管理方式の一例を示
す図であり、第8図は第7図における送信データ
バツフアの一例を示す図であり、第9図は第7図
における回線メモリの一例を示す図であり、第1
0図は第7図における送信要求バツフアの一例を
示す図である。
7 is a diagram showing an example of a conventional address management system, FIG. 8 is a diagram showing an example of the transmission data buffer in FIG. 7, and FIG. 9 is a diagram showing an example of the line memory in FIG. 7. and the first
FIG. 0 is a diagram showing an example of the transmission request buffer in FIG.

第7図乃至第10図において、送信データバツ
フア(SDB)1には、本データ送信システムに
収容される16回線の通信回線4に送出すべき送信
データd00乃至d153を格納する領域(以後面11
と称する)が、各通信回線4毎にそれぞれ4面宛
設けられている。
7 to 10, the transmission data buffer (SDB) 1 has an area (hereinafter referred to as surface 11
) are provided for each of the four sides of each communication line 4.

送信多重処理装置(SND)2は、所定周期で
歩進するチヤネル計数回路(CHC)6から出力
されるチヤネル番号iと、内蔵する読出面計数回
路(CNT)21により歩進され、回線メモリ
(LM)5内に格納される読出面番号jriとにより
指定される送信データバツフア1内の面11か
ら、送信データdijを並列形式で抽出して一旦回
線メモリ5に格納し、分離装置(DMX)3がチ
ヤネル計数回路6から供給されるチヤネル番号i
により接続する通信回線4に、直列形式で送出す
る。
The transmission multiplexing device (SND) 2 is incremented by the channel number i output from the channel counting circuit (CHC) 6 which increments at a predetermined period and by the built-in readout surface counting circuit (CNT) 21, and stores the line memory ( The transmission data dij is extracted in parallel form from the surface 11 in the transmission data buffer 1 specified by the readout surface number jri stored in the LM) 5, and is temporarily stored in the line memory 5, and then sent to the separation device (DMX) 3. is the channel number i supplied from the channel counting circuit 6
The data is transmitted in serial format to the communication line 4 connected by the .

また送信多重処理装置2は、送信データバツフ
ア1から送信データdijを抽出し、対応する通信
回線4に送出すると、次に図示されぬ処理装置か
ら送信データバツフア1に送信データdijを補充
させる為に、送信要求バツフア(RQB)7に書
込要求信号weを入力する。
Further, the transmission multiplexing device 2 extracts the transmission data dij from the transmission data buffer 1 and sends it to the corresponding communication line 4, and then the transmission multiplexing device 2 extracts the transmission data dij from the transmission data buffer 1 and sends it to the corresponding communication line 4. A write request signal we is input to the request buffer (RQB) 7.

書込要求信号weを受信した送信要求バツフア
7は、チヤネル計数回路6から入力されるチヤネ
ル番号iを格納する。
The transmission request buffer 7 that has received the write request signal we stores the channel number i input from the channel counting circuit 6.

一方図示されぬ処理装置は、送信要求バツフア
7に対して読出要求信号reを入力し、送信要求バ
ツフア7に格納されているチヤネル番号iを先着
順に抽出し、前記処理装置に読込むと共に、送信
データバツフア1、デコーダ(DCR)8および
セレクタ(SEL)10にも伝達する。
On the other hand, a processing device (not shown) inputs a read request signal re to the transmission request buffer 7, extracts the channel number i stored in the transmission request buffer 7 on a first-come-first-served basis, reads it into the processing device, and transmits the data. It is also transmitted to the data buffer 1, decoder (DCR) 8 and selector (SEL) 10.

前記処理装置は、送信要求バツフア7から抽出
したチヤネル番号iにより指定される通信回線4
に送信すべき送信データdijを、書込要求信号we
と共に送信データバツフア1に入力する。
The processing device uses the communication line 4 specified by the channel number i extracted from the transmission request buffer 7.
The transmission data dij to be sent to the write request signal we
It is also input to the transmission data buffer 1.

一方計数回路(CNT)9iは各通信回線4に
対応して設けられ、デコーダ8から伝達される歩
進信号ciにより歩進し、送信データバツフア1内
の、次に前記処理装置が送信データdijを格納す
べき面11の書込面番号jwiを計数保持している。
On the other hand, a counting circuit (CNT) 9i is provided corresponding to each communication line 4, and is incremented by the increment signal ci transmitted from the decoder 8, and then the processing device in the transmission data buffer 1 receives the transmission data dij. The writing surface number jwi of the surface 11 to be stored is counted and held.

セレクタ10は、送信要求バツフア7から伝達
されるチヤネル番号iに対応する計数回路9iを
選択し、選択した計数回路9iが保持する書込面
番号jwiを送信データバツフア1に伝達する。
The selector 10 selects the counting circuit 9i corresponding to the channel number i transmitted from the transmission request buffer 7, and transmits the writing surface number jwi held by the selected counting circuit 9i to the transmission data buffer 1.

送信データバツフア1は、送信要求バツフア7
から伝達されるチヤネル番号iと、セレクタ10
を介して計数回路9iから伝達される書込面番号
jwiとにより指定される面11に、前記処理装置
から入力される送信データdijを格納する。
Transmission data buffer 1 is transmission request buffer 7
The channel number i transmitted from the selector 10
The writing surface number transmitted from the counting circuit 9i via
The transmission data dij input from the processing device is stored in the field 11 designated by jwi.

一方デコーダ8は、送信要求バツフア7から伝
達されるチヤネル番号iに対応する計数回路9i
に対して歩進信号ciを入力し、保持する書込面番
号jwiを一歩進させ、次の送信データdijの書込み
に備える。
On the other hand, the decoder 8 includes a counting circuit 9i corresponding to the channel number i transmitted from the transmission request buffer 7.
Inputs an increment signal ci to increments the held writing surface number jwi to prepare for writing the next transmission data dij.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上の説明から明らかな如く、従来あるアドレ
ス管理方式においては、送信データバツフア1
に、送信データdijを格納する書込面番号jwiを歩
進・保持する為に、各通信回線4毎に計数回路9
iを設けていた。
As is clear from the above explanation, in the conventional address management system, the transmission data buffer 1
In order to increment and hold the writing surface number jwi that stores the transmission data dij, a counting circuit 9 is provided for each communication line 4.
i was set up.

従つて、収容通信回線4の増加に伴い、計数回
路9iを増設する必要があり、当該データ送信シ
ステムの経済性を損なう恐れがあつた。
Therefore, as the number of accommodated communication lines 4 increases, it is necessary to add counting circuits 9i, which may impair the economic efficiency of the data transmission system.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理を示す図である。 FIG. 1 is a diagram showing the principle of the present invention.

第1図において、4は通信回線、100は送信
データバツフア、101は送信データバツフア1
00に各通信回線4に対応して複数設けられ、通
信回線4に送出すべき送信データを格納する領
域、200は送信データバツフア100に格納さ
れている各送信データを順次抽出し、各通信回線
4に送信する送信装置、300は送信装置200
が送信データを送信処理する通信回線4を示す回
線番号計数手段である。
In FIG. 1, 4 is a communication line, 100 is a transmission data buffer, and 101 is a transmission data buffer 1.
A plurality of areas 00 are provided corresponding to each communication line 4 to store transmission data to be sent to the communication line 4, and 200 is an area for sequentially extracting each transmission data stored in the transmission data buffer 100, 300 is a transmitting device 200 that transmits data to
is line number counting means indicating the communication line 4 through which the transmission data is transmitted.

400は、本発明により送信装置200内に設
けられた領域番号記憶手段である。
Reference numeral 400 denotes area number storage means provided within the transmitting device 200 according to the present invention.

500は、本発明により送信装置200内に設
けられた領域番号計数手段である。
Reference numeral 500 denotes area number counting means provided within the transmitting device 200 according to the present invention.

〔作用〕[Effect]

領域番号記憶手段400は、後続の送信データ
を格納すべき領域101の番号jを、通信回線4
毎に記憶する。
The area number storage means 400 stores the number j of the area 101 in which the subsequent transmission data is to be stored in the communication line 4.
Memorize each time.

領域番号計数手段500は、領域番号記憶手段
400が記憶する領域番号jを歩進させる。
The area number counting means 500 increments the area number j stored in the area number storage means 400.

送信装置200は、領域番号記憶手段400が
記憶する領域番号jと、回線番号計数手段300
が出力する回線番号iとを、後続の送信データを
書込む為に送信データバツフア100に入力す
る。
The transmitting device 200 stores the area number j stored in the area number storage means 400 and the line number counting means 300.
The line number i outputted by is input to the transmission data buffer 100 in order to write subsequent transmission data.

従つて、送信データを補充する領域番号を歩
進、保持する為に、収容通信回線毎に計数回路を
設ける必要が無くなり、当該データ送信システム
の経済性が向上する。
Therefore, there is no need to provide a counting circuit for each accommodated communication line in order to increment and hold the area number for supplementing the transmission data, and the economical efficiency of the data transmission system is improved.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面により説明す
る。第2図は本発明の一実施例によるアドレス管
理方式を示す図であり、第3図は第2図における
回線メモリの一例を示す図であり、第4図は第2
図における送信要求バツフアの一例を示す図であ
り、第5図は第2図における書込面計数回路の一
例を示す図であり、第6図は第2図における送信
データ書込過程を例示する図である。なお、全図
を通じて同一符号は同一対象物を示す。
An embodiment of the present invention will be described below with reference to the drawings. 2 is a diagram showing an address management system according to an embodiment of the present invention, FIG. 3 is a diagram showing an example of the line memory in FIG. 2, and FIG. 4 is a diagram showing an example of the line memory in FIG.
FIG. 5 is a diagram showing an example of the writing surface counting circuit in FIG. 2; FIG. 6 is a diagram showing an example of the transmission data writing process in FIG. 2; FIG. It is a diagram. Note that the same reference numerals indicate the same objects throughout the figures.

第2図および第3図においては、回線メモリ
(LM)50が各通信回線4に対応する書込面番
号jwiを領域番号記憶手段400として記憶して
おり、また送信多重処理装置(SND)20内に、
書込面計数回路(CNT)22が領域番号計数手
段500として設けられている。
In FIGS. 2 and 3, a line memory (LM) 50 stores the writing surface number jwi corresponding to each communication line 4 as an area number storage means 400, and a transmission multiplexing device (SND) 20 Inside,
A writing surface counting circuit (CNT) 22 is provided as area number counting means 500.

第2図乃至第6図において、送信データバツフ
ア(SDB)1には、第8図に示すと同様に、16
回線の通信回線4に送出すべき送信データdijを
格納する面11が、各通信回線4毎にそれぞれ4
面宛設けられている。
2 to 6, the transmission data buffer (SDB) 1 has 16
The surface 11 for storing the transmission data dij to be sent to the communication line 4 of the line is 4 for each communication line 4.
It is provided for both sides.

送信多重処理装置20は前述と同様に、回線番
号計数手段300として設けられたチヤネル計数
回路(CHC)6から出力されるチヤネル番号i
と、回線メモリ50内に格納されている読出面番
号jriとにより指定される送信データバツフア1
内の面11から、送信データdijを並列形式で抽
出して一旦回線メモリ50に格納し、分離装置
(DMX)3がチヤネル計数回路6から供給され
るチヤネル番号iにより接続する通信回線4に、
直列形式で送出する。
Similarly to the above, the transmission multiplexing device 20 receives the channel number i output from the channel counting circuit (CHC) 6 provided as the line number counting means 300.
and the transmission data buffer 1 specified by the readout surface number jri stored in the line memory 50.
From the inner surface 11, the transmission data dij is extracted in parallel format and temporarily stored in the line memory 50, and the separation device (DMX) 3 is connected to the communication line 4 using the channel number i supplied from the channel counting circuit 6.
Send in serial format.

また送信多重処理装置20は、送信データバツ
フア1から送信データdijを抽出し、対応する通
信回線4に送出すると、次に図示されぬ処理装置
から送信データバツフア1に送信データdijを補
給させる為に、回線メモリ50から回線番号iに
対応する書込面番号jwiを抽出し、書込要求信号
weと共に送信要求バツフア(RQB)70に入力
する。
Further, the transmission multiplexing device 20 extracts the transmission data dij from the transmission data buffer 1 and sends it to the corresponding communication line 4. Next, the transmission multiplexing device 20 extracts the transmission data dij from the transmission data buffer 1 and sends it to the corresponding communication line 4. Extracts the writing surface number jwi corresponding to the line number i from the memory 50 and sends the writing request signal
It is input to the transmission request buffer (RQB) 70 along with we.

また送信多重処理装置20は、回線メモリ50
から抽出した書込面番号jwiを、各通信回線4に
共通に設けられている書込面計数回路22に、論
理“1”に設定した歩進信号cと共に入力する。
The transmission multiplexing device 20 also includes a line memory 50
The writing surface number jwi extracted from the writing surface number jwi is inputted to the writing surface counting circuit 22 provided in common to each communication line 4 together with the step signal c set to logic "1".

書込面計数回路22においては、入力された歩
進信号cが論理“0”に設定されている場合、即
ち送信データdijの補給を必要としない場合には、
ゲートG2およびG3が、入力される書込面番号
jwiを二進形式で構成するビツトb0およびb1をそ
の侭出力し、回線メモリ50内に次の書込面番号
jwiとして格納する。即ち歩進信号cが論理“0”
の場合、即ち送信データdijの補給を必要とする
場合には、ゲートG2およびG3が入力されるビツ
トb0およびb1で構成される書込面番号jwiに1を
加算して出力し、回線メモリ50内に次の書込面
番号jwiとして格納する。即ち歩進信号cが論理
“1”の場合には、書込面番号jwiは一歩進して格
納され、次の送信データdijの書込みに備える。
In the writing surface counting circuit 22, when the input step signal c is set to logic "0", that is, when there is no need to replenish the transmission data dij,
Gates G2 and G3 are input writing surface numbers.
The bits b0 and b1 that make up jwi in binary format are then output, and the next writing surface number is stored in the line memory 50.
Store as jwi. That is, the step signal c is logic "0"
In the case of , that is, when it is necessary to replenish the transmission data dij, gates G2 and G3 add 1 to the writing surface number jwi consisting of input bits b0 and b1 and output it, and the line memory 50 is stored as the next writing surface number jwi. That is, when the increment signal c is logic "1", the writing surface number jwi is incremented by one step and stored, in preparation for writing the next transmission data dij.

一方書込要求信号weを受信した送信要求バツ
フア70は、送信多重処理装置20から入力され
る書込面番号jwiと、チヤネル計数回路6から入
力されるチヤネル番号iとを格納する。
On the other hand, the transmission request buffer 70 that has received the write request signal we stores the writing surface number jwi inputted from the transmission multiplexing device 20 and the channel number i inputted from the channel counting circuit 6.

他方図示されぬ処理装置は、送信要求バツフア
70に対して読出要求信号reを入力し、送信要求
バツフア70に格納されているチヤネル番号iお
よび書込面番号jwiを先着順に抽出し、前記処理
装置に読込むと共に、送信データバツフア1にも
伝達する。
On the other hand, a processing device (not shown) inputs the read request signal re to the transmission request buffer 70, extracts the channel number i and the writing surface number jwi stored in the transmission request buffer 70 on a first-come-first-served basis, and outputs At the same time, it is also transmitted to the transmission data buffer 1.

前記処理装置は、送信要求バツフア70から抽
出したチヤネル番号iにより指定される通信回線
4に送信すべき送信データdijを、書込要求信号
weと共に送信データバツフア1に入力する。
The processing device sends the transmission data dij to be transmitted to the communication line 4 specified by the channel number i extracted from the transmission request buffer 70 using a write request signal.
input into the transmission data buffer 1 along with we.

送信データバツフア1は、送信要求バツフア7
0から伝達されるチヤネル番号iおよび書入面番
号jwiにより指定される面11に、前記処理装置
から入力される送信データdijを格納する。
Transmission data buffer 1 is transmission request buffer 7
The transmission data dij input from the processing device is stored in the surface 11 designated by the channel number i transmitted from 0 and the writing surface number jwi.

以上の説明から明らかな如く、本実施例によれ
ば、送信データバツフア1に送信データdijを補
充する為の書込面番号jwiは、回線メモリ50に
通信回線4毎に格納され、各通信回線4に共通に
設けられた書込面計数回路22により歩進される
為、各通信回線4毎に計数回路9i(第7図)を
設ける必要が無くなる。
As is clear from the above description, according to this embodiment, the writing surface number jwi for replenishing the transmission data buffer 1 with transmission data dij is stored in the line memory 50 for each communication line 4, and Since the writing surface counting circuit 22 is provided in common for each communication line 4, there is no need to provide a counting circuit 9i (FIG. 7) for each communication line 4.

なお、第2図乃至第6図はあく迄本発明の一実
施例に過ぎず、例えば収容通信回線数、並びに各
通信回線4毎に設けた面数は、それぞれ16回線お
よび4面に限定されることは無く、他に幾多の変
形が考慮されるが、何れの場合にも本発明の効果
は変わらない。
Note that FIGS. 2 to 6 are only one embodiment of the present invention, and for example, the number of communication lines accommodated and the number of screens provided for each communication line 4 are limited to 16 lines and 4 screens, respectively. Although many other modifications may be considered, the effects of the present invention remain the same in any case.

〔発明の効果〕〔Effect of the invention〕

以上、本発明によれば、前記データ送信システ
ムにおいて、送信データを補充する領域番号を歩
進、保持する為に、収容通信回線毎に計数回路を
設ける必要が無くなり、当該データ送信システム
の経済性が向上する。
As described above, according to the present invention, in the data transmission system, there is no need to provide a counting circuit for each accommodated communication line in order to increment and hold the area number for replenishing the transmission data, making the data transmission system economical. will improve.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理を示す図、第2図は本発
明の一実施例によるアドレス管理方式を示す図、
第3図は第2図における回線メモリの一例を示す
図、第4図は第2図における送信要求バツフアの
一例を示す図、第5図は第2図における書込面計
数回路の一例を示す図、第6図は第2図における
送信データ書込過程を例示する図、第7図は従来
あるアドレス管理方式の一例を示す図、第8図は
第7図における送信データバツフアの一例を示す
図、第9図は第7図における回線メモリの一例を
示す図、第10図は第7図における送信要求バツ
フアの一例を示す図である。 図において、1および100は送信データバツ
フア(SDB)、2および20は送信多重処理装置
(SND)、3は分離装置(DMX)、4は通信回線、
5および50は回線メモリ(LM)、6はチヤネ
ル計数回路(CHC)、7および70は送信要求バ
ツフア(RQB)、8はデコーダ(DCR)、90乃
至915は計数回路(CNT)、10はセレクタ
(SEL)、21は読出面計数回路(CNT)、22は
書込面計数回路(CNT)、200は送信装置、3
00は回線番号計数手段、400は領域番号記憶
手段、500は領域番号計数手段、を示す。
FIG. 1 is a diagram showing the principle of the present invention, FIG. 2 is a diagram showing an address management system according to an embodiment of the present invention,
3 shows an example of the line memory in FIG. 2, FIG. 4 shows an example of the transmission request buffer in FIG. 2, and FIG. 5 shows an example of the writing surface counting circuit in FIG. 2. 6 is a diagram illustrating the transmission data writing process in FIG. 2, FIG. 7 is a diagram illustrating an example of a conventional address management system, and FIG. 8 is a diagram illustrating an example of the transmission data buffer in FIG. 7. , FIG. 9 is a diagram showing an example of the line memory in FIG. 7, and FIG. 10 is a diagram showing an example of the transmission request buffer in FIG. 7. In the figure, 1 and 100 are transmission data buffers (SDB), 2 and 20 are transmission multiplexing devices (SND), 3 is a demultiplexing device (DMX), 4 is a communication line,
5 and 50 are line memories (LM), 6 is a channel counting circuit (CHC), 7 and 70 are transmission request buffers (RQB), 8 is a decoder (DCR), 90 to 915 are counting circuits (CNT), and 10 is a selector. (SEL), 21 is a reading surface counting circuit (CNT), 22 is a writing surface counting circuit (CNT), 200 is a transmitter, 3
00 indicates line number counting means, 400 indicates area number storage means, and 500 indicates area number counting means.

Claims (1)

【特許請求の範囲】 1 それぞれ送信データを格納する複数の領域1
01を、各通信回線4に対応して具備する送信デ
ータバツフア100と、前記送信データバツフア
100に記憶されている各送信データを順次読出
し、前記各通信回線4に送信する送信装置200
とを具備するデータ送信システムにおいて、 後続の前記送信データを格納すべき前記領域1
01の番号jを前記通信回線4毎に記憶する領域
番号記憶手段400と、 前記領域番号記憶手段400が記憶する前記領
域番号jを歩進させる領域番号計数手段500と
を前記送信装置200に設け、 該領域番号記憶手段400が記憶する前記領域
番号jと、前記送信装置200が前記送信データ
を送信処理する前記通信回線4を示す回線番号計
数手段300が出力する回線番号iとを、前記送
信データバツフア100に前記後続の送信データ
を書込む為に入力し、 次に送信データを格納すべき送信データバツフ
ア100内の領域を示す領域番号jを通信回線4
毎に記憶し、該領域番号jを各通信回線4に共通
に設けた領域番号計数手段500により歩進させ
ることを特徴とするアドレス管理方式。
[Claims] 1. A plurality of areas 1 each storing transmission data.
01, a transmission data buffer 100 provided corresponding to each communication line 4, and a transmission device 200 that sequentially reads each transmission data stored in the transmission data buffer 100 and transmits it to each communication line 4.
In a data transmission system comprising: the area 1 in which the subsequent transmission data is to be stored;
The transmitting device 200 is provided with an area number storage means 400 for storing a number j of 01 for each communication line 4, and an area number counting means 500 for incrementing the area number j stored in the area number storage means 400. , The area number j stored in the area number storage means 400 and the line number i outputted by the line number counting means 300 indicating the communication line 4 through which the transmitting device 200 transmits the transmission data are stored in the transmitter. In order to write the subsequent transmission data into the data buffer 100, the area number j indicating the area in the transmission data buffer 100 where the transmission data should be stored is input to the communication line 4.
This address management method is characterized in that the area number j is stored for each communication line 4, and the area number j is incremented by an area number counting means 500 provided commonly to each communication line 4.
JP62084241A 1987-04-06 1987-04-06 Address management system Granted JPS63249248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62084241A JPS63249248A (en) 1987-04-06 1987-04-06 Address management system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62084241A JPS63249248A (en) 1987-04-06 1987-04-06 Address management system

Publications (2)

Publication Number Publication Date
JPS63249248A JPS63249248A (en) 1988-10-17
JPH0542022B2 true JPH0542022B2 (en) 1993-06-25

Family

ID=13824968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62084241A Granted JPS63249248A (en) 1987-04-06 1987-04-06 Address management system

Country Status (1)

Country Link
JP (1) JPS63249248A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539015B2 (en) * 1974-12-27 1980-10-08

Also Published As

Publication number Publication date
JPS63249248A (en) 1988-10-17

Similar Documents

Publication Publication Date Title
CA2170458C (en) Multi-cluster computer system
EP0153179B1 (en) Method of inserting and removing isochronous data into a sequence of nonisochronous data characters without slot allocation on a computer network
EP0153838B1 (en) Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network
US5809557A (en) Memory array comprised of multiple FIFO devices
US3755788A (en) Data recirculator
US5231495A (en) Digital signal processing device to execute time-sharing multiplex or separation of a plurality of kinds of digital signals
JPS6359042A (en) Communication interface equipment
JPH03214942A (en) Digital signal time difference correcting circuit
US6282203B1 (en) Packet data transmitting apparatus, and method therefor
JP2505298B2 (en) Variable bus width designation method and variable bus width information reception method in split bus
SU1478221A1 (en) Local network station
JPS6122830B2 (en)
JPS63249248A (en) Address management system
KR0167169B1 (en) Data transceiver
KR0181485B1 (en) Data-buffering device for data telecommunication
SU862135A1 (en) Data input device
JPS63234749A (en) Message transmitting equipment
JPS5837739A (en) Buffer memory device
JPH0586577B2 (en)
SU845155A1 (en) Device for interfacing processor with input-output units
JPS6043764A (en) Information processing system
JPH0629952A (en) Crc check system for time division multiplex line
JPH0272744A (en) Interface device
JPH03158041A (en) Data multiplex transfer system
JPS57142074A (en) Transmitting method for facsimile code information