JPH0542374Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は半導体などの論理回路の出力をピン
マルチプレクスして論理出力の試験をする論理回
路試験装置に関する。

「従来の技術」 第３図は従来の論理回路試験装置の回路例を示
す図である。

例えば、被試験論理素子１１の第１出力端子１
２の出力論理レベル１２ｄが論理回路試験装置１
３の第１入力端１４を通して第１比較器１５に供
給され、また第１比較器１５に試験装置１３の制
御部（図示せず）から第１ストローブs₁が与えら
れる。この第１比較器１５は第１ストローブs₁が
与えられた時点の出力論理レベル１２ｄを基準レ
ベルＶと比較し、その出力論理レベル１２ｄがＨ
レベルであるかＬレベルであるかをレベル判定
し、その判定結果の論理出力１５ｄを第１論理テ
スト部１６へ供給する。その第１論理比較器１７
には第１ストローブs₁が第１遅延素子１８を介し
て信号遅延Δを受けて与えられ、理論出力１５ｄ
が十分に安定するのを待つてその論理出力１５ｄ
と制御部から与えられる第１期待値e₁とを比較
し、第１出力端子１２の論理出力が正しいか否か
を調べる。

第１ストローブs₁は第１出力端子１２の出力論
理レベル１２ｄが変化するのに応じて制御部から
与えられるので、変化に応動して出力端子の論理
出力をテストすることができる。

また他の出力端子の論理出力も同様にしてテス
トされる。例えば、被試験素子１１の第２出力端
子２１の出力論理レベル２１ｄが第２入力端子２
２を介して第２比較器２３に供給され、第２スト
ローブs₂が与えられる時点の出力論理レベル２１
ｄがＨレベルであるかＬレベルであるかがレベル
判定され、その判定された論理出力２３ｄは第２
論理テスト部２４の第２論理比較器２５に供給さ
れ、制御部からの期待値e₂と比較される。

このように、被試験素子１１の各出力端子の出
力論理レベルは各論理テスト部などに与えられる
ストローブと同期して試験される。

しかし、個々の論理テスト部１６，２４の試験
動作の速さには限界があり、例えば、最短テスト
周期Ｔより速く変化する被試験素子１１の出力論
理レベルに追従してテストすることはできない。
第３図に示した試験装置１３はこのような点に鑑
みて考えられた従来の試験装置の例で、個々の論
理テスト部１６，２４が可能とされているテスト
周期Ｔより速く変化する被試験素子１１の出力論
理レベルをテストすることができるように構成さ
れている例である。

この試験装置１３では、出力端子の出力がピ
ン・マルチプレクスされ、その出力論理レベルが
複数の比較器と論理テスト部に供給される。即
ち、１つの出力端子の出力は互いに異なるタイミ
ングを持つストローブが与えられる２つの比較器
及び論理テスト部により交互に論理試験が行われ
るようにし、個々の論理テスト部が動作可能なテ
スト周期Ｔよりも速い時間間隔でテストすること
が可能なようにしている。つまり、第１ストロー
ブs₁はオアゲート２７を介して第１比較器１５と
第１論理テスト部１６とへ与えられるように構成
され、そのオアゲート２７の他の入力端には第２
ストローブs₂が与えられる。従つて、第１ストロ
ーブs₁及び第２ストローブs₂の両方のストローブ
が第１比較器１５と第１論理テスト部１６の第１
遅延素子１８とに与えられる。またこれら両スト
ローブが与えられる第１遅延素子１８の出力端Ａ
と第１論理比較器１７のストローブ入力端Ｅとの
間に分周回路２８が挿入される。この分周回路２
８はフリツプフロツプ２９とアンドゲート３１と
で構成され、第１遅延素子１８の遅延出力１８ｄ
はフリツプフロツプ２９のクロツク入力端Ｃとア
ンドゲート３１の一方の入力端Ａとに供給され
る。フリツプフロツプ２９の出力２９ｄは自身の
データ入力端Ｄに返されるとともにアンドゲート
３１の他方の入力端Ｂに与えられる。

更に、第２比較器２３の論理出力２３ｄはマル
チプレクサ３２を介して第２論理比較器２５へ供
給されるように構成されると共に、第１比較器１
５の論理出力１５ｄがこのマルチプレクサ３２を
介して第２論理比較器２５にも供給可能なように
される。

第４図は第３図に示す回路がピンマルチプレク
スされた場合の動作例を説明するためのタイミン
グ図である。第４図Ａは各論理比較部１６，２４
が可能なテスト周期Ｔの２倍の速さで第１出力端
子１２の出力論理レベル１２ｄが信号a₁，b₁，
a₂，b₂，a₃……のように変化することを示す。

この構成において、オアゲート２７は第４図
Ｂ，Ｃに示す第１、第２ストローブs₁，s₂が与え
られ、第４図Ｄに示すように２つのストローブを
併せたストローブ２７ｄを出力する。第１比較器
１５はこれらストローブ２７ｄが与えられ、第１
出力端子１２の出力論理レベル１２ｄを判定して
第４図Ｅに示す論理出力１５ｄ（＝Ａ１，Ｂ１，
Ａ２，Ｂ２，Ａ３……）を第１論理比較器１７及
びマルチプレクサ３２に供給する。

一方、分周回路２８は第１遅延素子１８を介し
て遅延量Δの信号遅延を受けた第４図Ｆに示すス
トローブ信号１８ｄが与えられ、そのストローブ
信号１８ｄを２分の１に分周して出力する。第４
図Ｇはその分周出力２８ｄを示す。即ち、第１論
理比較器１７には第１ストローブs₁が遅延量Δの
遅延を受けた信号２８ｄのみが供給されるように
構成される。従つて、第１論理比較器１７は第４
図Ｅに示した論理出力１５ｄの論理Ａ１，Ｂ１，
Ａ２，Ｂ２，Ａ３……が供給されるが、そのうち
の論理Ａ１，Ａ２，Ａ３……のみを期待値と比較
してその出力論理が正しいか否かをテストする。

マルチプレクサ３２の２つの入力端Ａ，Ｂには
第１、第２比較器１５，２３を介してそれぞれ第
１、第２出力端子１２，２１の出力論理レベル１
２ｄ（＝１５ｄ），２１ｄ（＝２３ｄ）が供給され、
セレクト端Ｃに与えられる信号に応じて２つの信
号入力端Ａ，Ｂに供給される信号の何れかを出力
する。例えば、セレクト端ＣがＨレベルに制御さ
れると、その出力端Ｄから第１入力端Ａに供給さ
れる信号、つまり第１比較器１５から供給された
第４図Ｅに示す論理出力１５ｄが出力されて第２
論理比較器２５へ供給される。第２論理比較器２
５には第２ストローブs₁が第２遅延素子３３に遅
延され第４図Ｈに示すストローブ３３ｄが与えら
れる。従つて、第２論理比較器２５は第４図Ｅに
示す論理出力１５ｄの論理Ａ１，Ｂ１，Ａ２，Ｂ
２，Ａ３……が供給されるが、そのうちの論理Ｂ
１，Ｂ２，Ｂ３……のみを正しいか否かをテスト
する。

このように、論理回路試験装置のもつテスト周
期Ｔよりも短い試験サイクルで論理回路素子の出
力論理レベルの信号a₁，b₁，a₂，b₂，a₃……を論
理試験することができる。マルチプレクサ３２の
セレクト入力端ＣがＬレベルに制御された時は、
マルチプレクサ３２からは第２比較器２３から供
給される論理出力２３ｄが出力されるので、第
１、第２出力端子１２，２１の出力論理レベル１
２ｄ，２１ｄの双方を試験することができる。

「考案が解決しようとする問題点」 以上のように試験回路を構成することにより、
第１ストローブ及び第２ストローブとのタイミン
グ関係を所望の関係に設定すれば、第１出力端子
の変化する出力論理レベルを論理テスト部のテス
ト周期Ｔより短い間隔で試験することができる。

しかし、このようなピンマルチプレクス構成で
は第１ストローブと第２ストローブとのストロー
ブ設定を自由に行うことはできず、素子の出力論
理レベルを試験するには限界がある。例えば、第
１ストローブと第２ストローブとの間の間隔ｔを
小さくしたい場合がある。しかし、第３図に示し
た従来の構成では分周回路２８が第１遅延素子１
８と第１論理比較器１７との間に介在されている
のでストローブ設定に制約を受ける。即ち、スト
ローブのパルス幅t₀以下に第２ストローブを第１
ストローブに近づけると、オアゲート２７からは
合成された１つのストローブとして出力されてし
まい、分周回路２８は所期の動作をしなくなると
いう問題がある。

ストローブのパルス幅t₀をなるべく狭くするこ
とも１つの方法ではあるが、確実な回路動作を期
すためにはストローブのパルスの幅t₀は広い方が
望ましく、出力論理レベルのテストに必要とされ
る要求と相反することになる。

「問題点を解決するための手段」 第１ストローブが与えられる第１比較器によつ
て被試験素子の第１出力端子の出力理論レベルの
論理を判定して出力し、その論理出力を第１論理
比較器により期待値と比較し、第２ストローブが
与えられる第２比較器によつて被試験素子の第２
出力端子の出力論理レベルを判定して出力し、そ
の論理出力を第２論理比較器により期待値と比較
すると共に、この考案では、第２ストローブが与
えられる第３の比較器を設け、この第３比較器に
よつて被試験素子の第１出力端子の出力論理レベ
ルの論理が判定して出力されるように構成し、こ
の第３比較器の論理出力と第２比較器の論理出力
とをマルチプレクサを介してその何れかを選択し
て第２論理比較器に供給するように構成する。

「考案の作用」 互いに独立したストローブが与えられる第１、
第３比較器により、第１出力端子の出力論理レベ
ルを並列的にレベル判定するとともに、分周回路
が介すことなくそれらストローブ信号に同期させ
て論理テストを実行することができる。

「実施例」 第１図はこの考案の論理回路試験装置の例を示
す図、第２図はその動作のタイミング例を示す図
である。第３図及び第４図と対応する部分には同
じ符号を付けて示し、重複する部分の説明は簡単
に留める。

第２図Ａは、第１出力端子１２から各論理テス
ト部１６，２４のテスト周期Ｔより短い時間間隔
で変化する出力論理レベル１２ｄが出力されるこ
とを示す図である。この図ではテスト周期Ｔの２
倍の速さで変化する出力論理レベル１２ｄの信号
a₁，b₁，a₂，b₂，a₃……が示されている。この出
力論理レベル１２ｄは第１比較器１５に供給さ
れ、第２図Ｂに示す第１ストローブs₁でレベル判
定され出力される。従つて、信号a₁，b₁，a₂，
b₂，a₃……のうち、第１ストローブs₁と同期のと
れた信号a₁，a₂，a₃……のみがレベル判定され、
第２図Ｃに示す論理出力１５ｄ（＝Ａ１，Ａ２，
Ａ３……）が第１比較器１５から出力される。そ
の論理出力１５ｄは第１論理比較器１７に供給さ
れ、第２図Ｄに示すように第１遅延素子１８によ
りΔの信号遅延を受けたストローブ信号１８ｄに
より制御部（図示せず）から与えられる期待値e₁
と一致しているか否かがテストされる。

また、第２ストローブs₂（第２図Ｅ）が与えら
れる第２比較器２３により被試験素子の第２出力
端子２１の出力論理レベル２１ｄ（図示せず）が
レベル判定されその判定論理２３ｄが出力され
る。

この考案では、第３の比較器３５が設けられ、
この第３比較器３５に第１出力端子１２の出力論
理レベル１２ｄ（第２図Ａ）が供給される。第３
比較器３５には制御部から第２ストローブs₂（第
２図Ｅ）が与えられ、この第２ストローブs₂と同
期して第１出力端子１２からの出力論理レベル１
２ｄがレベル判定され、従つて、第１出力端子１
２の出力論理レベル１２ｄの信号a₁，b₁，a₂，
b₂，a₃……のうち、信号a₁，a₂，a₃……のみがレ
ベル判定され、その判定論理３５ｄ（第２図Ｆ）
が出力される。

この考案では、これら第２、第３比較器２３，
３５のそれぞれの論理出力２３ｄ，３５ｄは第２
論理テスト部２４へ供給される。第３比較器３５
の論理出力３５ｄは論理テスト部２４を構成する
マルチプレクサ３２の一方の信号入力端Ａに、第
２比較器２３の論理出力２３ｄはマルチプレクサ
３２の他方の信号入力端Ｂに供給され、セレクト
端Ｃに与えられる制御信号ｃにより何れかが選択
して信号出力端Ｄから出力される。その制御信号
ｃがＨレベルの時は信号入力端Ａに供給される信
号が出力され、制御信号ｃがＬに制御されると信
号入力端Ｂに供給されている信号が出力され、こ
の出力３２ｄは第２論理比較器２５に供給され
る。

第１出力端子１２及び第２出力端子２１の両方
の出力論理レベル１２ｄ，２１ｄを試験する通常
の場合には、セレクト端ＣはＬレベルに制御さ
れ、マルチプレクサ３２からは第２出力端子２１
からの出力論理レベル２１ｄ（＝２３ｄ）が出力
されて第２論理比較器２５に供給される。従つ
て、第２論理比較器２５は第２出力端子２１の出
力論理レベル２１ｄを試験することができる。

第１出力端子１２の出力論理レベル１２ｄを論
理テスト部１６のテスト周期Ｔより短い時間間隔
で調べたい場合には、セレクト端ＣはＨレベルに
制御される。マルチプレクサ３２の信号出力端Ｄ
からは第３比較器３５より供給された論理出力３
５ｄが出力される。この第３比較器３５の論理出
力３５ｄは第１出力端子１２の出力論理レベル１
２ｄ（＝a₁，b₁，a₂，b₂，a₃……）が第２ストロ
ーブs₂に同期してレベル判定された信号のみの論
理出力であり、この論理出力３５ｄ（＝Ｂ１，Ｂ
２，Ｂ３……）が第２論理比較器２５へ供給され
る。

第２論理比較器２５には第２遅延素子３３を介
して第２ストローブs₁（３３ｄ；第２図Ｇ）が与
えられ、論理出力３５ｄの論理Ｂ１，Ｂ２，Ｂ３
……とその期待値e₂とが一致しているか否かが調
べられる。

即ち、この考案によれば、第１出力端子１２の
出力論理レベル１２ｄは互いに異なる２つのスト
ローブs₁，s₂が供給される比較器１５及び３５に
より、異なるタイミングでレベル判定され、それ
ぞれの判定論理出力１５ｄ，３５ｄがそれぞれ期
待値と比較される。且つ、従来の論理試験装置１
３では第１、第２ストローブs₁，s₂を設定するの
に、それらのストローブ幅t₀より第１ストローブ
と第２ストローブ或いは第２ストローブと第１ス
トローブとの間隔ｔを小さく設定することができ
なかつたが、この考案ではそのような制約を受け
ることなく自由なストローブ設定をすることがで
き、論理試験の試験可能な範囲、項目が広くなつ
た。

以上の説明では、１つの出力端子の出力論理レ
ベルが２つの論理テスト部でテストされるように
説明したが、３つ或いはそれ以上の論理テスト部
に供給されるようにしてもよい。

また、各出力端子の出力論理レベルをレベル判
定する比較器の基準レベルＶが変えられるように
構成すれば、出力論理レベルの変化、即ち、信号
の立ち上がり或いは立ち下がりの様子をプロツト
することもできるという利点がある。

「考案の効果」 ストローブを設定する際の制限がなくなり、従
つて、出力端子から出力される信号の極めて近接
した時点での出力論理レベルの変化をテストする
ことができる。また信号が変化する様子をもテス
トすることができ、論理回路素子の試験には頗る
効果的である。

【図面の簡単な説明】

第１図はこの考案の例を示す図、第２図は第１
図に示す回路のピンマルチプレクスした場合の動
作例を示すタイミング図、第３図は従来の論理回
路試験装置の回路図、第４図は従来の装置のピン
マルチプレクスした場合のタイミング図である。 １１……被試験素子、１２……第１出力端子、
１３……試験装置、１４……第１入力端、１５…
…第１比較器、１６……第１論理テスト部、１７
……第１論理比較器、１８……第１遅延素子、２
１……第１出力端子、２２……第２入力端、２３
……第２比較器、２４……第２論理テスト部、２
５……第２論理比較器、２７……オアゲート、２
８……分周回路、２９……フリツプフロツプ、３
１……アンドゲート、３２……マルチプレクサ、
３３……第２遅延素子、３５……第３比較器。

Claims (1)

1. 【実用新案登録請求の範囲】 第１ストローブが与えられ被試験素子の第１出
   力端子の出力論理レベルを出力する第１比較器
   と、 その第１比較器の出力と第１期待値とを比較す
   る第１論理比較器と、 第２ストローブが与えられ被試験素子の第２出
   力端子の出力論理レベルを出力する第２比較器
   と、 上記第２ストローブが与えられて被試験素子の
   第１出力端子の出力論理レベルを出力する第３比
   較器と、 第２比較器の出力と第３比較器の出力との何れ
   かを選択するマルチプレクサと、 そのマルチプレクサの出力と期待値とを比較す
   る第２論理比較器とからなる論理回路試験装置。