JPH0542636Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案はインバータ回路用の定電圧発生回路に
係り、エレクトロルミネセンス素子（以下EL素
子という）を負荷とするインバータ回路に定電圧
を供給するインバータ回路用の定電圧発生回路に
関する。

従来の技術 第６図は従来より知られているエレクトロルミ
ネセンス素子（EL素子）１３に交流電力を供給
するインバータ回路１２と、このインバータ回路
１２に定電圧を供給するとともにEL素子１３の
明るさを調節し得る定電圧発生回路１１とを併せ
た回路図を示す。

EL素子１３は電界発光現象を利用した発光素
子であつて従来より表示装置などに応用されてお
り、その輝度は通常の使用状態においては近似的
に加えられる電圧とその周波数に比例すると考え
られる。一般にEL素子１３に対しては、第７図
に示すように容量Ceqと抵抗Reqを並列に接続し
た等価回路を考えることができ、EL素子１３を
長時間使用することによつて徐々に容量Ceqの容
量が減少すると共に抵抗Reqが増大する。又この
EL素子１３は、同電圧、同周波数の交流を加え
続けた場合であつてもその輝度は次第に低下する
ことが知られている。

インバータ回路１２は、ノード１１ａに加えら
れる直流入力を、発振によつて交流出力に変換し
このEL素子１３に供給するための回路である。
この回路の発振周波数は、主に並列共振回路を構
成するトランスT₁の巻線L₁とEL素子１３の等価
的な容量Ceqによつて決定され、発振が継続され
る。

定電圧発生部１１はベースに加えられる信号に
よつて出力電圧を変化させることができるトラン
ジスタTr４からなる電圧制御部１１₁、ツエナー
ダイオードZ₁と抵抗R₁₃とからなり上記トランジ
スタTr₄の出力電圧の変化を検出する検出部１１
_２、抵抗R₁₁及び可変抵抗R₁₂によつてトランジス
タTr₂のベースに基準電圧を供給する基準電圧発
生部１１₃、更にトランジスタTr₂，Tr₃を差動形
に接続しツエナーダイオードZ₁のアノードと抵抗
R₁₁及び可変抵抗R₁₂の接続点の電位を比較しそ
の差に応じた信号をトランジスタTr₄のベースに
供給する比較部１１₄とから構成される。

なお抵抗R₁₂は可変抵抗となつておりこの抵抗
値を変化させることによりノード１１ａの電位を
変化させることができ、これによつてEL素子１
３の輝度を調節することができる。

考案が解決しようとする問題点 第６図の回路の端子１４にスイツチ手段により
電源を投入すると、端子１４に入来する直流電圧
は急激に立ち上がるので、この瞬間に定電圧発生
部１１、インバータ回路１２を介してEL素子１
３には等価的に高い周波数の電圧が供給される。
一方上述のようにEL素子１３は近似的に、加え
られる電圧及び周波数に比例した輝度で発光する
という特性を有するため、EL素子１３はこの電
源投入時に一時的に必要以上の明るさとなりすぎ
るという問題点があつた。

本考案は上記の点に鑑みなされたものであり、
電源投入後にインバータ回路の負荷として接続さ
れたEL素子が一時的に明るくなり過ぎることを
防止するインバータ回路用の定電圧発生回路を提
供することを目的とする。

問題点を解決するための手段 第１図は本考案の原理ブロツク図を示す。本考
案になる定電圧発生回路は出力電圧を変化させる
ことができる電圧制御部１と、電圧制御部１の出
力電圧を検出する検出部２と、内部にコンデンサ
Cdを設け所定の遅延時間の後に基準電圧を発生
する遅延時間発生部３と、検出部２が検出した検
出電圧と上記基準電圧とを比較しその差に応じて
発生する出力信号によつて電圧制御部１の出力電
圧を変化させる比較部４とを有し、エレクトロル
ミネセンス素子５を負荷とするインバータ回路６
に定電圧を供給する構成とし、端子７への電源投
入時から遅延時間発生部３よりの基準電圧発生ま
での期間を遅延させる構成とする。

作 用 端子７への電源投入前は、コンデンサCdには
電荷が充電されていない。電源投入後コンデンサ
Cdは徐々に充電され、遅延時間発生部３が比較
部４に供給する出力電圧も定常状態に達するまで
徐々に上昇する。したがつて、電圧制御部１の出
力電圧もゆるかに上昇することとなり、インバー
タ回路６の発振振幅も急激に大きくなることはな
い。

このため、インバータ回路６の負荷として接続
されたEL素子５も不都合がない程度の所定の期
間経過後に通常の輝度に達する。

実施例 第２図は本考案の一実施例の回路図を示す。同
図において、８は起動及び発振停止保護回路、１
乃至４によつて構成される回路は本考案の主要部
となる定電圧発生回路、６はインバータ回路、９
は負荷オープン対策回路である。ここで定電圧発
生回路を構成する１乃至４の回路は第１図の原理
図中の対応する部分と同一の符号を付した。

起動及び発振停止保護回路８は、抵抗R₁₀とツ
エナーダイオードZ₄のカソードの接続点にダイオ
ードD₂のアノードが接続され、ダイオードD₂の
カソードにはダイオードD₁のカソード及び他端
を接地されたコンデンサC₅が接続された構成と
なつている。このダイオードD₂のカソードが接
続された接続点をノード８ａとする。

ノード８ａは抵抗R₉を介してNPNトランジス
タQ₃のベースに接続されており、NPNトランジ
スタQ₃のエミツタはツエナーダイオードZ₂及び
NPNトランジスタQ₅のコレクタに接続されてお
り、この接続点をノード２ａとする。又NPNト
ランジスタQ₃のベースはNPNトランジスタQ₄の
コレクタに接続されている。

ツエナーダイオードZ₂のアノードは、他端が接
地された抵抗R₅及びNPNトランジスタQ₄のベー
スに接続されており、NPNトランジスタQ₄，Q₅
は互いのエミツタが接続された差動形の誤差増幅
器を構成している。NPNトランジスタQ₅のコレ
クタ（ノード２ａ）とベース間は抵抗R₈が接続
され、NPNトランジスタQ₅のベースとエミツタ
間は抵抗R₇と可変抵抗Rxが直列に接続されてい
ると同時に、コンデンサC₉，Cd，ツエナーダイ
オードZ₃が並列に接続されている。

ノード２ａからはインバータ回路６内に設けら
れたトランスPTの端子P₂に接続され、端子P₂の
他端P₁はNPNトランジスタQ₁のコレクタに接続
されている。NPNトランジスタQ₁のコレクタ−
ベース間、ベース−エミツタ間は夫々抵抗R₁，
R₂によつて接続され、同時にこのベースからは
コンデンサC₂，抵抗R₃を介してトランスPTの２
次側の端子P₃に接続されている。

負荷オープン対策回路９はNPNトランジスタ
Q₂のコレクタがNPNトランジスタQ₁のベースへ
接続されているとともにツエナーダイオードZ₁の
アノードがNPNトランジスタQ₁のベースに、カ
ソードがNPNトランジスタQ₁のコレクタに接続
されている。又、ツエナーダイオードZ₁のアノー
ドは並列に接続されたコンデンサC₃と抵抗R₄を
介してNPNトランジスタQ₄のエミツタに接続さ
れている。

トランスPTの２次側はコイルL₁を介して端子
P₄と端子P₆にエレクトロルミネセンス素子（EL
素子）５が接続されており、端子P₅からは起動
及び発振停止保護回路８中のダイオードD₁のア
ノードに帰還されている。

入力端子１０には６乃至１６ボルトの広範囲な
直流電源電圧を加えることが可能であり、ダイオ
ードD₃は入力端子５に接続される電源の逆接続
対策用である。ツエナーダイオードZ₄はその両端
に、後述するインバータ回路６が発振を開始する
のに必要最少限のレベルの電圧を発生するものが
選定されている。

ツエナーダイオードZ₂，抵抗R５は第１図の検
出部２となり、抵抗R₈，R₇，可変抵抗Rx及びコ
ンデンサCdは第１図の遅延時間発生部３を構成
する。又コンデンサC₉はコンデンサCdに比べて
容量が充分に小さくコンデンサCdの動作に対し
本質的に影響は与えない。

NPNトランジスタQ₄，Q₅は互いにエミツタ同
志が接続された差動型の誤差増幅器となつてお
り、抵抗R₆とともに比較部４を構成する。ツエ
ナーダイオードZ₃はNPNトランジスタQ₃のベー
ス電位が高くなり過ぎてEL素子５が明るくなり
過ぎることを防止するためのものである。

次に本実施例の動作について説明する。電源投
入により入力端子１０に直流電圧が入力される
と、抵抗R₁₀，ダイオードD₂，抵抗R₉，NPNト
ランジスタQ₃の順に通電されてNPNトランジス
タQ₃がオンとなり、ノード２ａに電圧が発生す
る。この初期状態ではコンデンサCdは帯電され
ておらず、NPNトランジスタQ₅のベース電位は
略ゼロに等しくオフ状態となつている。一方、
NPNトランジスタQ₄のベースにはノード２ａの
電位からツエナーダイオードZ₂のツエナー電圧を
差し引いたレベルの電圧が加わつてオンとなるた
めコレクタ電流が流れ、これによつてNPNトラ
ンジスタQ₃のベース電流が減少する。従つてノ
ード２ａの電位の増加は抑えられ、約2V程度と
なる。

これと並行して、抵抗R₈を介してコンデンサ
Cdが徐々に充電されNPNトランジスタQ₅のベー
ス電位がある一定値以上に上昇するとNPNトラ
ンジスタQ₅がオンとなるためNPNトランジスタ
Q₄のコレクタ電流は減少し、この減少分がNPN
トランジスタQ₃のベースに流れ込む。これに合
わせてインバータ回路６内のコンデンサC₂も
徐々に充電され、NPNトランジスタQ₁のベース
電位が上昇し、NPNトランジスタQ₁がオンとな
ることによりインバータ回路６は発振を開始す
る。

インバータ回路６による発振が開始するとEL
素子５が発光すると同時に、トランスPTの端子
P₅より出力電圧が起動及び発振停止保護回路８
へ帰還される。この帰還された電圧はダイオード
D₁，コンデンサC₅によつて検波・整流され、ダ
イオードD₂のカソード側に印加され、ツエナー
ダイオードZ₄の両端間電圧に加えられるため
NPNトランジスタQ₃のベース電位が上昇する。
この結果NPNトランジスタQ₁がオンとなること
によつて低下するノード２ａの電位は上昇し、イ
ンバータ回路６の発振は徐々に強められ、ノード
８ａの電位も上昇する。これと並行してコンデン
サCdの充電も更に進み、NPNトランジスタQ₄，
Q₅による差動回路が平衡状態に達して回路全体
は安定な動作状態となる。

このように基準電圧発生部３にコンデンサCd
を設け電源投入後に基準電圧が徐々に上昇する構
成としたことにより、従来回路のように電源投入
直後にインバータ回路に電圧が加わり、これがト
ランスを介してEL素子５に等価的に急峻な（す
なわち高い周波数の）電圧を加えて過度の発光を
生じるということはない。もつともこのコンデン
サCdによる発光開始の遅れは人間の日常感覚で
はほとんど知覚できない程度のものであり、これ
に伴う不都合はない。

更に１乃至４の回路から構成される定電圧発生
回路は、可変抵抗Rxを変化させることによりノ
ード２ａの電位を変化させ、それによつてEL素
子５の明るさを調節できるとともにノード２ａの
電位をRxで決められた一定値に保つ。ここで簡
単のため可変抵抗Rxをゼロとし、ノード２ａの
電位が所定の値より上昇したとすると、この電位
の上昇分はNPNトランジスタQ₅に対しては、こ
の上昇分が抵抗R₈，R₇によつて分割されてベー
スに加わる。一方、NPNトランジスタQ₄に対し
ては、この電位の上昇分はそのままベースに加え
られることとなるため、NPNトランジスタQ₄の
ベース電位はNPNトランジスタQ₅のベース電位
より高くなり、NPNトランジスタQ₄のコレクタ
電流が増加することによつて、NPNトランジス
タQ₃のベース電流は減少する。これによりNPN
トランジスタQ₄のベース電位はQ₅のベース電位
と同電位になるまで低下する。

逆にノード２ａの電位が所定の値よりも低くな
つた場合には、NPNトランジスタQ₅のベース電
位はNPNトランジスタQ₄のベース電位より高く
なり、NPNトランジスタQ₄のベース電位はQ₅の
ベース電位と同電位となるまで上昇する。このよ
うに１乃至４の回路により構成される定電圧発生
回路は、外部からの影響に対してノード２ａの電
位を常に一定とするよう動作する。なお、ノード
２ａの電位は可変抵抗Rxによつて可変であり、
ノード２ａの電位の変化によつてインバータ回路
６の発振振幅が変化するため、EL素子５の輝度
を調節することができる。

負荷オープン対策回路９は、負荷として接続さ
れていたEL素子５の動作中に何らかの理由によ
り外れ、負荷がオープン状態となつた時のトラン
スPT，NPNトランジスタQ₁等の発熱及び破壊
を防止するための回路である。EL素子５が正常
に接続された状態でのNPNトランジスタQ₁のコ
レクタ電流Ic及びコレクタ電圧Vcを示すと第３
図のようになる。同図に示すようにコレクタ電流
Icが流れる期間ａの大部分はコレクタ電圧Vcは
略ゼロであり、従つて、コレクタ電流Icとコレク
タ電圧Vcの積に比例するコレクタ損失は小さく、
コレクタ損失によるトランスPT，NPNトランジ
スタQ₁の発熱はそれほど問題とはならない。

しかし、負荷オープン対策回路９はない状態で
負荷として接続されていたEL素子５が外れると、
EL素子５が持つ抵抗成分と、容量成分によるエ
ネルギーロスがなくなるため、トランスPTの端
子P₅よりの正帰還は過大となり、インバータ回
路３は著しい過発振の状態となる。又、EL素子
５が外れることにより、トランスPTの浮遊容量
による発振が起こり、NPNトランジスタQ₁のコ
レクタ電流Icの位相とコレクタ電圧Vcの位相の
相関関係はなくなる。このため過大なコレクタ損
失が発生し、トランスPT，NPNトランジスタ
Q₁が発熱すると共に、トランジスタQ₁が破壊す
る危険性も生じる。

第２図に示す負荷オープン対策回路９はNPN
トランジスタQ₂のベースとNPNトランジスタQ₁
のコレクタとの間にツエナーダイオードZ₁を接続
し、ツエナーダイオードZ₁によりNPNトランジ
スタQ₁のコレクタ電圧の上限値を定める構成と
されている。動作中に何らかの理由で、EL素子
５が外れ、負荷がオープン状態となり、NPNト
ランジスタQ₁のコレクタ電圧が所定の値以上に
高くなろうとするツエナーダイオードZ₁がオンと
なり電流が流れ、コンデンサC₃を充電し、これ
と略同時にNPNトランジスタQ₂をオンとする。
これによつてNPNトランジスタQ₁のベース電位
が低下して、NPNトランジスタQ₁はカツト・オ
フ状態となる。この時、同時にコンデンサC₂も
放電し、更にコンデンサC₃もそれまでに帯電し
ていた分の電荷が放電してNPNトランジスタQ₂
もオフとなる。

その後のNPNトランジスタQ₁のコレクタ電圧
の状態を第４図に示す。t₁において負荷がオープ
ンとなりNPNトランジスタQ₂がオフとなつた時
点t₂からコンデンサC₂の充電が開始され、このコ
ンデンサC₂の充電が行なわれている期間（t₂から
t₃まで）は発振は行なわれない。t₃においてコン
デンサC₂の充電が完了すると、再びNPNトラン
ジスタQ₁はオンとなつて不要発振を開始し、そ
の振幅が徐々に大きくなる。しかし、この振幅が
t₄で前記ツエナーダイオードZ₁で決まる所定レベ
ルの電圧になると、ツエナーダイオードZ₁に電流
が流れ、上記と同様にNPNトランジスタQ₁はカ
ツト・オフ状態となり、以後このような動作が繰
り返されることとなる。

このように間欠的に不要な発振が起こり、その
他の大部分の期間はNPNトランジスタQ₁がオフ
状態となつているため、負荷がオープン状態とな
つた場合であつても、そのために生じる不要発振
による発熱はほとんど起こらない。またこの状態
でEL素子５を再び接続すれば、正常な状態での
動作が再開されるため、一般のユーザーであつて
も簡単に元の状態へ復帰させられるという利点が
ある。

次に発振停止保護動作につき説明する。通常の
EL素子点灯用電源は、負荷がシヨートしたりあ
るいはインバータ回路に部品異常があると発振停
止状態となるが、発振用の素子には発振状態と同
様の電圧が加わつているため発振用のトランジス
タQ₁が加熱状態となる。そこで本実施例では、
第２図の起動及び発振停止保護回路８中、ツエナ
ーダイオードZ₄によつてインバータ回路６が発振
を開始するのに必要最少限の電圧を少し越えた値
に設定し、この電圧によつてインバータ回路６が
発振を開始し、トランスPTの端子P₅からその発
振電圧をダイオードD₁により検波しコンデンサ
C₅により平滑化して、ダイオードD₂のカソード
側に正帰還させる構成とした。この構成により、
発振によつて発生した電圧が更に新たな発振を行
なわせるための電圧となり、ノード２ａが可変抵
抗Rxによつて設定される電位になるまで発振が
成長することとなる。

EL素子５が点灯中に、負荷のシヨートなどに
よつてインバータ回路６の発振が停止したとする
と、トランスPTの端子P₅から起動及び発振停止
保護回路８へ正帰還する電圧は発生しなくなり、
従つてノード８ａの電位はツエナーダイオードZ₄
によつて設定される最低電位の状態となる。

第５図に発振状態にある負荷を時刻u₁において
シヨートし、発振を停止させた場合のNPNトラ
ンジスタQ₁のコレクタ電流Icとコレクタ電圧Vc
の変化の様子を示す。同図より時刻u₂以降は、コ
レクタ電流Ic、コレクタ電圧Vc共に発振状態で
の平均値（破線で示す）よりかなり低い一定値に
落ち着くことがわかる。したがつて、この場合に
はコレクタ損失は発振中よりもさらに低減される
こととなり、NPNトランジスタQ₁，Q₃などが発
熱することはない。

考案の効果 上述の如く、本考案によれば、電源投入直後に
EL素子の輝度を不都合がない程度に遅延させて
から通常の輝度に達するようにしたため、従来の
ように電源投入直後に急激に輝度を増して良好な
表示を妨げることがないという特長を有する。

【図面の簡単な説明】

第１図は本考案の原理ブロツク図、第２図は本
考案の一実施例の回路図、第３図はインバータ回
路のトランジスタの動作状態を示す図、第４図は
オープン対策保護回路の動作説明図、第５図は起
動及び発振停止保護回路の動作説明図、第６図は
従来回路の回路図、第７図はEL素子の等価回路
図である。 １……電圧制御部、２……検出部、３……遅延
時間発生部、４……比較部、５……EL素子、６
……インバータ回路、Cd……コンデンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 出力電圧を変化させることができる電圧制御部
   と、該電圧制御部の出力電圧を検出する検出部
   と、基準電圧を発生する基準電圧発生部と、該検
   出部が検出した検出電圧と該基準電圧発生部が発
   生した基準電圧とを比較しその差に応じて発生す
   る出力信号によつて該電圧制御部の出力電圧を変
   化させる比較部とを有し、エレクトロルミネセン
   ス素子を負荷とするインバータ回路に定電圧を供
   給するインバータ回路用の定電圧発生回路におい
   て、該基準電圧発生部にコンデンサを設けて遅延
   時間発生部とし、電源投入時から該遅延時間発生
   部による基準電圧発生までの期間を遅延させる構
   成としたインバータ回路用の定電圧発生回路。