JPH0543236B2 - - Google Patents

Info

Publication number
JPH0543236B2
JPH0543236B2 JP62292382A JP29238287A JPH0543236B2 JP H0543236 B2 JPH0543236 B2 JP H0543236B2 JP 62292382 A JP62292382 A JP 62292382A JP 29238287 A JP29238287 A JP 29238287A JP H0543236 B2 JPH0543236 B2 JP H0543236B2
Authority
JP
Japan
Prior art keywords
waveform shaping
pulse
circuit
level
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62292382A
Other languages
Japanese (ja)
Other versions
JPH01133491A (en
Inventor
Shunichi Wakabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62292382A priority Critical patent/JPH01133491A/en
Publication of JPH01133491A publication Critical patent/JPH01133491A/en
Publication of JPH0543236B2 publication Critical patent/JPH0543236B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明はCATVコンバータに用いられるキー
イングパルス波形整形処理装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a keying pulse waveform shaping processing device used in a CATV converter.

従来の技術 キーイング信号とは、画像スクランブル信号を
デイスクランブルするのに必要な情報を有するパ
ルス群のことである。このキーイング信号は通
常、映像信号のヘツドにおいて、映像信号ととも
に入力される。またキーイング信号としては正極
性のものと負極性のものとがある。
BACKGROUND OF THE INVENTION A keying signal is a group of pulses containing the information necessary to descramble an image scramble signal. This keying signal is usually input together with the video signal at the head of the video signal. Furthermore, the keying signals include those of positive polarity and those of negative polarity.

第2図は従来のキーイングパルス波形整形回路
の構成を示すブロツク図である。第2図におい
て、入力端子1より印加された波形整形前のキー
イング信号は、DC CUT回路2に設けられたコ
ンデンサDC成分が除去され、自動波形整形回路
3に入力される。自動波形整形回路3では、DC
CUT回路2の出力パルスの所定の直流レベルを
与えると同時にピークホールドを行う。直流レベ
ルとピークレベルの関係は第3図aに示す通りで
ある。そしてピークレベルとDCレベル検出し、
これらのレベル差を分割し、スライスレベルを決
め、第3図bに示すようなキーイングパルスに波
形整形するのである。
FIG. 2 is a block diagram showing the configuration of a conventional keying pulse waveform shaping circuit. In FIG. 2, a keying signal before waveform shaping applied from an input terminal 1 is inputted to an automatic waveform shaping circuit 3 after a capacitor DC component provided in a DC CUT circuit 2 is removed. In automatic waveform shaping circuit 3, DC
A predetermined DC level of the output pulse of the CUT circuit 2 is applied, and at the same time peak hold is performed. The relationship between the DC level and the peak level is as shown in FIG. 3a. Then detect the peak level and DC level,
These level differences are divided, a slice level is determined, and the waveform is shaped into a keying pulse as shown in FIG. 3b.

発明が解決しようとする問題点 しかしながら、上記の従来のような構成では、
正極性のキーイング信号が入力された場合は問題
はないが、負極性のキーイング信号が入力された
場合には、第4図aに示すようにDCレベルとピ
ークレベルが同一レベルであるために、自動波形
整形回路において、スライスレベルの設定ができ
ず、ひいては信号処理できないという問題を有し
ていた。
Problems to be solved by the invention However, with the above conventional configuration,
If a keying signal of positive polarity is input, there is no problem, but if a keying signal of negative polarity is input, as shown in Figure 4a, the DC level and peak level are the same level, so In automatic waveform shaping circuits, there was a problem in that slice levels could not be set and signal processing could not be performed.

本発明は上記問題点に鑑み、正極性、負極性ど
ちらのキーイング信号も波形整形を行い、かつす
べて正極性にして出力することのできる集積化に
適合したキーイングパルス波形整形処理装置を提
供することを目的とするものである。
In view of the above-mentioned problems, the present invention provides a keying pulse waveform shaping processing device suitable for integration, which can perform waveform shaping on both positive polarity and negative polarity keying signals and output them all with positive polarity. The purpose is to

問題点を解決するための手段 この目的を達成するために本発明の入力キーイ
ング信号の直流成分を除去し、DCレベルを所定
レベルに設定するDC CUT回路と、この所定レ
ベルとピークレベルとからスライスレベルを設定
し、入力キーイング信号をスライスしパルス整形
する第1、第2の波形整形回路と、第1、第2の
波形整形回路のパルス出力の有無をそれぞれ検出
する第1、第2のパルス有無判定回路と、第2の
波形整形回路の入力側に設けられ入力キーイング
信号をレベル反転する反転回路と、第1、第2の
波形整形回路の出力信号を第1、第2のパルス有
無判定回路の出力にもとずいて選択的に出力する
出力回路を設け、選択的に出力するようにしたも
のである。
Means for Solving the Problem In order to achieve this object, the present invention includes a DC CUT circuit that removes the DC component of the input keying signal and sets the DC level to a predetermined level, and slices from the predetermined level and the peak level. First and second waveform shaping circuits that set the level, slice and pulse-shape the input keying signal, and first and second pulses that detect the presence or absence of pulse output from the first and second waveform shaping circuits, respectively. an inverting circuit provided on the input side of the second waveform shaping circuit to invert the level of the input keying signal; and an inverting circuit provided on the input side of the second waveform shaping circuit to determine whether the output signals of the first and second waveform shaping circuits have the first and second pulses. An output circuit that selectively outputs an output based on the output of the circuit is provided to selectively output the output.

作 用 上記構成によつて、正、負極性どちらのキーイ
ング信号も入力されたキーイング信号をそのまま
処理する信号処理系と、反転して処理する信号処
理系とにより処理できるようになり、その出力も
正極性のパルス信号として得ることができ入力キ
ーイング信号の極性が異なる送信方式に対して互
換性がとれるようになる。
Effects With the above configuration, both positive and negative polarity keying signals can be processed by a signal processing system that processes the input keying signal as it is, and a signal processing system that inverts it and processes it, and the output thereof also increases. The input keying signal can be obtained as a pulse signal of positive polarity, making it compatible with transmission systems in which the polarity of the input keying signal is different.

実施例 以下、本発明の一実施例のキーイングパルス波
形整形処理装置について図面を参照しながら説明
する。第1図に本実施例のキーイングパルス波形
整形処理回路のブロツク図を示す。なお、第2図
に示した従来の構成と同様のものについては同符
号を付してその詳細な説明を省略する。
Embodiment Hereinafter, a keying pulse waveform shaping processing device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of the keying pulse waveform shaping processing circuit of this embodiment. Components similar to the conventional configuration shown in FIG. 2 are given the same reference numerals, and detailed explanation thereof will be omitted.

第1図において、入力端子1よりキーイング信
号が入力される。入力端子1に入力されたキーイ
ング信号は、それぞれDC CUT回路2と反転回
路6に入力される。DC CUT回路2に入力され
たキーイング信号はDC成分は除去され、正極性
波形整形回路3で波形整形される。つまり一定パ
ルス幅にそのパルス幅が設定されるとともに、
DCレベルが所定レベルにレベル設定され、この
DCレベルとピークレベルとからスライスレベル
が算出され入力信号がスライスされる。そしてこ
の正極性波形整形回路3の出力は正極性パルス有
無判定回路5に入力される。この正極性パルス有
無判定回路5においては、正極性波形整形回路3
の出力にパルス信号が有るか否かが判定され、パ
ルス出力がない場合には、Hレベル信号、パルス
出力が有る場合にLレベル信号が出力される。
In FIG. 1, a keying signal is input from an input terminal 1. The keying signal input to the input terminal 1 is input to the DC CUT circuit 2 and the inverting circuit 6, respectively. The DC component of the keying signal input to the DC CUT circuit 2 is removed, and the keying signal is waveform-shaped by the positive polarity waveform shaping circuit 3. In other words, the pulse width is set to a constant pulse width, and
The DC level is set to a predetermined level and this
A slice level is calculated from the DC level and the peak level, and the input signal is sliced. The output of this positive polarity waveform shaping circuit 3 is input to a positive polarity pulse presence/absence determination circuit 5. In this positive polarity pulse presence determination circuit 5, the positive polarity waveform shaping circuit 3
It is determined whether or not there is a pulse signal in the output. If there is no pulse output, an H level signal is output, and if there is a pulse output, an L level signal is output.

反転回路6に印加された入力キーイング信号は
直流レベルを基準に反転される。入力キーイング
信号が正極性の場合、この反転回路6を通ると負
極性になる。反転回路6は信号はDC CUT回路
7において直流成分が除去されて、入力キーイン
グが正極性であれば第4図aの形で、また負極性
であれば第3図aの形で負極性波形整形回路8に
入力される。負極性波形整形回路8においては、
正極性波形整形回路3と同様にレベルスライスと
パルス幅設定が行なわれる。もし入力信号が第4
図aに示すようなものであつた場合、DCレベル
と、ピークレベルがほぼ一致し、波形整形回路
3,8を通ると、パルスは除去されてしまう。負
極性パルス有無判定回路9では、正極性パルス有
無判定回路5と同様にして負極性波形整形回路8
の出力にパルス信号が有るか否かが検出される。
波形整形回路3,8ならびにパルス有無判定回路
5,9の出力は、パルス出力バツフア回路10に
入力される。このパルス出力バツフア回路10
は、パルス有無判定回路5,9の出力がLレベル
であつた例のみの波形整形回路3,8の出力パル
スを、キーイングパルス出力として出力する。入
力キーイング信号が正極性の場合は、正極性波形
整形回路3の出力のみが、入力キーイング信号が
負極性の場合には負極性波形整形回路8の出力が
キーイングパルス出力として得られる。
The input keying signal applied to the inverting circuit 6 is inverted with respect to the DC level. When the input keying signal has positive polarity, it becomes negative polarity after passing through this inversion circuit 6. In the inverting circuit 6, the DC component of the signal is removed in the DC CUT circuit 7, and if the input keying is positive polarity, it becomes a negative polarity waveform in the form shown in Fig. 4a, and if it is negative polarity, it becomes a negative polarity waveform in the form shown in Fig. 3a. The signal is input to the shaping circuit 8. In the negative polarity waveform shaping circuit 8,
Similar to the positive polarity waveform shaping circuit 3, level slicing and pulse width setting are performed. If the input signal is
In the case shown in FIG. a, the DC level and the peak level almost match, and the pulses are removed after passing through the waveform shaping circuits 3 and 8. In the negative polarity pulse presence/absence determination circuit 9, in the same way as the positive polarity pulse presence/absence determination circuit 5, the negative polarity waveform shaping circuit 8
It is detected whether or not there is a pulse signal in the output.
The outputs of the waveform shaping circuits 3 and 8 and the pulse presence/absence determining circuits 5 and 9 are input to a pulse output buffer circuit 10. This pulse output buffer circuit 10
outputs the output pulses of the waveform shaping circuits 3 and 8 only in the case where the outputs of the pulse presence determination circuits 5 and 9 are at L level as keying pulse outputs. When the input keying signal is of positive polarity, only the output of the positive polarity waveform shaping circuit 3 is obtained as a keying pulse output, and when the input keying signal is of negative polarity, the output of the negative polarity waveform shaping circuit 8 is obtained as the keying pulse output.

このように、キーイング信号入力として、正、
負どちらの極性の信号が入ろうとも、波形整形さ
れ、かつ、すべて正極性のパルスにして出力され
る。
In this way, as the keying signal input, the positive,
No matter which polarity of the negative signal is input, the waveform is shaped and all are output as positive polarity pulses.

以上のように本実施例によれば、既存の自動波
形整形回路、および、パルス有無判定回路の特長
を生かしたまま、簡単に2極性のパルスに対応で
き、集積化にも適した回路構成が得られる。
As described above, according to this embodiment, a circuit configuration that can easily handle bipolar pulses and is suitable for integration while taking advantage of the features of the existing automatic waveform shaping circuit and pulse presence/absence determination circuit is created. can get.

発明の効果 以上のように本発明によれば、2極性のパルス
の波形整形処理を可能にすることにより、数種の
キーイングパルスの波形整形処理ができ、集積化
による回路の標準化という面からもその実用的効
果は大なるものがある。
Effects of the Invention As described above, according to the present invention, by making it possible to perform waveform shaping processing on bipolar pulses, it is possible to perform waveform shaping processing on several types of keying pulses. Its practical effects are significant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のキーイングパルス
波形整形処理装置におけるブロツク図、第2図は
従来例のブロツク図、第3図、第4図は波形整形
処理を説明する波形図である。 3,8……波形整形回路、5,9……パルス有
無判定回路、6……反転回路、10……パルス出
力バツフア回路。
FIG. 1 is a block diagram of a keying pulse waveform shaping processing device according to an embodiment of the present invention, FIG. 2 is a block diagram of a conventional example, and FIGS. 3 and 4 are waveform diagrams illustrating waveform shaping processing. 3, 8... Waveform shaping circuit, 5, 9... Pulse presence/absence determination circuit, 6... Inverting circuit, 10... Pulse output buffer circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力キーイング信号の直流成分を除去し、
DCレベルを所定レベルに設定するDC CUT回路
と、この所定レベルとピークレベルとからスライ
スレベルを設定し、前記入力キーイング信号をス
ライスしパルス整形する第1、第2の波形整形回
路と、前記第1、第2の波形整形回路のパルス出
力の有無をそれぞれ検出する第1、第2のパルス
有無判定回路と、前記第2の波形整形回路の入力
側に設けられ前記入力キーイング信号をレベル反
転する反転回路とを備え、前記第1、第2の波形
整形回路の出力信号を前記第1、第2のパルス有
無判定回路の出力にもとずいて選択的に出力する
出力回路を備えることを特徴とするキーイングパ
ルス波形整形処理装置。
1 Remove the DC component of the input keying signal,
a DC CUT circuit that sets the DC level to a predetermined level; first and second waveform shaping circuits that set a slice level from the predetermined level and the peak level, slice and pulse-shape the input keying signal; 1. First and second pulse presence/absence determination circuits each detecting the presence or absence of a pulse output of the second waveform shaping circuit, and are provided on the input side of the second waveform shaping circuit and invert the level of the input keying signal. and an output circuit that selectively outputs the output signals of the first and second waveform shaping circuits based on the outputs of the first and second pulse presence/absence determination circuits. Keying pulse waveform shaping processing device.
JP62292382A 1987-11-19 1987-11-19 Keying pulse waveform shaping processing device Granted JPH01133491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62292382A JPH01133491A (en) 1987-11-19 1987-11-19 Keying pulse waveform shaping processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62292382A JPH01133491A (en) 1987-11-19 1987-11-19 Keying pulse waveform shaping processing device

Publications (2)

Publication Number Publication Date
JPH01133491A JPH01133491A (en) 1989-05-25
JPH0543236B2 true JPH0543236B2 (en) 1993-07-01

Family

ID=17781066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62292382A Granted JPH01133491A (en) 1987-11-19 1987-11-19 Keying pulse waveform shaping processing device

Country Status (1)

Country Link
JP (1) JPH01133491A (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914449U (en) * 1982-07-20 1984-01-28 三洋電機株式会社 Synchronous signal input circuit
JPS5951688A (en) * 1982-09-17 1984-03-26 Sanyo Electric Co Ltd Television system
JPS59112776A (en) * 1982-12-20 1984-06-29 Sony Corp Digital data receiver
JPS61290482A (en) * 1985-06-18 1986-12-20 松下電器産業株式会社 Synchronous input device for display devices

Also Published As

Publication number Publication date
JPH01133491A (en) 1989-05-25

Similar Documents

Publication Publication Date Title
WO1994016499A3 (en) Signal processing system
ATE183046T1 (en) METHOD AND DEVICE FOR MIXING VIDEO DATA SIGNALS FROM DIFFERENT SOURCES AND MULTIMEDIA SYSTEM HAVING SUCH A DEVICE
EP0404395A3 (en) Image processing system
JPH0135295B2 (en)
GB1195388A (en) Synchronizing System for Television Receivers
JPH01133491A (en) Keying pulse waveform shaping processing device
JPS57208782A (en) Color solid-state image pickup device
JPH025073B2 (en)
JPS6093878A (en) Picture reader
EP0354782A3 (en) Image processor for detecting incomplete articles
EP0209369A3 (en) Recording visual images
JPS57163805A (en) Method and device for inspecting thickness of tablet
JPS6151473B2 (en)
FR2453569A1 (en) METHOD AND CIRCUIT FOR AUTOMATIC ADJUSTMENT OF THE DEVIATION LIMIT FOR SECAM ENCODERS
RU2004933C1 (en) Method of information compression of videosignal and device for its implementation
JP2880776B2 (en) Image sensor signal processing device
JP2985212B2 (en) Edge detection circuit
JP2987632B2 (en) Imaging device
JPS56149872A (en) Ghost removing device
JPS5549051A (en) Pcm data signal separation system
JPH0125104B2 (en)
JPS6441377A (en) Area identification method for picture processing unit
JPH0317088B2 (en)
JP2901428B2 (en) Integrated circuit
SU1005101A1 (en) Device for recognition lines in object pictures