JPH0543271B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トリガの発明を目視できるデジタル
ストレージオシロスコープの如き波形取込装置に
関する。

〔従来技術〕

１Hzのような低周波数のイベント（現象）を観
測することは、従来の（非ストレージ型の）オシ
ロスコープでは困難である。これは、オシロスコ
ープのスクリーン上にトレースを十分低速に掃引
し、且つその描かれた波形表示の残像を維持する
ことが難しいからである。この問題は、デジタル
オシコスコープ（DSO）では解決される。

DSOでは、イベントを表わす信号が所定の速
度でサンプリングされ、このサンプル値が時間的
に関連した形でメモリに記憶され、信号取込終了
後、このメモリの内容によつてオシロスコープ表
示部が駆動される。

デジタルオシロスコープのメモリの内容は、仮
想的に表示を構成する波形レコードである。つま
り、この波形レコードまたはその一部を用いて可
視表示が行える。しかし、常に、波形レコードを
可視表示に用いる必要はない。DSO動作のスキ
ヤンモードでは、波形レコードの更新は次のよう
に行われる。即ち、新たなサンプルが取られる毎
に、そのサンプルは、既に記憶されている情報に
影響を与えることなく波形レコードに追加され
る。この波形レコードを用いて可視表示を行う
と、新たなサンプルが追加される毎に、表示波形
は１サンプル点だけ右へ拡張して更新（アツプデ
ート）される。DSOがロールモードで動作する
場合、新たなサンプルが記憶されるとき、メモリ
内に残つている最も古い情報が波形レコードから
消去される。この波形レコードを可視表示に用い
ると、新たなサンプルが取られる毎に表示波形は
１サンプル点だけ左へシフトされ、最新のサンプ
ルが常にスクリーン上の水平方向における同一位
置に現われる。

スキヤンモードでは、DSOの操作者は、新た
に取込まれた波形情報を既に取込まれた波形情報
の背景と対照することができる一方、ロール動作
モードでは、波形メモリ容量に無関係に無限に取
込を継続することができる。

また、DSOを用いれば、トリガイベントの前
後に起こつたイベントを観測できる。或るトリガ
イベントが定められれば、DSOの発生した波形
レコードはそのトリガイベントの発生時点を内包
する必要があり、トリガイベントの発生に基づい
て信号取込の終了動作が開始される。

大抵のDSOでは、信号取込装置は、まずプリ
トリガ充足（pretrigger fill）状態から動作を開
始し、トリガ待受状態になり、トリガを受けた
後、ポストトリガ充足（post trigger fill）状態
に移る。ポストトリガ充足状態で充分な個数のサ
ンプルを受けて波形レコードが完成すると、信号
取込が終了する。

〔発明が解決しようとする問題点〕

しかしながら、従来のDSOには、トリガイベ
ントが発生したことを操作者に報知する手段がな
かつた。

本発明の目的は、非常に変化が低速の入力信号
を観測する際にトリガ・イベントの発生を操作者
が容易に知覚可能な波形取込装置を提供すること
である。

〔問題点を解決するための手段〕

本発明の波形取込装置は、入力信号を順次波形
データに変換する取込回路４と、上記波形データ
を記憶する波形メモリ８と、プリトリガの設定に
応じて上記波形メモリにトリガ・イベント以前の
プリトリガ波形データを所定数記憶した後上記波
形メモリの残りの記憶領域に上記トリガ・イベン
ト以後のポストトリガ波形データを記憶するよう
に上記波形メモリを制御する制御手段６とを有す
る。

この波形取込装置によれば、上記制御手段６
は、上記プリントトリガ波形データを上記所定数
だけ上記波形メモリに順次記憶し、次に新しい波
形データを記憶する毎に上記波形メモリ内の最古
のプリトリガ波形データを順次消去する動作を上
記トリガ・イベントまで継続し、該トリガ・イベ
ント以後、上記波形メモリの残りの記憶領域に上
記ポストトリガ波形データを順次記憶するように
制御することを特徴としている。

〔実施例〕

第１図は、本発明の波形取込装置を具現する
DSO１５の簡略ブロツク図である。DSO１５は、
テストポイント（図示せず）の信号を取込回路４
に導くためのプローブ２を有する。DSO１５の
取込モードでは、取込回路４が、マイクロプロセ
ツサを含む制御器６の制御の下にテストポイント
の信号をデジタル化し、そのデジタル信号を波形
メモリ８に入力して波形レコードを形成する。サ
ンプルは周期的に取込まれ、サンプル値が書込ま
れるメモリ位置のアドレスは、そのサンプルが取
込まれた時点に対応する。有効なサンプリング速
度は、サンプリング速度制御部７により決定され
る。制御部７は50ns／サンプル（20MHz）から50
mg／サンプル（20Hz）まで１、２、５系列でサン
プリング速度を切換設定できる。信号線１１を介
して外部からサンプリング制御信号を供給すれ
ば、任意の長いサンプリング周期を得ることもで
きる。図示のDSOにおいて、本発明は低サンプ
リング速度、例えば1kHz（1ms／サンプル）以下
でのみ具現される。

表示モードでは、波形メモリ８に記憶されたサ
ンプル値が読出され、デジタルアナログ変換器
（DAC）９によりアナログ信号に変換される。こ
のアナログ信号に基づいて、10.24水平デイビジ
ヨン（div）のCRT１２の垂直偏向増幅器が駆動
される。

波形メモリ８からのデータ読出のための時間に
関連したアドレス信号はDAC１３によつてアナ
ログ信号に変換され、この信号に基づいてCRT
１２の水平偏向増幅器１４が駆動される。

波形メモリ８は、4096個の個別アドレス位置を
有するので、全アドレス位置が充足されると、波
形メモリ８は4096個のデジタルワードから成る波
形レコードになる。DAC１３は10ビツトのデジ
タルワードを変換するので、水平偏向信号は1024
個の異なる値を取り得る。したがつて、CRT１
２の最大1024個のサンプル点を表示することがで
きる。

CRT上に表示されるサンプル点の個数は、
TIME／DIV制御部１６及びサンプリング速度に
よつて決まる。TIME／DIV制御部１６は、サン
プリング速度制御部７と同様に、所定個の、例え
ば50ns／divから5s／divまで、１、２、５系列の
設定を有する。一例として、波形レコードが約
20s（5ms×4096サンプル）の取込期間に対応する
ように、サンプリング速度が5ms／サンプルに設
定され、且つ、表示モードにおいてTIME／DIV
が5ms／divに設定されているとすると、50msの
表示期間に対応する10個のサンプル点のみが
10.24divのスクリーンに表示されることになる。
また、TIME／DIVが2ms／divに設定された場
合、表示期間は20msになり、波形レコードの４
個のサンプル値のみが波形表示に利用される。
TIME／DIVが0.5s／divに設定された場合、表示
期間は5sになり、1024個のサンプル値が表示に用
いられる。

表示幅が、波形レコードの取込期間より短い表
示期間に対応するように、TIME／DIV制御部１
６が設定された場合、表示される波形レコードの
部分はアクテイブカーソル制御部１８で選択され
る。アクテイブカーソルは、次のように定められ
る。即ち、アクテイブカーソルが水平方向に動か
されたとき、そのカーソルがスクリーン上に残る
ように表示期間が取込期間に対して移動する。

DSOは、関心あるイベント（トリガイベント）
を、そのトリガイベント前に発生したイベント
（プリトリガイベント）及びトリガイベント後に
発生したイベント（ポストトリガイベント）と共
に含む波形の観測に用いられることが多い。トリ
ガイベント自体は、所定の値の帯（範囲）を所定
の方向（＋又は−）に横切る信号の大きさで定め
ることができる。トリガイベントが定まれば、操
作者は、波形レコードのどれだけの分量をプリト
リガ部分に割り当てるかを決める。例えば、操作
者は、波形メモリの25％（即ち1024サンプル）が
サンプルで満たされるまで信号取込の終了動作の
開始を禁止し、1024個のサンプルを受けたとき制
御器６が信号線１７を介して取込回路４ヘトリガ
イネーブル信号を送出し、DSO１５がトリガ待
受状態に入るように決めることができる。DSO
１５がトリガ待受状態にあるとき取込回路４が有
効なトリガイベントを検出すると、信号線１９を
介して制御器６へトリガ信号が送出されて制御器
６はポストトリガ充足状態に入る。

第１図のDSO１５は、低周波数で変化するイ
ベントを表わす信号の取込中、ロールモードまた
はスキヤンモードで動作し得る。

第２ａ図に示すように、関心あるイベントが信
号変化３２，３４，３６であり、信号変化３８，
４０，４２ではない一連のイベントを含む波形を
観測しようとするとき、DSOの操作者は、取込
期間Ｔをカバーする波形レコードを得るために、
信号が帯４４を上方（＋）に横切るときトリガ信
号を発生し、トリガイネーブル信号は波形レコー
ドの1/4が充足されたとき発生するようDSOを制
御することができる。これによつて、最終的な波
形レコードは、トリガイベント情報だけでなくそ
の前後の所望のイベントに関する情報をも含むこ
とが保証される。

信号取込を開始して、トリガイネーブル信号が
発生するまで、波形メモリ８はスキヤンモードで
更新される。第２ｂ，第２ｃ，第２ｄ図は、夫々
信号取込開始（ｔ＝０）後のt₁，t₂，t₃の時点の
仮想表示波形を示す。これらの図から判るよう
に、T/4より早い時点ｔでは、新たはサンプルの
各々は、既に波形メモリ８に記憶されている情報
に影響を与えることなく波形メモリ８に追加され
る。第２ｄ図の破線は、波形メモリが時点t₃後も
スキヤンモードで更新されていくとした場合に進
展する仮想表示の様子を示す。信号取込がトリガ
イネーブル点に達すると、制御器はスキヤンモー
ドからロールモードに切替わり、第２ｅ，第２ｆ
図に示すように新たなサンプルが記憶される度
に、波形メモリ８内の最古のサンプルが消去され
る。トリガイベントが発生すると（第２ｇ図）、
制御器６はスキヤンモードに戻り、信号取込が完
了するまで、即ち波形メモリ８が満たされるまで
スキヤンモードに止まる（第２ｈ図参照）。

したがつて、この波形レコードを可視表示に用
いれば、スキヤンモードからロールモードへの変
化が、トリガイネーブル点への到達を操作者に知
らせる可視表示となり、ロールモードから再度ス
キヤンモードへ戻る変化がトリガイベントの発生
を知らせる可視表示となる。波形レコードが可視
表示に利用されない場合であつても、スキヤンモ
ードからロールモードへ、更にロールモードから
スキヤンモードへの変化を利用して、プリトリガ
充足状態からトリガ待受状態、更にトリガ待受状
態からポストトリガ充足状態へとDSOの状態が
変化したことを知覚可能な形式で表わすことがで
きる。

ロールモードの動作を容易にするために、波形
レコードは、波形メモリ８の任意の位置から始ま
り、最後の位置が充足されたら初めの位置に戻る
ように構成される。例えば、第２図の場合、時点
t₄、t₅、t₆が夫々記憶位置3000、3050、3100に対
応するような或る時点（ｔ＝０）で信号取込が始
まつたとすると、時点t₄＋Ｔ／４、t₅＋Ｔ／４、
t₆＋Ｔ／４は夫々記憶位置4024、4074、0028
（4124−4096）に対応し、時点t₆＋Ｔは記憶位置
3099に対応する。

本発明は上述した特定の実施例に限定されるも
のではなく、種々の変形・変更が行える。例え
ば、波形メモリと表示装置とは同一機器内に内蔵
される必要はなく、表示装置はメインフレームオ
シロスコープの一部とし、取込回路、波形メモリ
及び制御器はプラグインデジタイザの一部として
もよい。制御器がマイクロプロセツサを基本とす
ることは必ずしも必要でない。例えば、代りにプ
ログラマブルロジツクアレイによるステートマシ
ンで制御器を構成してもよい。

〔発明の効果〕

本発明の波形取込装置によれば、変化が低速の
入力信号に対し、トリガ・イベント以前のプリト
リガ状態では波形メモリに順次所定のプリトリガ
波形データを記憶した後には、新しい波形データ
を記憶する毎に最古のプリトリガ波形データを順
次消去する所謂ロール・モードで動作するので操
作者は表示状態からプリトリガ状態であることが
一目瞭然に知覚出来る。また、トリガ・イベント
発生以後は、ポストトリガ波形データを順次波形
メモリに記憶する動作に変化するのでトリガ・イ
ベントの発生時点及びそれ以後のポストトリガ状
態であることも目視で容易に知覚出来る。

【図面の簡単な説明】

第１図は、本発明の波形取込装置を利用したデ
ジタルストレージオシロスコープのブロツク図、
第２図は第１図のオシロスコープの動作を説明す
るための波形図である。 図中、４は取込回路、６は制御手段、８は波形
メモリ、９及び１３はDAC、１２はCRTを示
す。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号を順次波形データに変換する取込回
   路と、上記波形データを記憶する波形メモリと、
   プリトリガの設定の応じて上記波形メモリにトリ
   ガ・イベント以前のプリトリガ波形データを所定
   数記憶した後上記波形メモリの残りの記憶領域に
   上記トリガ・イベント以後のポストトリガ波形デ
   ータを記憶するように上記波形メモリを制御する
   制御手段とを有する波形取込装置において、 上記制御手段は、上記プリトリガ波形データを
   上記所定数だけ上記波形メモリに順次記憶し、次
   に新しい波形データを記憶する毎に上記波形メモ
   リ内の最古のプリトリガ波形データを順次消去す
   る動作を上記トリガ・イベントまで継続し、該ト
   リガ・イベント以後、上記波形メモリの残りの記
   憶領域に上記ポストトリガ波形データを順次記憶
   するように制御することを特徴とする波形取込装
   置。