JPH0543300B2 - - Google Patents
Info
- Publication number
- JPH0543300B2 JPH0543300B2 JP60503972A JP50397285A JPH0543300B2 JP H0543300 B2 JPH0543300 B2 JP H0543300B2 JP 60503972 A JP60503972 A JP 60503972A JP 50397285 A JP50397285 A JP 50397285A JP H0543300 B2 JPH0543300 B2 JP H0543300B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- metal
- contact
- trimming
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/26—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material
- H01C17/265—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing
- H01C17/267—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by converting resistive material by chemical or thermal treatment, e.g. oxydation, reduction, annealing by passage of voltage pulses or electric current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/43—Resistors having PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/80—Electrical treatments, e.g. for electroforming
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
請求の範囲
1 集積回路内に配置された受動素子の値を調節
する方法であつて、 前記素子の少なくとも各端部に金属接点領域を
形成する工程、 少なくとも一方の接点領域から他の接点領域へ
向かつて金属を移動させるに充分な電流を前記素
子を通つて一方方向にだけ流す工程、および 所定時間の経過後前記電流を打切る工程、を具
備することを特徴とする前記方法。
する方法であつて、 前記素子の少なくとも各端部に金属接点領域を
形成する工程、 少なくとも一方の接点領域から他の接点領域へ
向かつて金属を移動させるに充分な電流を前記素
子を通つて一方方向にだけ流す工程、および 所定時間の経過後前記電流を打切る工程、を具
備することを特徴とする前記方法。
2 前記受動素子は抵抗である請求の範囲第1項
に記載の方法。
に記載の方法。
3 複数個の接点が前記接点領域間に形成される
請求の範囲第1項に記載の方法。
請求の範囲第1項に記載の方法。
4 前記接点領域は各々頂点部を有し、該頂点部
がお互いを指すように第1および第2の接点領域
を形成する工程を含む請求の範囲第1項に記載の
方法。
がお互いを指すように第1および第2の接点領域
を形成する工程を含む請求の範囲第1項に記載の
方法。
5 前記受動素子は拡散抵抗である請求の範囲第
2項に記載の方法。
2項に記載の方法。
6 前記受動素子はイオンインプラント抵抗であ
る請求の範囲第2項に記載の方法。
る請求の範囲第2項に記載の方法。
7 第1の接点領域、および
第2の接点領域を含み、それらの第1および第
2の接点領域はお互いを指すよう形成された頂点
部を有することを特徴とする基板上に形成された
半導体受動素子。
2の接点領域はお互いを指すよう形成された頂点
部を有することを特徴とする基板上に形成された
半導体受動素子。
8 前記受動素子はイオンインプラント抵抗であ
る請求の範囲第7項に記載の受動素子。
る請求の範囲第7項に記載の受動素子。
9 前記受動素子は拡散抵抗である請求の範囲第
7項に記載の方法。
7項に記載の方法。
10 集積回路の一部として存在する抵抗を調節
する方法であつて、 その抵抗に接触する少なくとも第1および第2
の接点を形成する工程、および 第1および第2の接点間にパルス電流を印加
し、そのパルス電流によつて第1の接点から第2
の接点へ金属移動を生じさせて、前記抵抗のオー
ム値を所定の値に変化させる工程、 を具備することを特徴とする前記方法。
する方法であつて、 その抵抗に接触する少なくとも第1および第2
の接点を形成する工程、および 第1および第2の接点間にパルス電流を印加
し、そのパルス電流によつて第1の接点から第2
の接点へ金属移動を生じさせて、前記抵抗のオー
ム値を所定の値に変化させる工程、 を具備することを特徴とする前記方法。
発明の背景
本発明は一般に集積回路内に配置された電気部
品のトリミング方法に関し、特に金属移動による
インプラントまたは拡散抵抗のトリミング方法に
関する。
品のトリミング方法に関し、特に金属移動による
インプラントまたは拡散抵抗のトリミング方法に
関する。
「トリミング」という用語は回路内の抵抗、容
量、インダクタンスの微細な調整を意味するのに
用いられる。本明細書で用いられている「金属移
動(metal migration)」は金属の半導体結晶
(たとえば抵抗)への移動を指す。この金属の移
動は抵抗を介して電流パルスを送ることによつて
引き起こされる。これらのパルスは通常、高振
幅、小パルス幅を有している。
量、インダクタンスの微細な調整を意味するのに
用いられる。本明細書で用いられている「金属移
動(metal migration)」は金属の半導体結晶
(たとえば抵抗)への移動を指す。この金属の移
動は抵抗を介して電流パルスを送ることによつて
引き起こされる。これらのパルスは通常、高振
幅、小パルス幅を有している。
集積回路の製造およびパツケージングにおい
て、しばしば、抵抗、トランジスタ、ダイオード
を「整合」(電気的に等価する)したり、特定の
電流レベルに設定するために抵抗をトリミングす
るように単一の電子素子の絶対値をある値に設定
することが必要になる。たとえば、集積回路チツ
プ上において素子の値をトリミングすることによ
つて、演算増幅器の入力オフセツト電圧または入
力オフセツト電圧の温度係数を最小化することが
できるようになる。基準電圧をトリミングするこ
とによつて出力電圧および温度係数を正確な値に
設定できる。更に、高精度を得るために通常D/
AまたはA/D変換器のトリミングを行なう。
て、しばしば、抵抗、トランジスタ、ダイオード
を「整合」(電気的に等価する)したり、特定の
電流レベルに設定するために抵抗をトリミングす
るように単一の電子素子の絶対値をある値に設定
することが必要になる。たとえば、集積回路チツ
プ上において素子の値をトリミングすることによ
つて、演算増幅器の入力オフセツト電圧または入
力オフセツト電圧の温度係数を最小化することが
できるようになる。基準電圧をトリミングするこ
とによつて出力電圧および温度係数を正確な値に
設定できる。更に、高精度を得るために通常D/
AまたはA/D変換器のトリミングを行なう。
抵抗トリミングは集積回路の電気的パラメータ
を調節する最も一般的な方法である。2つの方法
が通常用いられる。第1の方法は半導体装置の外
にあるが外部ピンを介してそれに接続された、す
なわちプリント回路板上にあるトリム用ポテンシ
ヨメータを用いるものである。第2の方法は集積
回路ダイ上の抵抗自身をトリムするものである。
を調節する最も一般的な方法である。2つの方法
が通常用いられる。第1の方法は半導体装置の外
にあるが外部ピンを介してそれに接続された、す
なわちプリント回路板上にあるトリム用ポテンシ
ヨメータを用いるものである。第2の方法は集積
回路ダイ上の抵抗自身をトリムするものである。
従来技術においては、たとえば抵抗のような電
子部品は機械的、電気的または化学的手段によつ
てトリムされた。たとえば、機械的手段には通常
サンドブラストによる研磨、導電層のレーザ成形
などがある。電気的手段には、ヒユーズ飛ばし
(すなわち金属に高電流を流すことによつて金属
を蒸発させること)、ダイオードを過剰電流で短
絡することなどがある。後者のものはまた、抵抗
素子に沿つて接続されたダイオードがツエナーダ
イオードであるから「ツエナーザツピング
(zapping)」として知らされている。上記金属を
陽極酸化することによつて抵抗の導電率を化学的
に変化させることは可能ではあるが製造環境では
ほとんど用いられない。
子部品は機械的、電気的または化学的手段によつ
てトリムされた。たとえば、機械的手段には通常
サンドブラストによる研磨、導電層のレーザ成形
などがある。電気的手段には、ヒユーズ飛ばし
(すなわち金属に高電流を流すことによつて金属
を蒸発させること)、ダイオードを過剰電流で短
絡することなどがある。後者のものはまた、抵抗
素子に沿つて接続されたダイオードがツエナーダ
イオードであるから「ツエナーザツピング
(zapping)」として知らされている。上記金属を
陽極酸化することによつて抵抗の導電率を化学的
に変化させることは可能ではあるが製造環境では
ほとんど用いられない。
ダイ上の抵抗トリミングの公知の方法は重大な
欠点を有している。すなわち、レーザトリミング
装置のコストが高い。また、このような装置を保
守およびプログラムすることは極めて困難で、か
つコスト高である。ヒユーズ飛ばしは表面汚染や
保護ガラス層にクラツクを生じさせることがあ
り、信頼性の問題が生じる。ツエナーザツピング
はダイの20%以上が抵抗トリミングに用いられる
ことを要求することがある。
欠点を有している。すなわち、レーザトリミング
装置のコストが高い。また、このような装置を保
守およびプログラムすることは極めて困難で、か
つコスト高である。ヒユーズ飛ばしは表面汚染や
保護ガラス層にクラツクを生じさせることがあ
り、信頼性の問題が生じる。ツエナーザツピング
はダイの20%以上が抵抗トリミングに用いられる
ことを要求することがある。
ダイ上の抵抗トリミングの公知の方法の別の欠
点は、ダイがトリム(通常ウエーハ形で)された
後、スクライブされ、パツケージ内に組立てられ
ることである。この組立てプロセスで半導体チツ
プに応力が加えられ、トリムされた抵抗をピエゾ
抵抗効果によつて変化させ得る。したがつて、集
積回路ダイがパツケージ内に組込まれた後オンチ
ツプ抵抗をトリムできることが望ましい。
点は、ダイがトリム(通常ウエーハ形で)された
後、スクライブされ、パツケージ内に組立てられ
ることである。この組立てプロセスで半導体チツ
プに応力が加えられ、トリムされた抵抗をピエゾ
抵抗効果によつて変化させ得る。したがつて、集
積回路ダイがパツケージ内に組込まれた後オンチ
ツプ抵抗をトリムできることが望ましい。
発明の要旨
本発明の目的は、金属移動として知られた現象
を用いて、集積回路内に配置された電気的構成要
素の値を調節する方法を提供することである。
を用いて、集積回路内に配置された電気的構成要
素の値を調節する方法を提供することである。
本発明の他の目的は抵抗をトリムするのに必要
な回路の量を減少させることである。
な回路の量を減少させることである。
本発明の別の目的はダイがパツケージ内にシー
ルされた後抵抗をトリムできるようにすることで
ある。
ルされた後抵抗をトリムできるようにすることで
ある。
本発明の一態様によれば、集積回路内に配置さ
れた受動素子の値をトリムする方法が提供され、
該方法は抵抗の各端に金属接点を形成すること、
およびその抵抗に一方方向にだけ電流を流させる
ことを含む。上記電流のために、金属が一方の接
点領域から抵抗の対向端にある接点領域に移動す
る。電流は一定時間後に阻止される。
れた受動素子の値をトリムする方法が提供され、
該方法は抵抗の各端に金属接点を形成すること、
およびその抵抗に一方方向にだけ電流を流させる
ことを含む。上記電流のために、金属が一方の接
点領域から抵抗の対向端にある接点領域に移動す
る。電流は一定時間後に阻止される。
本発明の他の態様によれば、対称の頂点部を有
する第1および第2の接点領域を含む半導体装置
が与えられる。
する第1および第2の接点領域を含む半導体装置
が与えられる。
本発明のより完全な理解は添付図面に関連した
次の詳細な説明を考慮することによつてなされる
であろう。
次の詳細な説明を考慮することによつてなされる
であろう。
第1図は本発明を適用できる典型的なJ−
FET演算増幅器の概略的回路図である。
FET演算増幅器の概略的回路図である。
第2図は抵抗の側面断面図である。
第3図は第2図の抵抗の上面図である。
第4図は付加的な金属接点をもつ抵抗の側面断
面図である。
面図である。
第5図は第4図の抵抗の上面図である。
第6図から第8図までは別の接点形状をもつ抵
抗の上面図である。
抗の上面図である。
第9図から第11図までは付加的な金属接点を
もつた抵抗の上面図である。
もつた抵抗の上面図である。
発明の詳細な記述
抵抗が、半導体材料にマスク材料の開口を通し
てドーパントをインプラントまたは拡散すること
によつて集積回路上に形成されることは従来技術
において周知である。接点は抵抗領域に絶縁性層
を被着することによつて形成される。プレオーミ
ツクと呼ばれる開口が抵抗の各端部で絶縁性層に
エツチングされる。金属層が絶縁性層上に被着さ
れ、プレオーミツクに入れられ、抵抗との接点が
作られる。プレオーミツクの形状が金属コンタク
トの形状を定める。
てドーパントをインプラントまたは拡散すること
によつて集積回路上に形成されることは従来技術
において周知である。接点は抵抗領域に絶縁性層
を被着することによつて形成される。プレオーミ
ツクと呼ばれる開口が抵抗の各端部で絶縁性層に
エツチングされる。金属層が絶縁性層上に被着さ
れ、プレオーミツクに入れられ、抵抗との接点が
作られる。プレオーミツクの形状が金属コンタク
トの形状を定める。
拡散された抵抗の金属接点を通して直流電流を
パルス化すると正接点から負接点へ制御可能に移
動する金属フイラメントが生じる。金属がシリコ
ンを通つて移動するに応じて、抵抗の値が変化す
る。鋭つた角すなわち小さな曲率半径の角をもつ
た接点は、たとえば大きな曲率半径をもつた円形
接点より小さな電流で金属が移動できるようにす
る。
パルス化すると正接点から負接点へ制御可能に移
動する金属フイラメントが生じる。金属がシリコ
ンを通つて移動するに応じて、抵抗の値が変化す
る。鋭つた角すなわち小さな曲率半径の角をもつ
た接点は、たとえば大きな曲率半径をもつた円形
接点より小さな電流で金属が移動できるようにす
る。
「接点(contact)」という用語は抵抗領域に触
れている金属領域をいう。抵抗の各端部上に配置
された幾何学的金属接点はまた、電流がそこを通
して供給されるものだから「主接点」として区別
される。次の詳細な説明から明らかなように、付
加的すなわち2次的接点は主接点の中間に配置さ
れる。これらは電流を供給するために用いられな
いで、主接点の間を流れる電流に応答するにすぎ
ない。
れている金属領域をいう。抵抗の各端部上に配置
された幾何学的金属接点はまた、電流がそこを通
して供給されるものだから「主接点」として区別
される。次の詳細な説明から明らかなように、付
加的すなわち2次的接点は主接点の中間に配置さ
れる。これらは電流を供給するために用いられな
いで、主接点の間を流れる電流に応答するにすぎ
ない。
全てのプレオーミツクが金属が移動し始める点
で同じ曲率半径を有している場合は、2次接点お
よび正の主接点は同時に金属を移動する。このこ
とは抵抗の長期間の安定性のために必要なフイラ
メントの形状の画定を行なうことになるので重要
である。
で同じ曲率半径を有している場合は、2次接点お
よび正の主接点は同時に金属を移動する。このこ
とは抵抗の長期間の安定性のために必要なフイラ
メントの形状の画定を行なうことになるので重要
である。
また、フイラメントの形状はウエーハ基板の結
晶学的面に対する抵抗の方向、および抵抗におけ
る電流の方向によつて決定されるということも確
定されている。
晶学的面に対する抵抗の方向、および抵抗におけ
る電流の方向によつて決定されるということも確
定されている。
第1図はその内部でトリミング抵抗が用いられ
ている典型的な演算増幅器の一部を示す。トリミ
ング抵抗は調整器、マルチプライヤ、フイルタな
どにおいても用いることができる。したがつて、
第1図の回路は代表的なもので、本発明の用途の
全部を示している訳ではない。
ている典型的な演算増幅器の一部を示す。トリミ
ング抵抗は調整器、マルチプライヤ、フイルタな
どにおいても用いることができる。したがつて、
第1図の回路は代表的なもので、本発明の用途の
全部を示している訳ではない。
電流源11はトランジスタ12,13のソース
に接続されている。ボンデイングパツド16およ
び17はそれぞれゲート端子14および15を介
してトランジスタ12および13に接続されてい
る。トランジスタ18および19のベースはそれ
ぞれノード20および21に接続されている。ノ
ード20および21はそれぞれ、トランジスタ1
2および13のドレインとトランジスタ22およ
び23のコレクタの間に配置されている。ノード
24はトランジスタ22のベースとトランジスタ
23のベースの間に配置されている。トランジス
タ18のエミツタはノード24に接続されてい
る。トランジスタ18および19のコレクタは
Vccとして示された適当な電源に接続されてい
る。トランジスタ19のエミツタは増幅器の次の
段(図示せず)に接続されている。トランジスタ
22および23のエミツタはそれぞれノード38
および39に接続されている。ダイオード28は
ノード38に接続され、ダイオード25はノード
39に接続されている。ダイオード28および2
5は接地されている。ノード38および39はそ
れぞれ抵抗26および27に接続されている。抵
抗26、パツド30および抵抗32はノード37
に接続されている。抵抗27、パツド31および
抵抗33はノード29に接続されている。抵抗3
2および33はそれぞれノード34および35に
接続されている。ノード34および35は接地パ
ツド36に接続されている。
に接続されている。ボンデイングパツド16およ
び17はそれぞれゲート端子14および15を介
してトランジスタ12および13に接続されてい
る。トランジスタ18および19のベースはそれ
ぞれノード20および21に接続されている。ノ
ード20および21はそれぞれ、トランジスタ1
2および13のドレインとトランジスタ22およ
び23のコレクタの間に配置されている。ノード
24はトランジスタ22のベースとトランジスタ
23のベースの間に配置されている。トランジス
タ18のエミツタはノード24に接続されてい
る。トランジスタ18および19のコレクタは
Vccとして示された適当な電源に接続されてい
る。トランジスタ19のエミツタは増幅器の次の
段(図示せず)に接続されている。トランジスタ
22および23のエミツタはそれぞれノード38
および39に接続されている。ダイオード28は
ノード38に接続され、ダイオード25はノード
39に接続されている。ダイオード28および2
5は接地されている。ノード38および39はそ
れぞれ抵抗26および27に接続されている。抵
抗26、パツド30および抵抗32はノード37
に接続されている。抵抗27、パツド31および
抵抗33はノード29に接続されている。抵抗3
2および33はそれぞれノード34および35に
接続されている。ノード34および35は接地パ
ツド36に接続されている。
このような増幅器の動作はそれ自体技術上周知
にあるから、抵抗32および33のトリミングに
関してのみ詳細に説明する。
にあるから、抵抗32および33のトリミングに
関してのみ詳細に説明する。
第2図は拡散抵抗を形成する種々の層の断面図
である。本実施例において、基板41はN型エピ
タキシヤル層42によつて覆われたP型シリコン
層を有する。抵抗43はエピタキシヤル層42に
拡散されるN型ドーパントを含む。絶縁性層44
は他の絶縁物でもよいが窒化物が好ましく、エピ
タキシヤル層42上に被着される。開口45が窒
化物層44にエツチされる。金属層46が窒化物
層44および開口45上に被着され、これによつ
て金属接点50および51を形成する(第3図)。
保護ガラス層47がその金属上に被着され、開口
48および52がガラス層47にエツチされ、パ
ツド53および54へ連結が与えられる。第3図
では保護ガラス層は示されていない。
である。本実施例において、基板41はN型エピ
タキシヤル層42によつて覆われたP型シリコン
層を有する。抵抗43はエピタキシヤル層42に
拡散されるN型ドーパントを含む。絶縁性層44
は他の絶縁物でもよいが窒化物が好ましく、エピ
タキシヤル層42上に被着される。開口45が窒
化物層44にエツチされる。金属層46が窒化物
層44および開口45上に被着され、これによつ
て金属接点50および51を形成する(第3図)。
保護ガラス層47がその金属上に被着され、開口
48および52がガラス層47にエツチされ、パ
ツド53および54へ連結が与えられる。第3図
では保護ガラス層は示されていない。
パルス電流がパツド53および54を横切つて
印加されると、金属が、抵抗43の中で金属接点
50から領域49によつて示されるように金属接
点51の方へ移動する。電流の典型的な値は250
から300mAであるが、抵抗特性に応じて250から
650mAの範囲にある。この電流は、増幅器の通
常動作の間に抵抗を流れる電流、たとえば100m
Aをはるかに越えている。金属は49で示される
ように正孔流と同じ方向、電子流と反対方向に移
動する。第3図において、パツド53は正電圧源
に接続され、パツド54は負電圧源またはグラン
ドに接続されている。抵抗は電流パルスの数を調
節するとともにそこを流れる電流の時間および量
を調節することによつて所定の値にトリムされ
る。長時間の間電流をパルス的に送ることによつ
て抵抗を完全に短絡させることができる。
印加されると、金属が、抵抗43の中で金属接点
50から領域49によつて示されるように金属接
点51の方へ移動する。電流の典型的な値は250
から300mAであるが、抵抗特性に応じて250から
650mAの範囲にある。この電流は、増幅器の通
常動作の間に抵抗を流れる電流、たとえば100m
Aをはるかに越えている。金属は49で示される
ように正孔流と同じ方向、電子流と反対方向に移
動する。第3図において、パツド53は正電圧源
に接続され、パツド54は負電圧源またはグラン
ドに接続されている。抵抗は電流パルスの数を調
節するとともにそこを流れる電流の時間および量
を調節することによつて所定の値にトリムされ
る。長時間の間電流をパルス的に送ることによつ
て抵抗を完全に短絡させることができる。
第2図および第3図の実施例は多くの応用に適
しているが、抵抗値の小さな変化により適してい
る。領域49がかなり成長させられる場合、たと
えば同じ方向に測定した主接点の寸法より大きい
場合、装置の動作に何らかのドリフトが生じるか
もしれない。このドリフト値を補正するための本
発明の別の実施例が第4図および第5図に示され
る。
しているが、抵抗値の小さな変化により適してい
る。領域49がかなり成長させられる場合、たと
えば同じ方向に測定した主接点の寸法より大きい
場合、装置の動作に何らかのドリフトが生じるか
もしれない。このドリフト値を補正するための本
発明の別の実施例が第4図および第5図に示され
る。
本実施例においては、金属移動が主接点の間の
直線に沿つていくつか配置された数個の領域で広
がるように複数個の2次接点が付加されている。
基板41はエピタキシヤル層42によつて覆われ
ている。抵抗43はエピタキシヤル層42に拡散
される。絶縁性層44は窒化物が望ましく、エピ
タキシヤル層上に配置される。開口45,55が
窒化物層44にエツチされる。開口55はどんな
形でもよいが、図面では単に円形として示されて
いる。金属46が窒化物上、および開口45,5
5内に被着され、金属接点50,51および56
を形成する。接点56は2次接点として知られ
る。保護ガラス層47が上記金属上に被着され、
開口48および52がガラス中にエツチされてパ
ツド53および54への連結が得られる。第5図
は保護ガラス層を示していない。パツド53で正
極性、パツド54で負極性をもつパルス電流を印
加すると、領域49によつて示されるように、金
属接点50から金属接点51の方へ金属が移動し
始める。円形金属接点56の各々は接点51の方
へ移動する金属を有する。この実施例ではトリム
時間が短いので、金属のより短い樹枝状結晶また
はフイラメントが生じ、これによつて抵抗の値が
ドリフトするのが防止されることがわかつた。
直線に沿つていくつか配置された数個の領域で広
がるように複数個の2次接点が付加されている。
基板41はエピタキシヤル層42によつて覆われ
ている。抵抗43はエピタキシヤル層42に拡散
される。絶縁性層44は窒化物が望ましく、エピ
タキシヤル層上に配置される。開口45,55が
窒化物層44にエツチされる。開口55はどんな
形でもよいが、図面では単に円形として示されて
いる。金属46が窒化物上、および開口45,5
5内に被着され、金属接点50,51および56
を形成する。接点56は2次接点として知られ
る。保護ガラス層47が上記金属上に被着され、
開口48および52がガラス中にエツチされてパ
ツド53および54への連結が得られる。第5図
は保護ガラス層を示していない。パツド53で正
極性、パツド54で負極性をもつパルス電流を印
加すると、領域49によつて示されるように、金
属接点50から金属接点51の方へ金属が移動し
始める。円形金属接点56の各々は接点51の方
へ移動する金属を有する。この実施例ではトリム
時間が短いので、金属のより短い樹枝状結晶また
はフイラメントが生じ、これによつて抵抗の値が
ドリフトするのが防止されることがわかつた。
第6図から第8図までは主接点50および51
の形状の別の実施例を示す。2次接点は必要に応
じて付加されていてもされていなくともよい。主
接点はお互いを指し、接点の寸法に対して小さな
曲率半径をもつ対称の頂点部を特徴としている。
の形状の別の実施例を示す。2次接点は必要に応
じて付加されていてもされていなくともよい。主
接点はお互いを指し、接点の寸法に対して小さな
曲率半径をもつ対称の頂点部を特徴としている。
第9図から第11図に示された本発明の別の実
施例では、主接点からの移動はない。さらに、2
次接点が主接点間に配置され、金属が移動できる
ような形状になつている。この実施例によつて主
接点領域で開路が生じるのが防止される。
施例では、主接点からの移動はない。さらに、2
次接点が主接点間に配置され、金属が移動できる
ような形状になつている。この実施例によつて主
接点領域で開路が生じるのが防止される。
基本的な過程の中で種々の変形が可能である。
基板41はN型で、エピタキシヤル層42はP型
でもよい。抵抗43はインプラントしてよく、ま
たP型でもよい。絶縁性層44は酸化物、または
酸化物と窒化物(またはポリイミド)の化合物で
よい。金属層46は純アルミニウム、たとえば、
アルミニウム銅、アルミニウムシリコン、アルミ
ニウム銅シリコンのようなアルミニウム合金、ま
たは他の金属でよい。保護層はドープした2酸化
シリコン、窒化シリコン、プラズマシリコン、ポ
リイミド等でよい。
基板41はN型で、エピタキシヤル層42はP型
でもよい。抵抗43はインプラントしてよく、ま
たP型でもよい。絶縁性層44は酸化物、または
酸化物と窒化物(またはポリイミド)の化合物で
よい。金属層46は純アルミニウム、たとえば、
アルミニウム銅、アルミニウムシリコン、アルミ
ニウム銅シリコンのようなアルミニウム合金、ま
たは他の金属でよい。保護層はドープした2酸化
シリコン、窒化シリコン、プラズマシリコン、ポ
リイミド等でよい。
金属移動による抵抗トリミング(RTMM)は
数多くある。従来の方法および試験装置が、レー
ザトリムによる高価な薄膜方法と異なつて、拡散
RTMM抵抗を製造およびトリムするのに用いる
ことができる。移動金属はRTMM抵抗のシリコ
ン母体で生じ、ICチツプの表面での保護パツシ
ベーシヨンを損傷しない。これはレーザトリムま
たはヒユーズ飛ばし技術の場合にあてはまらな
い。レーザトリミングでは、精功なプログラムを
作成してレーザを正しいターゲツトに対して微細
に調整しなければならない。RTMMではこれは
必要ない。ツエナーザツピングによるトリミング
では高電圧保護機構とともに複雑な回路が必要で
ある。また、それは通常全ダイ面積の20%も使
う。RTMMトリミングの要求するダイ面積は非
常に小さくてよい。RTMMトリミングはICチツ
プをパツケージ内にシールした後に行なうことが
でき、パツケージ応力によつて生じるどんな誤差
もトリム除去することができる。RTMMはアナ
ログトリミング方法であるから、ダイ上のツエナ
ーザツピングよりもずつと高い精度をコンピユー
タ制御で達成できる。
数多くある。従来の方法および試験装置が、レー
ザトリムによる高価な薄膜方法と異なつて、拡散
RTMM抵抗を製造およびトリムするのに用いる
ことができる。移動金属はRTMM抵抗のシリコ
ン母体で生じ、ICチツプの表面での保護パツシ
ベーシヨンを損傷しない。これはレーザトリムま
たはヒユーズ飛ばし技術の場合にあてはまらな
い。レーザトリミングでは、精功なプログラムを
作成してレーザを正しいターゲツトに対して微細
に調整しなければならない。RTMMではこれは
必要ない。ツエナーザツピングによるトリミング
では高電圧保護機構とともに複雑な回路が必要で
ある。また、それは通常全ダイ面積の20%も使
う。RTMMトリミングの要求するダイ面積は非
常に小さくてよい。RTMMトリミングはICチツ
プをパツケージ内にシールした後に行なうことが
でき、パツケージ応力によつて生じるどんな誤差
もトリム除去することができる。RTMMはアナ
ログトリミング方法であるから、ダイ上のツエナ
ーザツピングよりもずつと高い精度をコンピユー
タ制御で達成できる。
こうして、本発明によつて抵抗をトリムする改
良された方法が提供される。この方法は特別の処
理が必要なく、より安定した素子が得られる。
良された方法が提供される。この方法は特別の処
理が必要なく、より安定した素子が得られる。
以上のように本発明の説明を行なつてきたが、
本発明の精神、範囲内で種々の変形をなすことが
できることは当業者には明らかであろう。たとえ
ば、プレオーミツク開口は第4図、第5図、第9
図から第11図においては一様な間隔で示されて
いるが、これは必ずしも必要ない。また、前述し
たように、本発明は種々の半導体材料および導電
型で実現することができる。
本発明の精神、範囲内で種々の変形をなすことが
できることは当業者には明らかであろう。たとえ
ば、プレオーミツク開口は第4図、第5図、第9
図から第11図においては一様な間隔で示されて
いるが、これは必ずしも必要ない。また、前述し
たように、本発明は種々の半導体材料および導電
型で実現することができる。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US662109 | 1984-10-18 | ||
| US06/662,109 US4606781A (en) | 1984-10-18 | 1984-10-18 | Method for resistor trimming by metal migration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62500623A JPS62500623A (ja) | 1987-03-12 |
| JPH0543300B2 true JPH0543300B2 (ja) | 1993-07-01 |
Family
ID=24656408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60503972A Granted JPS62500623A (ja) | 1984-10-18 | 1985-09-09 | 金属移動による抵抗トリミングの方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4606781A (ja) |
| EP (1) | EP0197955B1 (ja) |
| JP (1) | JPS62500623A (ja) |
| KR (1) | KR910008715B1 (ja) |
| DE (1) | DE3577779D1 (ja) |
| SG (1) | SG71892G (ja) |
| WO (1) | WO1986002492A1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154146A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | 半導体装置の製造方法 |
| US4713680A (en) * | 1986-06-30 | 1987-12-15 | Motorola, Inc. | Series resistive network |
| US4725791A (en) * | 1986-09-18 | 1988-02-16 | Motorola, Inc. | Circuit utilizing resistors trimmed by metal migration |
| US4782202A (en) * | 1986-12-29 | 1988-11-01 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for resistance adjustment of thick film thermal print heads |
| US4820657A (en) * | 1987-02-06 | 1989-04-11 | Georgia Tech Research Corporation | Method for altering characteristics of junction semiconductor devices |
| US4948746A (en) * | 1988-03-04 | 1990-08-14 | Harris Corporation | Isolated gate MESFET and method of making and trimming |
| US5010377A (en) * | 1988-03-04 | 1991-04-23 | Harris Corporation | Isolated gate MESFET and method of trimming |
| US4945762A (en) * | 1989-01-24 | 1990-08-07 | Sensym, Inc. | Silicon sensor with trimmable wheatstone bridge |
| JPH0410624A (ja) * | 1990-04-27 | 1992-01-14 | Hitachi Ltd | 半導体集積回路 |
| US5110758A (en) * | 1991-06-03 | 1992-05-05 | Motorola, Inc. | Method of heat augmented resistor trimming |
| EP0563852A1 (en) * | 1992-04-02 | 1993-10-06 | Siemens Aktiengesellschaft | Zag fuse for reduced blow-current applications |
| US5466484A (en) * | 1993-09-29 | 1995-11-14 | Motorola, Inc. | Resistor structure and method of setting a resistance value |
| US6150917A (en) * | 1995-02-27 | 2000-11-21 | Motorola, Inc. | Piezoresistive sensor bridge having overlapping diffused regions to accommodate mask misalignment and method |
| US5679275A (en) * | 1995-07-03 | 1997-10-21 | Motorola, Inc. | Circuit and method of modifying characteristics of a utilization circuit |
| DE19530481C1 (de) * | 1995-08-18 | 1997-03-27 | Siemens Ag | Integrierbare Komparatorschaltung mit einstellbarer Ansprechschwelle |
| FR2739491B1 (fr) * | 1995-09-28 | 1997-12-12 | Sgs Thomson Microelectronics | Procede de modification du dopage d'une couche de silicium |
| US20010048140A1 (en) * | 1997-04-10 | 2001-12-06 | Inao Toyoda | Photo sensing integrated circuit device and related circuit adjustment |
| US6083836A (en) * | 1997-12-23 | 2000-07-04 | Texas Instruments Incorporated | Transistors with substitutionally formed gate structures and method |
| KR20050026904A (ko) * | 2001-09-10 | 2005-03-16 | 마이크로브리지 테크놀로지스 인크. | 저항기 트리밍 방법 |
| US8093652B2 (en) * | 2002-08-28 | 2012-01-10 | Ixys Corporation | Breakdown voltage for power devices |
| US7106120B1 (en) | 2003-07-22 | 2006-09-12 | Sharp Laboratories Of America, Inc. | PCMO resistor trimmer |
| US7239006B2 (en) * | 2004-04-14 | 2007-07-03 | International Business Machines Corporation | Resistor tuning |
| US7084691B2 (en) * | 2004-07-21 | 2006-08-01 | Sharp Laboratories Of America, Inc. | Mono-polarity switchable PCMO resistor trimmer |
| GB2419505A (en) * | 2004-10-23 | 2006-04-26 | 2D Heat Ltd | Adjusting the resistance of an electric heating element by DC pulsing a flame sprayed metal/metal oxide matrix |
| EP1722423B1 (en) * | 2005-05-12 | 2016-07-06 | Ixys Corporation | Stable diodes for low and high frequency applications |
| JP4480649B2 (ja) * | 2005-09-05 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | ヒューズ素子及びその切断方法 |
| US8441335B2 (en) * | 2010-10-21 | 2013-05-14 | Analog Devices, Inc. | Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors |
| US8723637B2 (en) | 2012-04-10 | 2014-05-13 | Analog Devices, Inc. | Method for altering electrical and thermal properties of resistive materials |
| US9963777B2 (en) | 2012-10-08 | 2018-05-08 | Analog Devices, Inc. | Methods of forming a thin film resistor |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2916408A (en) * | 1956-03-29 | 1959-12-08 | Raytheon Co | Fabrication of junction transistors |
| US3206340A (en) * | 1960-06-22 | 1965-09-14 | Westinghouse Electric Corp | Process for treating semiconductors |
| US3333326A (en) * | 1964-06-29 | 1967-08-01 | Ibm | Method of modifying electrical characteristic of semiconductor member |
| US3474530A (en) * | 1967-02-03 | 1969-10-28 | Ibm | Mass production of electronic devices |
| US3548269A (en) * | 1968-12-03 | 1970-12-15 | Sprague Electric Co | Resistive layer semiconductive device |
| US3576549A (en) * | 1969-04-14 | 1971-04-27 | Cogar Corp | Semiconductor device, method, and memory array |
| US3593069A (en) * | 1969-10-08 | 1971-07-13 | Nat Semiconductor Corp | Integrated circuit resistor and method of making the same |
| GB1311178A (en) * | 1970-09-19 | 1973-03-21 | Ferranti Ltd | Semiconductor devices |
| US3629782A (en) * | 1970-10-06 | 1971-12-21 | Cogar Corp | Resistor with means for decreasing current density |
| US3717852A (en) * | 1971-09-17 | 1973-02-20 | Ibm | Electronically rewritable read-only memory using via connections |
| US3775838A (en) * | 1972-04-24 | 1973-12-04 | Olivetti & Co Spa | Integrated circuit package and construction technique |
| US3769559A (en) * | 1972-06-21 | 1973-10-30 | Ibm | Non-volatile storage element |
| DE2256688B2 (de) * | 1972-11-18 | 1976-05-06 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen |
| US3947866A (en) * | 1973-06-25 | 1976-03-30 | Signetics Corporation | Ion implanted resistor having controlled temperature coefficient and method |
| US4191964A (en) * | 1977-01-19 | 1980-03-04 | Fairchild Camera & Instrument Corp. | Headless resistor |
| DE2702207C2 (de) * | 1977-01-20 | 1984-01-12 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und Vorrichtung zum Abgleich elektronischer Schaltungen |
| FR2396413A1 (fr) * | 1977-06-29 | 1979-01-26 | Tokyo Shibaura Electric Co | Composant semi-conducteur a couche de resistance de conductibilite du type p |
| US4411708A (en) * | 1980-08-25 | 1983-10-25 | Trw Inc. | Method of making precision doped polysilicon vertical ballast resistors by multiple implantations |
| US4412241A (en) * | 1980-11-21 | 1983-10-25 | National Semiconductor Corporation | Multiple trim structure |
| US4467312A (en) * | 1980-12-23 | 1984-08-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor resistor device |
| GB2090465B (en) * | 1980-12-29 | 1985-11-13 | Gen Electric | Production of p-n junctions by the electromigration method |
| US4446613A (en) * | 1981-10-19 | 1984-05-08 | Intel Corporation | Integrated circuit resistor and method of fabrication |
| US4381598A (en) * | 1981-06-11 | 1983-05-03 | General Electric Company | Method of making anode and cathode connections for electromigration |
| US4549912A (en) * | 1981-06-11 | 1985-10-29 | General Electric Company | Anode and cathode connections for the practice of electromigration |
| US4534100A (en) * | 1982-06-28 | 1985-08-13 | The United States Of America As Represented By The Secretary Of The Air Force | Electrical method of making conductive paths in silicon |
-
1984
- 1984-10-18 US US06/662,109 patent/US4606781A/en not_active Expired - Lifetime
-
1985
- 1985-09-09 EP EP85904563A patent/EP0197955B1/en not_active Expired - Lifetime
- 1985-09-09 WO PCT/US1985/001713 patent/WO1986002492A1/en not_active Ceased
- 1985-09-09 DE DE8585904563T patent/DE3577779D1/de not_active Expired - Lifetime
- 1985-09-09 KR KR1019860700367A patent/KR910008715B1/ko not_active Expired
- 1985-09-09 JP JP60503972A patent/JPS62500623A/ja active Granted
-
1992
- 1992-07-13 SG SG718/92A patent/SG71892G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008715B1 (ko) | 1991-10-19 |
| DE3577779D1 (de) | 1990-06-21 |
| EP0197955B1 (en) | 1990-05-16 |
| KR880700470A (ko) | 1988-03-15 |
| JPS62500623A (ja) | 1987-03-12 |
| US4606781A (en) | 1986-08-19 |
| EP0197955A1 (en) | 1986-10-22 |
| WO1986002492A1 (en) | 1986-04-24 |
| SG71892G (en) | 1992-10-02 |
| EP0197955A4 (en) | 1987-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0543300B2 (ja) | ||
| US3634929A (en) | Method of manufacturing semiconductor integrated circuits | |
| US4870472A (en) | Method for resistor trimming by metal migration | |
| US4188707A (en) | Semiconductor devices and method of manufacturing the same | |
| JPH03289168A (ja) | 半導体装置の製造方法 | |
| US4053915A (en) | Temperature compensated constant current source device | |
| EP0338516A2 (en) | Power MOSFET having a current sensing element of high accuracy | |
| US4945762A (en) | Silicon sensor with trimmable wheatstone bridge | |
| US11610880B2 (en) | Power MOS device having an integrated current sensor and manufacturing process thereof | |
| US4683442A (en) | Operational amplifier circuit utilizing resistors trimmed by metal migration | |
| US4713680A (en) | Series resistive network | |
| EP0150307B1 (en) | Resistor structure for transistor having polysilicon base contacts | |
| US3664893A (en) | Fabrication of four-layer switch with controlled breakover voltage | |
| KR940007975B1 (ko) | 사용회로의 전기적 파라미터 변경 장치 | |
| US4717886A (en) | Operational amplifier utilizing resistors trimmed by metal migration | |
| HK77792A (en) | Method for resistor trimming by metal migration | |
| CN115810609B (zh) | 熔丝修调结构及其制备方法、集成电路 | |
| US7126167B2 (en) | Monolithically integrated resistive structure with power IGBT (insulated gate bipolar transistor) devices | |
| JPH01110746A (ja) | 半導体装置 | |
| JPH03148167A (ja) | 抵抗内蔵半導体装置 | |
| JPS6337657A (ja) | 電力増幅トランジスタとその製造方法 | |
| JPS61185959A (ja) | 半導体抵抗装置 | |
| KR0155578B1 (ko) | 반도체 소자의 저항 제조방법 | |
| JPS59121966A (ja) | 半導体装置の製造方法 | |
| JPS6359259B2 (ja) |