JPH0543535Y2 - - Google Patents
Info
- Publication number
- JPH0543535Y2 JPH0543535Y2 JP1983158574U JP15857483U JPH0543535Y2 JP H0543535 Y2 JPH0543535 Y2 JP H0543535Y2 JP 1983158574 U JP1983158574 U JP 1983158574U JP 15857483 U JP15857483 U JP 15857483U JP H0543535 Y2 JPH0543535 Y2 JP H0543535Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- npn transistor
- clamp circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は画像信号の振幅を制限し過入力を防止
するためのリミツタ回路に関する。
するためのリミツタ回路に関する。
画像信号においては、映像信号の振幅に輝度情
報を持つており、その映像信号レベルは、(1)画像
の明るさおよび平均映像レベル（APL変動）に
よつて、または、(2)カメラのAGC回路が安定す
るまで、相当大きくなり得る。このような大きな
信号入力は、システムの過負荷あるいは誤動作の
原因となる。特に映像信号で半導体レーザ（LD）
あるいは発光ダイオード（LED）などの光素子
を直接、強度変調するような光伝送装置において
は、過入力により光素子の破損の原因にもなる。
報を持つており、その映像信号レベルは、(1)画像
の明るさおよび平均映像レベル（APL変動）に
よつて、または、(2)カメラのAGC回路が安定す
るまで、相当大きくなり得る。このような大きな
信号入力は、システムの過負荷あるいは誤動作の
原因となる。特に映像信号で半導体レーザ（LD）
あるいは発光ダイオード（LED）などの光素子
を直接、強度変調するような光伝送装置において
は、過入力により光素子の破損の原因にもなる。
これを防止するためのリミツタ回路には、
(1) 通常のレベルに対しては影響を与えないこ
と、 (2) ある制限レベル以上の信号レベルに対しては
十分にリミツトすること、などの特性が要求さ
れる。
と、 (2) ある制限レベル以上の信号レベルに対しては
十分にリミツトすること、などの特性が要求さ
れる。
従来、このようなリミツタ回路としは第１図
ａ、ｂのような回路が知られている。ａはダイオ
ードを、ｂは定電圧ダイオードをクランプ回路の
出力側に使用したもので、いずれもダイオードの
Ｖ−Ｉ特性の立上り部分（整流特性）を利用した
ものである。
ａ、ｂのような回路が知られている。ａはダイオ
ードを、ｂは定電圧ダイオードをクランプ回路の
出力側に使用したもので、いずれもダイオードの
Ｖ−Ｉ特性の立上り部分（整流特性）を利用した
ものである。
光通信、特に映像信号で半導体レーザあるいは
発光ダイオードなどの光素子を直接強度変調する
ような光通信方式においては、過入力が光素子の
過光出力となり光素子の劣化につながるため、リ
ミツタ回路は不可欠である。
発光ダイオードなどの光素子を直接強度変調する
ような光通信方式においては、過入力が光素子の
過光出力となり光素子の劣化につながるため、リ
ミツタ回路は不可欠である。
第１図で示すような従来回路は、構成はきわめ
て簡単であるが、第２図に示すように、そのダイ
オード特性（Ｖ−Ｉ特性）２１が理想特性２２と
一致しないためにリミツタレベルに達しない近傍
から影響が出はじめるうえ、リミツタレベルを越
えた振幅を鋭くリミツトすることが困難である。
従つてこのようなリミツタ回路は、過負荷に対し
て十分余裕のあるシステムにおいて、極端に大き
な信号をリミツトする目的以外にはあまり効果が
ない欠点がある。
て簡単であるが、第２図に示すように、そのダイ
オード特性（Ｖ−Ｉ特性）２１が理想特性２２と
一致しないためにリミツタレベルに達しない近傍
から影響が出はじめるうえ、リミツタレベルを越
えた振幅を鋭くリミツトすることが困難である。
従つてこのようなリミツタ回路は、過負荷に対し
て十分余裕のあるシステムにおいて、極端に大き
な信号をリミツトする目的以外にはあまり効果が
ない欠点がある。
本考案の目的は、通常の入力信号レベルに対し
ては何ら影響を与えず、かつしきい値レベルを越
えた場合には、しきい値レベルで直ちにリミツト
できるリミツタ回路を提供することにある。
ては何ら影響を与えず、かつしきい値レベルを越
えた場合には、しきい値レベルで直ちにリミツト
できるリミツタ回路を提供することにある。
本考案のリミツタ回路は、画像信号の先端をク
ランプする第一のクランプ回路と、ダイオード、
定電圧ダイオードあるいはトランジラスタを含
み、正極側を前記第一のクランプ回路の出力端に
接続した整流素子と、前記第一のクランプ回路の
出力端にベースを接続した第１のNPNトランジ
スタおよび第１の基準電圧をベースに与えられる
第２のNPNトランジスタからなる差動増幅器、
エミツタフオロアを構成する第３のNPNトラン
ジスタ、この第３のNPNトランジスタのベース
と前記第１のNPNトランジスタのコレクタ間に
接続した第１の抵抗器を有する比較器と、コレク
タをグランドに接続しベースに第２の基準電圧を
与えられる第１のPNPトランジスタ、この第１
のPNPトランジスタのエミツタと前記第３の
NPNトランジスタのエミツタ間に接続したコン
デンサを有する第二のクランプ回路と、前記第１
のPNPトランジスタのエミツタにベースを接続
しエミツタを前記整流素子の負極側に接続した第
２のPNPトランジスタ、この第２のPNPトラン
ジスタのコレクタと負電源との間に接続した第２
の抵抗器を有するスイツチ回路とを具備すること
を特徴とする。
ランプする第一のクランプ回路と、ダイオード、
定電圧ダイオードあるいはトランジラスタを含
み、正極側を前記第一のクランプ回路の出力端に
接続した整流素子と、前記第一のクランプ回路の
出力端にベースを接続した第１のNPNトランジ
スタおよび第１の基準電圧をベースに与えられる
第２のNPNトランジスタからなる差動増幅器、
エミツタフオロアを構成する第３のNPNトラン
ジスタ、この第３のNPNトランジスタのベース
と前記第１のNPNトランジスタのコレクタ間に
接続した第１の抵抗器を有する比較器と、コレク
タをグランドに接続しベースに第２の基準電圧を
与えられる第１のPNPトランジスタ、この第１
のPNPトランジスタのエミツタと前記第３の
NPNトランジスタのエミツタ間に接続したコン
デンサを有する第二のクランプ回路と、前記第１
のPNPトランジスタのエミツタにベースを接続
しエミツタを前記整流素子の負極側に接続した第
２のPNPトランジスタ、この第２のPNPトラン
ジスタのコレクタと負電源との間に接続した第２
の抵抗器を有するスイツチ回路とを具備すること
を特徴とする。
次に図面を参照して本考案を詳細に説明する。
第３図は本考案の一実施例を示す回路図であ
る。
る。
この実施例は、画像信号の先端をクランプする
第一のクランプ回路１と、ダイオード、定電圧ダ
イオードあるいはトランジスタを含み、正極側を
前記第一のクランプ回路の出力端に接続した整流
素子５と、前記第一のクランプ回路１の出力端に
ベースを接続した第１のNPNトランジスタ２１
および第１の基準電圧Ｖ REF1をベースに与え
られる第２のNPNトランジスタ２２からなる差
動増幅器、エミツタフオロアを構成する第３のト
ランジスタ２４、この第３のトランジスタ２４の
ベースと前記第１のトランジスタ２１のコレクタ
間に接続した第１の抵抗器２３を有する比較器２
と、コレクタをグランドに接続しベースに第２の
基準電圧Ｖ REF2を与えられる第１のPNPトラ
ンジスタ３２、この第１のPNPトランジスタ３
２のエミツタと前記第３のNPNトランジスタ２
４のエミツタ間に接続したコンデンサ３１を有す
る第二のクランプ回路３と、前記第１のPNPト
ランジスタ３２のエミツタにベースを接続しエミ
ツタを前記整流素子５の負極側に接続した第２の
PNPトランジスタ４１、この第２のPNPトラン
ジスタ４１のコレクタと負電源−Vccとの間に接
続した第２の抵抗器４２を有するスイツチ回路４
とを具備することを特徴とする。なお、図示され
ていないが、クランプ回路１と出力端子との間に
は、出力端子に接続される負荷（たとえば抵抗
器）とのインピーダンス整合を取るための出力抵
抗が接続され、この出力抵抗により、信号がリミ
ツトされた瞬間に比較器２の判定が変化し一種の
発振現象が生じることを防止している。ここで
は、説明の都合上、この出力抵抗の存在を特に考
慮しない単純化した第３図の回路を用いて、本考
案の実施例の動作を第４図〜第９図を参照してさ
らに詳細に説明する。
第一のクランプ回路１と、ダイオード、定電圧ダ
イオードあるいはトランジスタを含み、正極側を
前記第一のクランプ回路の出力端に接続した整流
素子５と、前記第一のクランプ回路１の出力端に
ベースを接続した第１のNPNトランジスタ２１
および第１の基準電圧Ｖ REF1をベースに与え
られる第２のNPNトランジスタ２２からなる差
動増幅器、エミツタフオロアを構成する第３のト
ランジスタ２４、この第３のトランジスタ２４の
ベースと前記第１のトランジスタ２１のコレクタ
間に接続した第１の抵抗器２３を有する比較器２
と、コレクタをグランドに接続しベースに第２の
基準電圧Ｖ REF2を与えられる第１のPNPトラ
ンジスタ３２、この第１のPNPトランジスタ３
２のエミツタと前記第３のNPNトランジスタ２
４のエミツタ間に接続したコンデンサ３１を有す
る第二のクランプ回路３と、前記第１のPNPト
ランジスタ３２のエミツタにベースを接続しエミ
ツタを前記整流素子５の負極側に接続した第２の
PNPトランジスタ４１、この第２のPNPトラン
ジスタ４１のコレクタと負電源−Vccとの間に接
続した第２の抵抗器４２を有するスイツチ回路４
とを具備することを特徴とする。なお、図示され
ていないが、クランプ回路１と出力端子との間に
は、出力端子に接続される負荷（たとえば抵抗
器）とのインピーダンス整合を取るための出力抵
抗が接続され、この出力抵抗により、信号がリミ
ツトされた瞬間に比較器２の判定が変化し一種の
発振現象が生じることを防止している。ここで
は、説明の都合上、この出力抵抗の存在を特に考
慮しない単純化した第３図の回路を用いて、本考
案の実施例の動作を第４図〜第９図を参照してさ
らに詳細に説明する。
入力信号の正方向の過大レベルを、差動増幅器
を含む比較器２で基準電圧Ｖ REF1と比較し、
入力信号がＶ REF1以下の場合高電位、Ｖ
REF1を越えた場合は、越えている時間低電位に
なるパルス状の出力が比較器２から出力される。
入力信号のレベルと比較器２の出力の関係を第４
図に示す。パルス状出力の高電位側を第２のクラ
ンプ回路３によりＶ REF2＋Ｖ BE1の電圧に
クランプする。尚、入力信号が全期間Ｖ REF1
を越えない場合、比較器２の出力は常に高電位側
となりＶ REF2＋Ｖ BE1にクランプされる。
その第２のクランプ出力のクランプされている高
電位側でスイツチ回路４がONしないようにＶ
REF2を設定する。
を含む比較器２で基準電圧Ｖ REF1と比較し、
入力信号がＶ REF1以下の場合高電位、Ｖ
REF1を越えた場合は、越えている時間低電位に
なるパルス状の出力が比較器２から出力される。
入力信号のレベルと比較器２の出力の関係を第４
図に示す。パルス状出力の高電位側を第２のクラ
ンプ回路３によりＶ REF2＋Ｖ BE1の電圧に
クランプする。尚、入力信号が全期間Ｖ REF1
を越えない場合、比較器２の出力は常に高電位側
となりＶ REF2＋Ｖ BE1にクランプされる。
その第２のクランプ出力のクランプされている高
電位側でスイツチ回路４がONしないようにＶ
REF2を設定する。
その場合の条件を説明する。
第２のクランプ出力のクランプされている高電
位側でスイツチ回路４がONしないようにＶ
REF2を設定する条件を説明する前に、ONして
いる時の条件を説明する。
位側でスイツチ回路４がONしないようにＶ
REF2を設定する条件を説明する前に、ONして
いる時の条件を説明する。
スイツチ回路４がONしている場合、整流素子
５の正極側の電位は第２のクランプ回路のクラン
プ電圧で決定され、その電圧は、 Ｖ REF2＋Ｖ BE1＋Ｖ BE2＋Ｖ Ｆ となる。第５図は第２のクランプ回路３のＶ
REF2を基準とした各部の電圧関係を示す。
５の正極側の電位は第２のクランプ回路のクラン
プ電圧で決定され、その電圧は、 Ｖ REF2＋Ｖ BE1＋Ｖ BE2＋Ｖ Ｆ となる。第５図は第２のクランプ回路３のＶ
REF2を基準とした各部の電圧関係を示す。
したがつて、スイツチ回路４がONしない条件
としては、 Ｖ REF2＋Ｖ BE1＋Ｖ BE2＋Ｖ Ｆ＞ク
ランプ回路１の出力…とする。一方、入力信号
がＶ REF1を越えた場合、比較器２の出力はク
ランプされている高電位側よりVP電圧の下がつ
た低電位側になる。その時、スイツチ回路４が
ONするようにＶ REF2が設定されていること
が必要で、 Ｖ REF2＋Ｖ BE1−Ｖ Ｐ＋Ｖ BE2＋Ｖ
Ｆ… に出力信号はリミツト（クリツプ）される（第６
図）。ただし、Ｖ BE1は第二のクランプ回路の
PNPトランジスタ３２のベース・エミツタ間の
順方向電圧、Ｖ BE2はスイツチ回路４内の
PNPトランジスタ４１のベース・エミツタ間順
方向電圧、Ｖ Ｐは比較器２の出力パルス振幅で
ある。したがつて、比較器２の基準電圧Ｖ
REF1を越えたパルス幅以内であれば第二のクラ
ンプ回路３の基準電圧Ｖ REF2の設定により、
上記式で決定されるリミツタレベルを任意に設
定できる（第７図）。
としては、 Ｖ REF2＋Ｖ BE1＋Ｖ BE2＋Ｖ Ｆ＞ク
ランプ回路１の出力…とする。一方、入力信号
がＶ REF1を越えた場合、比較器２の出力はク
ランプされている高電位側よりVP電圧の下がつ
た低電位側になる。その時、スイツチ回路４が
ONするようにＶ REF2が設定されていること
が必要で、 Ｖ REF2＋Ｖ BE1−Ｖ Ｐ＋Ｖ BE2＋Ｖ
Ｆ… に出力信号はリミツト（クリツプ）される（第６
図）。ただし、Ｖ BE1は第二のクランプ回路の
PNPトランジスタ３２のベース・エミツタ間の
順方向電圧、Ｖ BE2はスイツチ回路４内の
PNPトランジスタ４１のベース・エミツタ間順
方向電圧、Ｖ Ｐは比較器２の出力パルス振幅で
ある。したがつて、比較器２の基準電圧Ｖ
REF1を越えたパルス幅以内であれば第二のクラ
ンプ回路３の基準電圧Ｖ REF2の設定により、
上記式で決定されるリミツタレベルを任意に設
定できる（第７図）。
比較器２の基準電圧Ｖ REF1は、入力信号の
リミツトしたいレベルを決定するもので、このＶ
REF1を越えた部分だけが対象となる。すなわ
ち、比較器２はスイツチ回路４のON時間を設定
するものである。入力信号がＶ REF1を越える
場合、比較器２の出力はその期間、“Ｈ”レベル
よりＶ Ｐだけ電圧の低い、“Ｌ”レベルになる
が、クランプ回路３により“Ｈ”レベル側がクラ
ンプされているので、スイツチ回路４内のトラン
ジスタ４１のベース電圧は、クランプ電圧よりＶ
Ｐだけ、低いＶ REF2＋Ｖ BE2−Ｖ Ｐと
なり、この時だけ、スイツチ回路４はONになる
ようにＶ REF2を設定する。またＶ REF2は、
Ｖ REF1を越えた範囲の信号振幅をどのレベル
にリミツトするかを設定するものである。例え
ば、 Ｖ REF1＝Ｖ REF2＋Ｖ BE1＋Ｖ BE2
＋Ｖ Ｆ−Ｖ Ｐ…になるようにＶ RET2を
設定すれば入力信号はＶ REF1のレベルでリミ
ツトされる。
リミツトしたいレベルを決定するもので、このＶ
REF1を越えた部分だけが対象となる。すなわ
ち、比較器２はスイツチ回路４のON時間を設定
するものである。入力信号がＶ REF1を越える
場合、比較器２の出力はその期間、“Ｈ”レベル
よりＶ Ｐだけ電圧の低い、“Ｌ”レベルになる
が、クランプ回路３により“Ｈ”レベル側がクラ
ンプされているので、スイツチ回路４内のトラン
ジスタ４１のベース電圧は、クランプ電圧よりＶ
Ｐだけ、低いＶ REF2＋Ｖ BE2−Ｖ Ｐと
なり、この時だけ、スイツチ回路４はONになる
ようにＶ REF2を設定する。またＶ REF2は、
Ｖ REF1を越えた範囲の信号振幅をどのレベル
にリミツトするかを設定するものである。例え
ば、 Ｖ REF1＝Ｖ REF2＋Ｖ BE1＋Ｖ BE2
＋Ｖ Ｆ−Ｖ Ｐ…になるようにＶ RET2を
設定すれば入力信号はＶ REF1のレベルでリミ
ツトされる。
また、別の例として、
Ｖ REF1＜Ｖ REF2＋Ｖ BE1＋Ｖ BE2
＋Ｖ Ｆ−Ｖ Ｐ…の場合は、第８図の波形図
の実線部に示すように動作し、一方、 Ｖ REF1＞Ｖ REF2＋Ｖ BE1＋Ｖ BE2
＋Ｖ Ｆ−Ｖ Ｐ…の場合は、入力信号レベル
がＶ REF1になるまで入力信号がクランプされ
ず、入力信号レベルがＶ REF1になるとスイツ
チ回路がONし、Ｖ REF1よりも低い（Ｖ
REF2＋Ｖ BE1＋Ｖ REF2＋Ｖ Ｆ−Ｖ Ｐ）
で高いレベルがクランプされた望ましくない出力
信号が発生する。よつて式の条件は望ましくな
い（第９図）。
＋Ｖ Ｆ−Ｖ Ｐ…の場合は、第８図の波形図
の実線部に示すように動作し、一方、 Ｖ REF1＞Ｖ REF2＋Ｖ BE1＋Ｖ BE2
＋Ｖ Ｆ−Ｖ Ｐ…の場合は、入力信号レベル
がＶ REF1になるまで入力信号がクランプされ
ず、入力信号レベルがＶ REF1になるとスイツ
チ回路がONし、Ｖ REF1よりも低い（Ｖ
REF2＋Ｖ BE1＋Ｖ REF2＋Ｖ Ｆ−Ｖ Ｐ）
で高いレベルがクランプされた望ましくない出力
信号が発生する。よつて式の条件は望ましくな
い（第９図）。
以上のように、本考案によれば比較器２により
スイツチ回路４のON時間を設定するとともにク
ランプ回路３で比較器２の出力でスイツチ回路４
が正確にONになるように制御しているため、入
力信号をあるしきい値に瞬時にリミツトでき、ま
たクランプ回路３の閾値電圧（Ｖ REF2）を変
化させることにより、リミツト電圧を任意に設定
できる効果がある。
スイツチ回路４のON時間を設定するとともにク
ランプ回路３で比較器２の出力でスイツチ回路４
が正確にONになるように制御しているため、入
力信号をあるしきい値に瞬時にリミツトでき、ま
たクランプ回路３の閾値電圧（Ｖ REF2）を変
化させることにより、リミツト電圧を任意に設定
できる効果がある。
第１図ａ，ｂは従来例を示すブロツク図であ
る。第２図は実際のダイオードと理想ダイオード
との特性図である。第３図は本考案の実施例を示
す回路図、第４図〜第９図は第３図の実施例の動
作を説明する図である。 １……第１のクランプ回路、２……比較器、３
……第二のクランプ回路、４……スイツチ回路、
５……整流素子。
る。第２図は実際のダイオードと理想ダイオード
との特性図である。第３図は本考案の実施例を示
す回路図、第４図〜第９図は第３図の実施例の動
作を説明する図である。 １……第１のクランプ回路、２……比較器、３
……第二のクランプ回路、４……スイツチ回路、
５……整流素子。
Claims (1)
- 画像信号の先端をクランプする第一のクランプ
回路と、ダイオード、定電圧ダイオードあるいは
トランジスタを含み、正極側を前記第一のクラン
プ回路の出力端に接続した整流素子と、前記第一
のクランプ回路の出力端にベースを接続した第１
のNPNトランジスタおよび第１の基準電圧をベ
ースに与えられる第２のNPNトランジスタから
なる差動増幅器、エミツタフオロアを構成する第
３のNPNトランジスタ、この第３のNPNトラン
ジスタのベースと前記第１のNPNトランジスタ
のコレクタ間に接続した第１の抵抗器を有する比
較器と、コレクタをグランドに接続しベースに第
２の基準電圧を与えられる第１のPNPトランジ
スタ、この第１のPNPトランジスタのエミツタ
と前記第３のNPNトランジスタのエミツタ間に
接続したコンデンサを有する第二のクランプ回路
と、前記第１のPNPトランジスタのエミツタに
ベースを接続しエミツタを前記整流素子の負極側
に接続した第２のPNPトランジスタ、この第２
のPNPトランジスタのコレクタと負電源との間
に接続した第２の抵抗器を有するスイツチ回路と
を具備することを特徴とするリミツタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15857483U JPS6066114U (ja) | 1983-10-13 | 1983-10-13 | リミツタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15857483U JPS6066114U (ja) | 1983-10-13 | 1983-10-13 | リミツタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066114U JPS6066114U (ja) | 1985-05-10 |
| JPH0543535Y2 true JPH0543535Y2 (ja) | 1993-11-02 |
Family
ID=30349297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15857483U Granted JPS6066114U (ja) | 1983-10-13 | 1983-10-13 | リミツタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066114U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683005B2 (ja) * | 1988-05-02 | 1994-10-19 | 日本電気株式会社 | リミッタ回路 |
| JP2733960B2 (ja) * | 1988-06-08 | 1998-03-30 | 富士ゼロックス株式会社 | 手駆動型画像読取装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57138418U (ja) * | 1981-02-23 | 1982-08-30 |
-
1983
- 1983-10-13 JP JP15857483U patent/JPS6066114U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6066114U (ja) | 1985-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009385A (en) | Laser control circuit | |
| US4173739A (en) | Overload detecting circuit for a PWM amplifier | |
| US6707833B1 (en) | Digital laser driver circuit | |
| JP2747311B2 (ja) | デジタル光通信装置に使用される光送信装置のイネーブル応答時間を制御する装置および方法 | |
| US4709154A (en) | Opto-electrical signal converter with stabilization | |
| JPH06164497A (ja) | 光送信器 | |
| JP2816273B2 (ja) | 発光ダイオードスイッチング駆動回路 | |
| JPS5816581A (ja) | パルス変調形光出力制御回路 | |
| JPH02205367A (ja) | 発光素子駆動回路 | |
| JPH041588B2 (ja) | ||
| JPH0411394Y2 (ja) | ||
| JPS6314491Y2 (ja) | ||
| JPS6133483B2 (ja) | ||
| JPH0644197Y2 (ja) | 光受信器 | |
| JPS6152996B2 (ja) | ||
| JPH02104034A (ja) | 光受信回路 | |
| JPS6342621Y2 (ja) | ||
| US4156167A (en) | Radiation emitting system with pulse width and frequency control | |
| JP2577594Y2 (ja) | スイッチングレギュレ−タ | |
| KR890004481B1 (ko) | 발광소자 구동회로 | |
| KR820002238B1 (ko) | 직류-직류 변환기 | |
| KR910004795Y1 (ko) | 텔레비젼의 팝 노이즈 제거회로 | |
| JPS6043049U (ja) | 光受信器のアラ−ム検出装置 | |
| KR100281357B1 (ko) | 입력레벨에관계없이안정적인출력을얻을수있는입력레벨제한기를포함한비교기회로 | |
| JPH0528814Y2 (ja) |