JPH0543545Y2 - - Google Patents

Info

Publication number
JPH0543545Y2
JPH0543545Y2 JP1988018226U JP1822688U JPH0543545Y2 JP H0543545 Y2 JPH0543545 Y2 JP H0543545Y2 JP 1988018226 U JP1988018226 U JP 1988018226U JP 1822688 U JP1822688 U JP 1822688U JP H0543545 Y2 JPH0543545 Y2 JP H0543545Y2
Authority
JP
Japan
Prior art keywords
capacitor
switch
frequency band
high frequency
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988018226U
Other languages
English (en)
Other versions
JPH01122631U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1988018226U priority Critical patent/JPH0543545Y2/ja
Publication of JPH01122631U publication Critical patent/JPH01122631U/ja
Application granted granted Critical
Publication of JPH0543545Y2 publication Critical patent/JPH0543545Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] この考案は、RFスイツチに関するものであり、
特にUHFに於てアイソレーシヨンを改善したRF
スイツチに関するものである。
[従来の技術] 従来、此種RFスイツチ回路は第5図に示すよ
うに、入力端子1及び2に入力する高周波信号
RF1及びRF2をPINダイオードD1,D2,D
3,D4及びPINダイオードD5,D6,D7,
D8の夫々を切換えることによつて、出力端子6
へ選択的に出力していた。例えば、電源端子3を
「電源オン」し、且つ電源端子4を「電源オフ」
したときは、前記PINダイオードD1,D2,D
3及びD8がオンとなる。このときの高周波での
等価回路を第6図に示すが、入力端子1からの高
周波信号RF1は前記PINダイオードD1,D2,
D3を通過して出力端子6に至る。即ち、入力端
子1側の回路が「スイツチオン」の状態となる。
又、入力端子2からの高周波信号RF2は、前記
PINダイオードD5,D6,D7がオフとなつて
いるため通過せず、入力端子2側の回路は「スイ
ツチオフ」の状態となる。
[考案が解決しようとする課題] 前述したように、従来のRFスイツチ回路は
PINダイオードのD1,D2,D3,D8、又は
D5,D6,D7,D4を適宜切換えることによ
つて高周波信号RF1とRF2とを切換えていた。
然し、DCカツト用のコンデンサC1及びC2の
容量値は約1000pF程度であり、UHFの高い周波
数帯(950〜1750MHz)に於ては、第6図に示し
たように「スイツチオン」となつている入力端子
1側の回路はLPF(ローパスフイルタ)となり、
高域周波数帯でのロスが大となつていた。又、
「スイツチオフ」となつている入力端子2側の回
路はHPF(ハイパスフイルタ)となり、高域周波
数帯が出力端子6に漏洩し、高域でのアイソレー
シヨンが低下するという欠陥があつた。そこで、
この考案は高域周波数帯でロスを少なくし、且
つ、アイソレーシヨンを改善したRFスイツチを
提供せんとするものである。
[課題を解決するための手段] この考案は、上記目的を達成するために提案せ
られたものであり、直列に接続されたダイオード
間のリード線に他のダイオードを順方向に接続し
て接地させ、前記リード線とこの接地側のダイオ
ード間にコンデンサを設けたRFスイツチに於て、
このRFスイツチが「オン」のときはカツトオフ
周波数を高くし、「オフ」のときは受信周波数帯
域内に形成される誘導M型のHPFの極が該受信
周波数帯域の中央より高い位置に形成されるよう
に前記コンデンサの容量値を数pFにしたことを
特徴とするRFスイツチ回路を提供せんとするも
のである。
[作用] この考案は、従来のRFスイツチ回路のDCカツ
ト用コンデンサの容量値を小さくすることによつ
て、高周波の等価回路に於て接地側のPINダイオ
ードへ直列に静電容量を設けている。従つて、前
記接地側のPINダイオードが「オフ」のときは、
該PINダイオードの端子間浮遊容量と前記コンデ
ンサの容量とが直列に合成されて、PINダイオー
ドのみの場合より静電容量値が小さくなる。この
ため共振周波数が高くなり、LPFのカツトオフ
周波数を高くとることができる。一方、前記接地
側のPINダイオードが「オン」のときは、該PIN
ダイオードのリードインダクタンスと前記コンデ
ンサとが直列共振し、誘導M型のHPFとなつて
受信周波数帯域内に極を形成する。而して、該極
を中心とした前後の周波数帯域が接地側ダイオー
ドを経てアースされるとき、該極は周波数帯域の
中央より高い位置に形成されるように前記コンデ
ンサの容量値を設定してあるため、高周波数帯域
でのアイソレーシヨンが向上すると共に、RFス
イツチが一段で前記アイソレーシヨン効果を実現
できる。
[実施例] 以下、この考案の一実施例を別紙添付図面に従
つて詳述する。尚、第5図の従来型の説明に使用
した符号に対する構成は同一符号を使用するもの
とする。第1図は衛星放送用チユーナ等に使用す
るRFスイツチ回路を示したものであり、入力端
子1にはコンデンサC3を介してPINダイオード
D1,D2,D3が直列に接続してあり、該PIN
ダイオードD1,D2間の端子7に、約1pF前後
のコンデンサC4を介してPINダイオードD4を
順方向に接続して接地させている。又、入力端子
2にも全く同様にして、コンデンサC5を介して
PINダイオードD5,D6,D7を直列に接続
し、該PINダイオードD5,D6間の端子8に約
1pF前後のコンデンサC6を介してPINダイオー
ドD8を接続して接地させている。更に、前記
PINダイオードD3とD7とが端子9にて結線さ
れ、コンデンサC7を介して出力端子6へ接続さ
れている。そして、電源端子3は貫通コンデンサ
C8を介して、一方は前記コンデンサC3とPIN
ダイオードD1間の端子10へ接続し、他方はコ
ンデンサC6と接地側のPINダイオードD8間の
端子11へ接続する。又、電源端子4は貫通コン
デンサC9を介して、一方は前記コンデンサC5
とPINダイオードD5間の端子12へ接続し、他
方はコンデンサC4と接地側のPINダイオードD
4間の端子13へ接続する。そして、之等電源端
子3,4は何れか一方が「オン」であれば他方は
「オフ」となるように構成してある。尚、図中符
号R1,R2,R3,R4,R5は夫々抵抗を示
すものである。ここで、前記電源端子3を「オ
ン」とし電源端子4を「オフ」とすれば、端子1
0及び11にバイアス電圧が印加され入力端子1
側のPINダイオードD1,D2,D3及び入力端
子2側の接地側のPINダイオードD8が「オン」
となる。然るとき、入力端子2側のPINダイオー
ドD5,D6,D7及び入力端子1側の接地PIN
ダイオードD4は「オフ」である。このときの高
周波での等価回路を第2図に示す。入力端子1に
は、例えば約950〜1750MHzのUHF帯の高周波信
号RF1が入力され、PINダイオードD1,D2,
D3を通過し端子9を経て出力端子6へ出力す
る。このとき、前記各PINダイオードD1,D
2,D3及びD4はT型のLPFを形成し、一部
の高域周波数帯は接地側のPINダイオードD4を
通過してアースされる。
この高域周波数帯の減衰量を第3図に示すが、
本実施例の受信周波数帯1から2間に於て、
従来は曲線L1のように、2近辺の高域周波数
帯での減衰量が大であつた。本案ではコンデンサ
C4の容量値を1pF前後(従来型では1000pF程
度)と極めて小さくしたことにより、等価回路で
は静電容量C0が接続された形となる。この静電
容量C0と接地側のPINダイオードD4の端子間
浮遊容量とが直列に合成され、該PINダイオード
D4のみの場合より静電容量値が小となる。従つ
て、共振周波数が高くなり、LPFのカツトオフ
周波数を高くとることができる。而して、第3図
の曲線L2に示すように高域での減衰量を小さく
することができ、2近辺の高域周波数帯での減
衰量は従来型と比較して4〜5dB改善することが
できる。
一方、入力端子2側のPINダイオードD5,D
6,D7は「オフ」であり、各PINダイオードD
5,D6,D7及びD8はT型のHPFを形成す
る。この高域周波数帯の通過特性を第4図に示す
が、従来は曲線L3のように受信周波数帯域1
から2間に於て、斜線で図示せる如くアイソレ
ーシヨンが約25dB以下になる範囲があつた。本
案では前述したようにコンデンサC6の容量値を
1pF前後にしたことにより、等価的に静電容量C
0が発生する。この静電容量C0と接地側のPIN
ダイオードD8のリードインダクタンスとが直列
共振し、第4図に示す如く受信周波数帯1から
2間に極Pをもつ誘導M型のHPFを形成する。
尚、前記極Pは受信周波数帯域1から2間の
中央よりやや高めの位置(約1500〜1600MHz)へ
形成するを可とする。そして、この極Pを中心と
して前後の周波数帯域が接地側のPINダイオード
D8からアースされ、出力端子6への高域周波数
帯の漏洩を抑止でき、従来型と比較してアイソレ
ーシヨンを約12dB程度改善することができる。
尚、前記電源端子4を「オン」とした場合は、前
述とは逆に入力端子1側の回路は「スイツチオ
フ」の状態となり、入力端子2側の回路が「スイ
ツチオン」の状態となつて、高周波信号RF1と
RF2とを切換えるものである。
[考案の効果] この考案は、上記一実施例に詳述したように、
接地側のPINダイオードに接地したDCカツト用
のコンデンサの容量値を数pFと小さくしたこと
により、高周波での等価回路に於て静電容量が発
生する。従つて、RFスイツチが「オン」のとき
は接地側の合成静電容量値が小さくなり、カツト
オフ周波数を高くすることができる。このため、
高域周波数帯での減衰量を低減させてロスを小さ
くできる。又、RFスイツチが「オフ」のときは
前記コンデンサの静電容量によつて、誘導M型の
HPFの極が形成され、高域周波数帯でのアイソ
レーシヨンを向上させることができる。而して、
UHF帯の高い周波数に於ても、挿入ロスが少な
く且つ、高いアイソレーシヨンを確保したRFス
イツチ回路を形成することが可能となるのであ
る。又、特に、前記誘導M型のHPFの極は受信
周波数帯域の中央より高い位置に形成されるよう
に前記コンデンサの容量値を数pFと極めて小さ
く設定されているため、RFスイツチは一段で充
分に前記アイソレーシヨンが確保できる高性能の
RFスイツチを形成することができる。
【図面の簡単な説明】
図は本考案の一実施例を示したものである。第
1図はRFスイツチの回路図、第2図は第1図の
高周波等価回路図、第3図は高域周波数帯での減
衰量を表したグラフ、第4図は高域周波数帯での
アイソレーシヨンを表したグラフである。第5図
及び第6図は従来例を示したものであり、第5図
はRFスイツチの回路図、第6図は第5図の高周
波等価回路図である。 D1〜D8……PINダイオード、C1〜C9…
…コンデンサ、C0……静電容量。

Claims (1)

    【実用新案登録請求の範囲】
  1. 直列に接続されたダイオード間のリード線に他
    のダイオードを順方向に接続して接地させ、前記
    リード線とこの接地側のダイオード間にコンデン
    サを設けたRFスイツチに於て、このRFスイツチ
    が「オン」のときはカツトオフ周波数を高くし、
    「オフ」のときは受信周波数帯域内に形成される
    誘導M型のHPFの極が該受信周波数帯域の中央
    より高い位置に形成されるように前記コンデンサ
    の容量値を数pFにしたことを特徴とするRFスイ
    ツチ回路。
JP1988018226U 1988-02-15 1988-02-15 Expired - Lifetime JPH0543545Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988018226U JPH0543545Y2 (ja) 1988-02-15 1988-02-15

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988018226U JPH0543545Y2 (ja) 1988-02-15 1988-02-15

Publications (2)

Publication Number Publication Date
JPH01122631U JPH01122631U (ja) 1989-08-21
JPH0543545Y2 true JPH0543545Y2 (ja) 1993-11-02

Family

ID=31232679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988018226U Expired - Lifetime JPH0543545Y2 (ja) 1988-02-15 1988-02-15

Country Status (1)

Country Link
JP (1) JPH0543545Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5991043U (ja) * 1982-12-11 1984-06-20 株式会社村田製作所 高周波スイツチ回路

Also Published As

Publication number Publication date
JPH01122631U (ja) 1989-08-21

Similar Documents

Publication Publication Date Title
JPS6352510A (ja) 電子同調チユ−ナ
JPH1032450A (ja) フィルタとこれを用いた高周波装置
EP1349272A1 (en) High frequency low-pass filter
JPH0543545Y2 (ja)
JPS6043696B2 (ja) Vhfチユ−ナの段間同調結合回路
JPS6338590Y2 (ja)
JPS60249436A (ja) 受信機の入力切換装置
JP3459728B2 (ja) チューナ
JP3136867B2 (ja) 可変同調バンドパスフィルタ
JPH0132434Y2 (ja)
JPH0134442Y2 (ja)
JP3277527B2 (ja) チューナ
JPH05235703A (ja) チューナの段間同調回路
JPH0724826Y2 (ja) チューナ装置
JPH0246096Y2 (ja)
JPH0119500Y2 (ja)
JP3108714U (ja) テレビジョンチューナの中間周波回路
JPS631457Y2 (ja)
JPH04105723U (ja) 電子チユーナ
JPH0418490B2 (ja)
JPH0139002Y2 (ja)
JPH08148958A (ja) フィルタ回路
JP2525443Y2 (ja) チューナ回路
JPH0339954Y2 (ja)
JP2001359005A (ja) テレビジョン信号受信用チューナ