JPH0543623U - 光結合型のリレー回路 - Google Patents

Abstract

(57)【要約】 【目的】 制御性の優れた光結合型のリレー回路を提供
すること。 【構成】 発光ダイオード１と、フォトダイオードアレ
イ２と、ドレイン・ソース間の導通状態と非導通状態が
切り替わる出力用のＭＯＳＦＥＴ７と、該ＭＯＳＦＥＴ
７のゲート・ソース間の蓄積電荷の放電径路を形成する
ノーマリ・オン型の制御用トランジスタ３と、制御用ト
ランジスタ３を高抵抗状態にバイアスする電圧を発生す
る２つの直列の抵抗５，１２と、出力用ＭＯＳＦＥＴの
ドレイン・ゲート間に接続されて前記抵抗５によって導
通状態と非導通状態が切り替わるバイポーラトランジス
タ４と、出力用ＭＯＳＦＥＴ７のドレイン側とバイポー
ラトランジスタ４間に接続されたダイオード６とからな
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、光結合方式を用いて入出力回路間を絶縁した光結合型のリレー回路 に関するものである。

【０００２】

【従来の技術】

図２は、従来の光結合型のリレー回路を示す回路図である。この回路にあって は、入力端子１０ａ，１０ｂ間に接続された発光ダイオード１が発生する光信号 を、フォトダイオードアレイ２が受光して光起電力を発生し、この光起電力を抵 抗５を介して出力用ＭＯＳＦＥＴ７のゲート・ソース間に印加し、また、抵抗５ によって発生した電圧によって導通状態となったバイポーラトランジスタ４を介 して負荷電流が出力用ＭＯＳＦＥＴ７のゲート・ソース間容量の高速な充電を行 うものである。出力用ＭＯＳＦＥＴ７のゲート及びソースには、デプレッション 型のＪＦＥＴよりなる制御用トランジスタ３のソース及びドレインがそれぞれ接 続されており、このトランジスタ３のゲート・ソース間は抵抗５の両端に接続さ れている。

【０００３】 発光ダイオード１に入力信号が印加されてフォトダイオードアレイ２に光起電 力が発生すると、デプレッション型の制御用トランジスタ３のソース・ドレイン 間を介して光電流が流れ、抵抗５の両端に電圧が発生する。この電圧により制御 用トランジスタ３が高抵抗状態にバイアスされるので、出力用ＭＯＳＦＥＴ７の ゲート・ソース間にフォトダイオードアレイ２の光起電力が印加される。同時に 抵抗５の両端の電圧によってバイポーラトランジスタ４が導通状態となり、負荷 電流が出力用ＭＯＳＦＥＴ７のゲート・ソース間容量を急速に充電し、出力用Ｍ ＯＳＦＥＴ７が急速にオン状態となる。

【０００４】 発光ダイオード１への入力信号が遮断されると、フォトダイオードアレイ２の 光起電力が消失するため、制御トランジスタ３は導通状態、バイポーラトランジ スタ４は非導通状態となり、出力用ＭＯＳＦＥＴ７のゲート・ソース間の蓄積電 荷を放電させるので、出力用ＭＯＳＦＥＴ７はオフ状態となる。

【０００５】

【考案が解決しようとする課題】

上記従来例回路においては、抵抗５の端子間電圧によって制御用トランジスタ ３を制御しているが、同時にバイポーラトランジスタ４のベース・エミッタ間に も接続されているため、抵抗５の端子間電圧はバイポーラトランジスタ４のベー ス・エミッタ間電圧に律則されてしまう。そのため、制御用トランジスタ３のし きい値電圧がばらつき等により、その電圧以上となった場合、制御用トランジス タ３は動作せず、それによってリレーも動作しなくなるという欠点があった。

【０００６】 本考案は上記欠点に鑑みなされたもので、その目的とするところは、制御性の 優れた光結合型のリレー回路を提供することにある。

【０００７】

【課題を解決するための手段】

本考案に係る光結合型リレー回路にあっては、上記課題を解決するために、図 １に示すように、制御用トランジスタ３とバイポーラトランジスタ４を制御する 抵抗を２つの抵抗５，１２の直列接続とし、２つの抵抗５，１２によって制御用 トランジスタ３を制御し、出力用ＭＯＳＦＥＴ７のゲートよりの抵抗５によって バイポーラトランジスタ４を制御することを特徴とするものである。

【０００８】

【実施例】

図１は本考案の一実施例を示す回路図で、発光ダイオード１は入力端子１０ａ ，１０ｂ間に接続され、フォトダイオードアレイ２と光結合されている。フォト ダイオードアレイ２の正極は２つの抵抗５，１２を介して出力用ＭＯＳＦＥＴ７ のゲートに、負極はＭＯＳＦＥＴ７のソースにそれぞれ接続されている。出力用 ＭＯＳＦＥＴ７のゲートには、デプレッション型のＪＦＥＴよりなるノーマリ・ オン型の制御用トランジスタ３のソースが接続され、この制御用トランジスタ３ のドレインは出力用ＭＯＳＦＥＴ７のソースに、ゲートはフォトダイオードアレ イ２の正極に接続されている。

【０００９】 また、出力用ＭＯＳＦＥＴ７のドレインにはダイオード６のアノードが接続さ れており、ダイオード６のカソードはバイポーラトランジスタ４のコレクタに接 続されている。バイポーラトランジスタ４のエミッタは出力用ＭＯＳＦＥＴ７の ゲートに、ベースは２つの抵抗５，１２の接続点に接続されている。

【００１０】 さらに、出力用ＭＯＳＦＥＴ７のドレインは一方の出力端子１１ａに、ソース は他方の出力端子１１ｂに接続され、出力端子１１ａ，１１ｂ間には直流電源９ と負荷８の直列回路が接続されている。

【００１１】 次に、上記実施例の動作を説明する。まず、入力端子１０ａ，１０ｂ間に入力 信号が通電されると、発光ダイオード１が光信号を発生し、この光信号をフォト ダイオードアレイ２が受光して光起電力を発生する。この光起電力によって、２ つの抵抗５，１２とデプレッション型の制御トランジスタ３のソース・ドレイン 間を介して光電流が流れ、２つの直列抵抗５，１２の両端に電圧が発生する。

【００１２】 直列抵抗５，１２の両端に発生した電圧により、制御用トランジスタ３が高抵 抗状態にバイアスされるので、出力用ＭＯＳＦＥＴ７のゲート・ソース間にフォ トダイオードアレイ２の光起電力が印加される。同時に、出力用ＭＯＳＦＥＴ７ のゲートよりの抵抗５の両端に発生した電圧によりバイポーラトランジスタ４が 導通状態となり、出力用ＭＯＳＦＥＴ７のドレイン側より負荷電流が出力用ＭＯ ＳＦＥＴ７のゲート・ソース間容量を急速に充電する。これにより、出力用ＭＯ ＳＦＥＴ７が急速にオン状態に至る。

【００１３】 入力端子１０ａ，１０ｂ間への入力信号が遮断されると、フォトダイオードア レイ２の端子間の光起電力が消滅し、制御用トランジスタ３が導通状態、バイポ ーラトランジスタ４が非導通状態となる。このため、制御用トランジスタ３を介 して出力用ＭＯＳＦＥＴ７のゲート・ソース間容量が放電され、出力用ＭＯＳＦ ＥＴ７はオフ状態へ至る。

【００１４】

【考案の効果】

本考案にあっては、上述のように、バイポーラトランジスタの制御を、抵抗を 分割してその一方の抵抗のみにし、バイポーラトランジスタの制御と制御用トラ ンジスタの制御を別にしたため、バイポーラトランジスタによって制御用トラン ジスタのゲート・ソース間電圧が律則されるという欠点が解消され、制御良くリ レーを動作させることができる。

【図面の簡単な説明】

【図１】本考案の一実施例を示す回路図である。

【図２】従来例を示す回路図である。

【符号の説明】

１ 発光ダイオード ２ フォトダイオードアレイ ３ 制御用トランジスタ ４ バイポーラトランジスタ ５ 抵抗 ６ ダイオード ７ 出力用ＭＯＳＦＥＴ １２ 抵抗

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力信号に応答して光信号を発生する発
   光ダイオードと、発光ダイオードの光信号を受光するよ
   うに配置されたフォトダイオードアレイと、フォトダイ
   オードアレイの光起電力をゲート・ソース間に印加され
   てドレイン・ソース間の導通状態と非導通状態が切り替
   わる出力用のＭＯＳＦＥＴと、出力用のＭＯＳＦＥＴの
   ゲート・ソース間の蓄積電荷の放電径路を形成するノー
   マリ・オン型の制御用トランジスタと、制御用トランジ
   スタを介してフォトダイオードアレイの光電流を通電さ
   れて制御用トランジスタを高抵抗状態にバイアスする電
   圧を発生する２つの直列の抵抗と、出力用ＭＯＳＦＥＴ
   のドレイン・ゲート間に接続されて前記２つの抵抗のう
   ち出力用ＭＯＳＦＥＴのゲートよりの抵抗によって導通
   状態と非導通状態が切り替わるバイポーラトランジスタ
   と、出力用ＭＯＳＦＥＴのドレイン側とバイポーラトラ
   ンジスタ間に接続されたダイオードとからなることを特
   徴とする光結合型のリレー回路。