JPH0544229B2 - - Google Patents
Info
- Publication number
- JPH0544229B2 JPH0544229B2 JP57003999A JP399982A JPH0544229B2 JP H0544229 B2 JPH0544229 B2 JP H0544229B2 JP 57003999 A JP57003999 A JP 57003999A JP 399982 A JP399982 A JP 399982A JP H0544229 B2 JPH0544229 B2 JP H0544229B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse signal
- charging
- voltage
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
- G02B7/28—Systems for automatic generation of focusing signals
- G02B7/36—Systems for automatic generation of focusing signals using image sharpness techniques, e.g. image processing techniques for generating autofocus signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Automatic Focus Adjustment (AREA)
- Studio Circuits (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、ビデオカメラの合焦装置や特殊効果
装置などに適したパルス信号発生装置に関する。
装置などに適したパルス信号発生装置に関する。
ビデオカメラの焦点を自動的に調整する場合、
ビデオカメラからのビデオ信号の一部を抜き取
り、抜き取られたビデオ信号の高域成分の量を検
出することにより、焦点の調整のための制御信号
を得るようにしている。
ビデオカメラからのビデオ信号の一部を抜き取
り、抜き取られたビデオ信号の高域成分の量を検
出することにより、焦点の調整のための制御信号
を得るようにしている。
また、特殊効果装置においても、ビデオ信号の
一部を抜き取り、抜き取られたビデオ信号を他の
ビデオ信号の一部と置換することにより、ビデオ
画面の嵌め込みをするようにした技術が知られて
いる。
一部を抜き取り、抜き取られたビデオ信号を他の
ビデオ信号の一部と置換することにより、ビデオ
画面の嵌め込みをするようにした技術が知られて
いる。
このような技術においては、ビデオ信号の一部
を抜き取ることはいずれもビデオ画面の一部を抜
き取ることに相当するものであり、かつまた、ビ
デオ画面の抜き取られる部分を調整可能にする必
要があることから、ビデオ信号の一部を抜き取る
ためのゲートパルス信号としては、周期信号と周
期が等しくし、しかも、位相、パルス幅を任意に
調整することができなければならない。
を抜き取ることはいずれもビデオ画面の一部を抜
き取ることに相当するものであり、かつまた、ビ
デオ画面の抜き取られる部分を調整可能にする必
要があることから、ビデオ信号の一部を抜き取る
ためのゲートパルス信号としては、周期信号と周
期が等しくし、しかも、位相、パルス幅を任意に
調整することができなければならない。
また、以上のようなビデオ装置ばかりでなく、
さらに、ビデオ装置に限ることなく、あるパルス
信号に周期が一致し、位相、パルス幅が調整可能
なパルス信号を必要とするものがある。かかるパ
ルス信号を得るためには、従来、このパルス信号
の前縁を設定するための時定数回路と後縁を設定
するための時定数回路とからなるパルス信号発生
回路を用いている。
さらに、ビデオ装置に限ることなく、あるパルス
信号に周期が一致し、位相、パルス幅が調整可能
なパルス信号を必要とするものがある。かかるパ
ルス信号を得るためには、従来、このパルス信号
の前縁を設定するための時定数回路と後縁を設定
するための時定数回路とからなるパルス信号発生
回路を用いている。
第１図はこのような従来のパルス発生回路の一
例を示すブロツク図であつて、１は入力端子、２
は単安定マルチバイブレータ回路（以下、モノマ
ルチという）、３はインバータ、４はモノマルチ、
５は出力端子、６は電源、７は抵抗、８はコンデ
ンサ、９は抵抗、１０はコンデンサである。
例を示すブロツク図であつて、１は入力端子、２
は単安定マルチバイブレータ回路（以下、モノマ
ルチという）、３はインバータ、４はモノマルチ、
５は出力端子、６は電源、７は抵抗、８はコンデ
ンサ、９は抵抗、１０はコンデンサである。
第２図は第１図の動作を説明するための波形図
であつて、各信号には第１図の対応する符号をつ
けている。
であつて、各信号には第１図の対応する符号をつ
けている。
次に、この従来技術の動作について説明する。
第１図、第２図において、入力端子１から周期
THの入力パルス信号ａがモノマルチ２に供給さ
れ、モノマルチ２は、入力パルス信号ａの立上り
でトリガーされる。
THの入力パルス信号ａがモノマルチ２に供給さ
れ、モノマルチ２は、入力パルス信号ａの立上り
でトリガーされる。
モノマルチ２は抵抗７を介して電源６に接続さ
れ、抵抗７と、抵抗７の一端と接地端子との間に
接続されたコンデンサ８とにより時定数回路が形
成され、抵抗７を可変にすることにより時定数を
調整することができるようにしている。
れ、抵抗７と、抵抗７の一端と接地端子との間に
接続されたコンデンサ８とにより時定数回路が形
成され、抵抗７を可変にすることにより時定数を
調整することができるようにしている。
しかるに、モノマルチ２は、入力パルス信号ａ
の立上りに一致して立上り、抵抗７とコンデンサ
８との時定数回路の時定数で決まるパルス幅Td
のパルス信号ｂを発生する。
の立上りに一致して立上り、抵抗７とコンデンサ
８との時定数回路の時定数で決まるパルス幅Td
のパルス信号ｂを発生する。
パルス信号ｂはインバータ３で反転されてパル
ス信号ｃとなり、その立上りでモノマルチ４をト
リガーする。
ス信号ｃとなり、その立上りでモノマルチ４をト
リガーする。
モノマルチ４は抵抗９を介して電源６に接続さ
れ、抵抗９と、抵抗９の一端と接地端子との間に
接続されたコンデンサ１０とにより時定数回路が
形成され、抵抗９を可変にすることにより時定数
を調整することができるようにしている。
れ、抵抗９と、抵抗９の一端と接地端子との間に
接続されたコンデンサ１０とにより時定数回路が
形成され、抵抗９を可変にすることにより時定数
を調整することができるようにしている。
しかるに、モノマルチ４は、パルス信号ｃの立
上りに一致して立上り、抵抗９とコンデンサ１０
との時定数回路の時定数で決まるパルス幅Twの
パルス信号ｄを発生する。
上りに一致して立上り、抵抗９とコンデンサ１０
との時定数回路の時定数で決まるパルス幅Twの
パルス信号ｄを発生する。
このパルス信号ｄは、その立上りは入力信号ａ
の立上りよりもTdだけ遅れてパルス幅Twのパル
ス信号であつて、時間幅Tdは抵抗７とコンデン
サ８による時定数回路の時定数により決まり、パ
ルス幅Twは抵抗９とコンデンサ１０による時定
数回路の時定数により決まるから、結局、出力端
子５に得られるパルス信号ｄの入力パルス信号ａ
に対する位相Td、パルス幅Twは、抵抗７，９を
変化させることにより任意に設定することができ
る。
の立上りよりもTdだけ遅れてパルス幅Twのパル
ス信号であつて、時間幅Tdは抵抗７とコンデン
サ８による時定数回路の時定数により決まり、パ
ルス幅Twは抵抗９とコンデンサ１０による時定
数回路の時定数により決まるから、結局、出力端
子５に得られるパルス信号ｄの入力パルス信号ａ
に対する位相Td、パルス幅Twは、抵抗７，９を
変化させることにより任意に設定することができ
る。
ところで、かかるパルス信号発生回路を一チツ
プの集積回路（以下、ICという）に組み込む場
合、モノマルチ２，４の夫々に時定数の調整可能
な時定数回路を設けなければならず、このような
調整可能な回路をIC内に組み込むことができな
いから、ICとしては、かかるパルス信号発生回
路のために２つのピンを使用しなければならな
い。
プの集積回路（以下、ICという）に組み込む場
合、モノマルチ２，４の夫々に時定数の調整可能
な時定数回路を設けなければならず、このような
調整可能な回路をIC内に組み込むことができな
いから、ICとしては、かかるパルス信号発生回
路のために２つのピンを使用しなければならな
い。
一般に、IC化するに当つては、１つの回路に
ついて最大１つのピンを割り合てるようにしてで
きる限り多くの回路を組み込み、ICの多機能化、
集積化をはかつているが、上記従来のパルス発生
回路をIC化するために２つピンを必要とするこ
とになると、ICのピン数が決まつていることか
らして組み込むべき回路を１つ減らさなければな
らない。また、所定の機能をもたせるために所定
数の回路を組み込む場合、上記従来のパルス発生
回路が２ピン必要なために、不必要にピン数の多
いパツケージを用いてICを構成せざるを得なく
なることもあり、コストアツプをまねくこともあ
る。
ついて最大１つのピンを割り合てるようにしてで
きる限り多くの回路を組み込み、ICの多機能化、
集積化をはかつているが、上記従来のパルス発生
回路をIC化するために２つピンを必要とするこ
とになると、ICのピン数が決まつていることか
らして組み込むべき回路を１つ減らさなければな
らない。また、所定の機能をもたせるために所定
数の回路を組み込む場合、上記従来のパルス発生
回路が２ピン必要なために、不必要にピン数の多
いパツケージを用いてICを構成せざるを得なく
なることもあり、コストアツプをまねくこともあ
る。
要するに、上記従来技術は、ICの多機能化、
集積化を阻害し、コストアツプをまねくという欠
点を有している。
集積化を阻害し、コストアツプをまねくという欠
点を有している。
本発明は、上記従来技術の欠点を除き、単一の
調整手段によりパルス信号の位相、パルス幅を可
変可能にし、よつて、IC化に適したパルス信号
発生回路を提供するにある。
調整手段によりパルス信号の位相、パルス幅を可
変可能にし、よつて、IC化に適したパルス信号
発生回路を提供するにある。
この目的を達成するために、本発明は、充電時
定数が調整可能な単一の充放電回路の放電開始の
タイミングを、前記時定数に応じて変化させ、前
記充放電回路からの充電電圧にもとづいて前記パ
ルス信号を形成するようにした点を特徴とする。
定数が調整可能な単一の充放電回路の放電開始の
タイミングを、前記時定数に応じて変化させ、前
記充放電回路からの充電電圧にもとづいて前記パ
ルス信号を形成するようにした点を特徴とする。
以下、本発明の実施例を図面について説明す
る。
る。
第３図は本発明によるパルス発生回路の一実施
例を示すブロツク図であつて、１３は入力端子、
１４はRSフリツプフロツプ回路（以下、FFとい
う）、１５はスイツチング回路、１６，１７は電
圧比較回路、１８は出力端子、１９は電源、２０
は抵抗、２１はコンデンサである。
例を示すブロツク図であつて、１３は入力端子、
１４はRSフリツプフロツプ回路（以下、FFとい
う）、１５はスイツチング回路、１６，１７は電
圧比較回路、１８は出力端子、１９は電源、２０
は抵抗、２１はコンデンサである。
第４図は第３図の動作を説明するための波形図
であつて、各信号には第３図の対応する符号をつ
けている。
であつて、各信号には第３図の対応する符号をつ
けている。
次に、この実施例の動作について説明する。
第３図、第４図において、入力端子１３からの
周期THの入力パルス信号ａは、FF１４のセツト
端子Ｓに供給され、その立上りでFF１４をセツ
トする。FF１４がセツトされると、FF１４の出
力信号によりスイツチング回路１５はオフ状態と
なる。
周期THの入力パルス信号ａは、FF１４のセツト
端子Ｓに供給され、その立上りでFF１４をセツ
トする。FF１４がセツトされると、FF１４の出
力信号によりスイツチング回路１５はオフ状態と
なる。
そこで、コンデンサ２１には、電源１９から抵
抗２０を通して充電電流が流れ込み、コンデンサ
２１の両端に充電電圧ｂが生ずる。したがつて、
抵抗２０とコンデンサ２１とにより充放電回路が
形成され、その充電時定数は抵抗２０とコンデン
サ２１とにより決まり、抵抗２０あるいはコンデ
ンサ２１を可変に構成することにより充電時定数
を調整することができるようになつている。
抗２０を通して充電電流が流れ込み、コンデンサ
２１の両端に充電電圧ｂが生ずる。したがつて、
抵抗２０とコンデンサ２１とにより充放電回路が
形成され、その充電時定数は抵抗２０とコンデン
サ２１とにより決まり、抵抗２０あるいはコンデ
ンサ２１を可変に構成することにより充電時定数
を調整することができるようになつている。
上記充放電回路の充電電圧ｂは、電圧比較回路
１６に供給されて基準電圧VTH1と比較され、ま
た、電圧比較回路１７に供給されて基準電圧VTH2
（ただし、VTH2＜VTH1）と比較される。
１６に供給されて基準電圧VTH1と比較され、ま
た、電圧比較回路１７に供給されて基準電圧VTH2
（ただし、VTH2＜VTH1）と比較される。
電圧比較回路１６は、充電電圧ｂが基準電圧
VTH1以上になると、出力電圧はたとえば、高レベ
ルから低レベルに変化し、この出力電圧はFF１
４のリセツト端子Ｒに供給されてレベル変化の時
点でFF１４をリセツトする。この結果、スイツ
チング回路１５はオン状態となり、抵抗２０とコ
ンデンサ２１からなる充放電回路はスイツチング
回路１５を介して放電する。
VTH1以上になると、出力電圧はたとえば、高レベ
ルから低レベルに変化し、この出力電圧はFF１
４のリセツト端子Ｒに供給されてレベル変化の時
点でFF１４をリセツトする。この結果、スイツ
チング回路１５はオン状態となり、抵抗２０とコ
ンデンサ２１からなる充放電回路はスイツチング
回路１５を介して放電する。
次に、入力パルス信号ａによりFF１４がセツ
トされると、スイツチング回路１５はオフ状態に
なり、充放電回路は充電を開始する。
トされると、スイツチング回路１５はオフ状態に
なり、充放電回路は充電を開始する。
このようにして、コンデンサ２１の両端には抵
抗２０とコンデンサ２１とによる時定数で立上
り、スイツチング回路１５がオン状態となる時
点、すなわち、電圧比較回路１６の出力電圧のレ
ベル変化時点で立下がる鋸歯状の充電電圧ｂが得
られる。
抗２０とコンデンサ２１とによる時定数で立上
り、スイツチング回路１５がオン状態となる時
点、すなわち、電圧比較回路１６の出力電圧のレ
ベル変化時点で立下がる鋸歯状の充電電圧ｂが得
られる。
そこで、充電電圧ｂが電圧比較回路１７で基準
電圧VTH2と比較され、充電電圧ｂが基準電圧VTH2
以上になつたときに高レベルとなるパルス信号ｃ
が発生される。
電圧VTH2と比較され、充電電圧ｂが基準電圧VTH2
以上になつたときに高レベルとなるパルス信号ｃ
が発生される。
ところで、パルス信号ｃの入力パルス信号ａに
対する位相差Tdは、充電電圧ｂが基準電圧VTH2
に達するまでの時間に等しく、また、パルス幅
Twは充電電圧ｂが基準電圧VTH2から基準電圧
VTH1になるに要する時間に等しく、これらの時間
は抵抗２０とコンデンサ２１とによる時定数によ
つて決まるから、抵抗２０あるいはコンデンサ２
１を変化させることにより、出力端子１８から得
られるパルス信号ｃは、入力パルス信号ａに対す
る位相Tdおよびパルス幅Twを可変とすることが
できる。
対する位相差Tdは、充電電圧ｂが基準電圧VTH2
に達するまでの時間に等しく、また、パルス幅
Twは充電電圧ｂが基準電圧VTH2から基準電圧
VTH1になるに要する時間に等しく、これらの時間
は抵抗２０とコンデンサ２１とによる時定数によ
つて決まるから、抵抗２０あるいはコンデンサ２
１を変化させることにより、出力端子１８から得
られるパルス信号ｃは、入力パルス信号ａに対す
る位相Tdおよびパルス幅Twを可変とすることが
できる。
しかるに、この実施例においては、調整すべき
部品としては抵抗２０とコンデンサ２１とからな
る充放電回路のみである。したがつて、この実施
例ではIC化することにより、接続点２２をピン
として充放電回路を接続すればよく、ピンは１つ
のみが割り当てられる。
部品としては抵抗２０とコンデンサ２１とからな
る充放電回路のみである。したがつて、この実施
例ではIC化することにより、接続点２２をピン
として充放電回路を接続すればよく、ピンは１つ
のみが割り当てられる。
第５図は第３図の一具体例を示す回路図であつ
て、第３図に対応する部分には同一符号をつけて
いる。
て、第３図に対応する部分には同一符号をつけて
いる。
同図において、FF１４は、トランジスタQ1，
Q2およびIIL（Injection Integrated Logicの略）
によるインバータG1，G2，G3により形成し、ト
ランジスタQ1，Q2のベースが夫々FF１４のリセ
ツト端子Ｒ、セツト端子Ｓをなしている。なお、
IILは標準的なバイポーラICと同一チツプ上に構
成することができ、第３図の回路構成を容易に実
現することができる。
Q2およびIIL（Injection Integrated Logicの略）
によるインバータG1，G2，G3により形成し、ト
ランジスタQ1，Q2のベースが夫々FF１４のリセ
ツト端子Ｒ、セツト端子Ｓをなしている。なお、
IILは標準的なバイポーラICと同一チツプ上に構
成することができ、第３図の回路構成を容易に実
現することができる。
入力端子１３からFF１４のセツト端子Ｓに入
力パルス信号ａ（第４図）が供給されると、イン
バータG3の出力レベルは低レベルとなる。この
ために、スイツチング回路１５のトランジスタ
Q3はオン状態になり、コンデンサ２１は充電を
開始する。
力パルス信号ａ（第４図）が供給されると、イン
バータG3の出力レベルは低レベルとなる。この
ために、スイツチング回路１５のトランジスタ
Q3はオン状態になり、コンデンサ２１は充電を
開始する。
電圧比較回路１６は、抵抗R1，R2，R3，R4，
R5，R6，R7、トランジスタQ4および差動的に接
続されたトランジスタQ5，Q6からなる。抵抗R5，
R6，R7は点P1，P2に夫々基準電圧VTH1，VTH2（第
４図）を設定する。点P1における基準電圧VTH1
は、 VTH1＝VCC・R6＋R7／R5＋R6＋R7 であり、点P2における基準電圧VTH2は、 VTH2＝VCC・R6／R5＋R6＋R7 である。ただし、VCCは電源電圧である。
R5，R6，R7、トランジスタQ4および差動的に接
続されたトランジスタQ5，Q6からなる。抵抗R5，
R6，R7は点P1，P2に夫々基準電圧VTH1，VTH2（第
４図）を設定する。点P1における基準電圧VTH1
は、 VTH1＝VCC・R6＋R7／R5＋R6＋R7 であり、点P2における基準電圧VTH2は、 VTH2＝VCC・R6／R5＋R6＋R7 である。ただし、VCCは電源電圧である。
そこで、コンデンサ２１の充電電圧ｂ４（第４
図）がトランジスタQ5のベースに供給され、充
電電圧ｂが基準電圧VTH1を越えるとトランジスタ
Q5がオン状態となつてトランジスタQ6はオフ状
態になる。このために、トランジスタQ6のコレ
クタは電源電圧VCCに上昇してトランジスタQ4は
オフ状態になり、トランジスタQ4のコレクタの
電位は零ボルトとなる。この零ボルトの電圧はリ
セツト信号としてFF１４のリセツト端子Ｒ、す
なわち、トランジスタQ1のベースに供給され、
インバータG2の出力レベルを高レベルにする。
したがつて、スイツチング回路１５のトランジス
タQ3はオン状態になり、コンデンサ２１はトラ
ンジスタQ3を介して急速に放電する。
図）がトランジスタQ5のベースに供給され、充
電電圧ｂが基準電圧VTH1を越えるとトランジスタ
Q5がオン状態となつてトランジスタQ6はオフ状
態になる。このために、トランジスタQ6のコレ
クタは電源電圧VCCに上昇してトランジスタQ4は
オフ状態になり、トランジスタQ4のコレクタの
電位は零ボルトとなる。この零ボルトの電圧はリ
セツト信号としてFF１４のリセツト端子Ｒ、す
なわち、トランジスタQ1のベースに供給され、
インバータG2の出力レベルを高レベルにする。
したがつて、スイツチング回路１５のトランジス
タQ3はオン状態になり、コンデンサ２１はトラ
ンジスタQ3を介して急速に放電する。
しかるに、入力パルス信号ａ（第４図）の１周
期TH毎に、１サイクルの鋸歯状充電電圧ｂ（第４
図）が生じ、これが電圧比較回路１７に供給され
る。
期TH毎に、１サイクルの鋸歯状充電電圧ｂ（第４
図）が生じ、これが電圧比較回路１７に供給され
る。
電圧比較回路１７は、抵抗R8，R9および差動
的に接続されたトランジスタQ7，Q8からなり、
トランジスタQ8のベースに、電圧比較回路１６
中の点P2に生ずる基準電圧VTH2が供給され、ト
ランジスタQ8のコレクタが出力端子、８に接続
されている。
的に接続されたトランジスタQ7，Q8からなり、
トランジスタQ8のベースに、電圧比較回路１６
中の点P2に生ずる基準電圧VTH2が供給され、ト
ランジスタQ8のコレクタが出力端子、８に接続
されている。
そこで、コンデンサ２１からの鋸歯状の充電電
圧ｂ（第４図）がトランジスタQ7にベースに供給
され、充電電圧ｂが基準電圧VTH2を越えると、ト
ランジスタQ7はオン状態となつてトランジスタ
Q8はオフ状態となる。
圧ｂ（第４図）がトランジスタQ7にベースに供給
され、充電電圧ｂが基準電圧VTH2を越えると、ト
ランジスタQ7はオン状態となつてトランジスタ
Q8はオフ状態となる。
そこで、トランジスタQ8のコレクタの電位は
上昇して高レベルとなる。トランジスタQ7に供
給される充電電圧ｂが基準電圧VTH2以上の期間ト
ランジスタのコレクタの電位は高レベルにあり、
したがつて、上記期間に等しいパルス幅Twのパ
ルス信号ｃ（第４図）が出力端子１８に得られる。
上昇して高レベルとなる。トランジスタQ7に供
給される充電電圧ｂが基準電圧VTH2以上の期間ト
ランジスタのコレクタの電位は高レベルにあり、
したがつて、上記期間に等しいパルス幅Twのパ
ルス信号ｃ（第４図）が出力端子１８に得られる。
抵抗２０、あるいは、コンデンサ２１を変化さ
せることにより、充電電圧ｂの立上りの傾斜を変
化させることができ、かつ、電圧比較回路１６に
おいて、入力パルス信号ａに対する充電電圧ｂと
基準電圧VTH1とが一致する時点、したがつて、充
電電圧ｂの立下り時点を変化させることができる
から、出力端子１８から得られるパルス信号ｃの
入力パルス信号ａに対する位相Td、パルス幅Tw
を、抵抗２０、あるいは、コンデンサ２１を変化
させることにより、変化させることができる。
せることにより、充電電圧ｂの立上りの傾斜を変
化させることができ、かつ、電圧比較回路１６に
おいて、入力パルス信号ａに対する充電電圧ｂと
基準電圧VTH1とが一致する時点、したがつて、充
電電圧ｂの立下り時点を変化させることができる
から、出力端子１８から得られるパルス信号ｃの
入力パルス信号ａに対する位相Td、パルス幅Tw
を、抵抗２０、あるいは、コンデンサ２１を変化
させることにより、変化させることができる。
このように、接続点２２を介して調整すべき抵
抗２０、コンデンサ２４からなる充放電回路を接
続し、IC化のためのピン数は１つですむことに
なる。
抗２０、コンデンサ２４からなる充放電回路を接
続し、IC化のためのピン数は１つですむことに
なる。
以上説明したように、本発明によれば、充電時
定数が調整可能な充放電回路を使用し、該充放電
回路の充電開始時点を入力パルス信号によつて制
御し、充電開始時点を前記充電時定に応じて変化
させることができるようにし、前記充放電回路か
らの充電電圧にもとづいてパルス信号を形成する
ものであるから、該パルス信号の入力パルス信号
に対する位相およびパルス幅を、前記充放電回路
を調整することによつて変化させることができ、
しかも、前記位相、パルス幅を設定するための調
整回路としては１つの充放電回路で充分であつ
て、IC化のための割り当てられるピン数は１つ
で済み、上記従来技術の欠点を除いて優れた機能
のパルス信号発生回路を提供することができる。
定数が調整可能な充放電回路を使用し、該充放電
回路の充電開始時点を入力パルス信号によつて制
御し、充電開始時点を前記充電時定に応じて変化
させることができるようにし、前記充放電回路か
らの充電電圧にもとづいてパルス信号を形成する
ものであるから、該パルス信号の入力パルス信号
に対する位相およびパルス幅を、前記充放電回路
を調整することによつて変化させることができ、
しかも、前記位相、パルス幅を設定するための調
整回路としては１つの充放電回路で充分であつ
て、IC化のための割り当てられるピン数は１つ
で済み、上記従来技術の欠点を除いて優れた機能
のパルス信号発生回路を提供することができる。
第１図は従来のパルス信号発生回路の一例を示
すブロツク図、第２図は第１図の動作を説明する
ための波形図、第３図は本発明によるパルス信号
発生回路の一実施例を示すブロツク図、第４図は
第３図の動作を説明するための波形図、第５図は
第３図の一具体例を示す回路図である。 １３…入力端子、１４…RSフリツプフロツプ
回路、１５…スイツチング回路、１６…電圧比較
回路、１７…電圧比較回路、１８…出力端子。
すブロツク図、第２図は第１図の動作を説明する
ための波形図、第３図は本発明によるパルス信号
発生回路の一実施例を示すブロツク図、第４図は
第３図の動作を説明するための波形図、第５図は
第３図の一具体例を示す回路図である。 １３…入力端子、１４…RSフリツプフロツプ
回路、１５…スイツチング回路、１６…電圧比較
回路、１７…電圧比較回路、１８…出力端子。
Claims (1)
- 【特許請求の範囲】 １ 入力パルス信号と周期が等しく、位相とパル
ス幅とが可変のパルス信号を得るためのパルス信
号発生回路において、 充放電回路と、 セツト端子に前記周期性入力パルス信号を入力
し、セツトされるフリツプフロツプ回路と、 前記フリツプフロツプ回路の出力によつて制御
され、前記充放電回路の充放電を制御するスイツ
チング回路と、 前記充放電回路の充放電電圧と所定の基準電圧
VTH1とを比較する第１の電圧比較回路と、 前記充放電回路の充放電電圧と所定の基準電圧
VTH2（＜VTH1）とを比較する第２の電圧比較
回路と、 を備え、 前記第１の電圧比較回路の出力電圧を前記フリ
ツプフロツプ回路のリセツト端子に入力し、 前記第２の電圧比較回路から、所望のパルス信
号が得られ、 前記充放電電圧と前記基準電圧VTH2との比
較タイミングによつて、前記所望のパルス信号の
前縁のタイミングを決定し、 前記充放電電圧と前記基準電圧VTH1との比
較タイミングによつて、前記所望のパルス信号の
後縁のタイミングと前記フリツプフロツプ回路の
リセツトタイミングとを決定することを特徴する
パルス信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003999A JPS58122507A (ja) | 1982-01-16 | 1982-01-16 | パルス信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003999A JPS58122507A (ja) | 1982-01-16 | 1982-01-16 | パルス信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58122507A JPS58122507A (ja) | 1983-07-21 |
| JPH0544229B2 true JPH0544229B2 (ja) | 1993-07-05 |
Family
ID=11572695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57003999A Granted JPS58122507A (ja) | 1982-01-16 | 1982-01-16 | パルス信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58122507A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5453952A (en) * | 1977-10-07 | 1979-04-27 | Hitachi Ltd | Delay pulse generating circuit |
-
1982
- 1982-01-16 JP JP57003999A patent/JPS58122507A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58122507A (ja) | 1983-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670915A (en) | Accurate RC oscillator having peak - to - peak voltage control | |
| EP0180084A2 (en) | Voltage controlled oscillator | |
| US4641048A (en) | Digital integrated circuit propagation delay time controller | |
| KR910008514B1 (ko) | 재기동가능한 멀티바이브레이터 | |
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| US4607238A (en) | Monolithic integrated RC-oscillator | |
| GB1601326A (en) | Oscillator for producing rectangular pulses | |
| US3183368A (en) | Multivibrator circuit with input signal synchronized means | |
| EP0092145B1 (en) | Transistor circuit | |
| GB2086680A (en) | Integratable single pulse circuit | |
| JPH0544229B2 (ja) | ||
| WO1991003878A2 (en) | Voltage coupling circuit for digital-to-time converter | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| US4789896A (en) | Vertical synchronizing pulse generating circuit | |
| JP2001189645A (ja) | 制御発振システムとその方法 | |
| JP3406613B2 (ja) | 三角波発振回路 | |
| US5045943A (en) | Synchronous signal separation circuit | |
| JP3446425B2 (ja) | 周波数同期回路 | |
| US4644183A (en) | Pulse generator circuit | |
| KR920004916B1 (ko) | 구형파의 위상 지연회로 | |
| JPS6116590Y2 (ja) | ||
| JPH0560284B2 (ja) | ||
| JPH0526825Y2 (ja) | ||
| KR930002596B1 (ko) | 수직 동기 분리 회로 | |
| JPS5829635Y2 (ja) | 同期発振回路 |