JPH0545095B2 - - Google Patents

Info

Publication number
JPH0545095B2
JPH0545095B2 JP62124027A JP12402787A JPH0545095B2 JP H0545095 B2 JPH0545095 B2 JP H0545095B2 JP 62124027 A JP62124027 A JP 62124027A JP 12402787 A JP12402787 A JP 12402787A JP H0545095 B2 JPH0545095 B2 JP H0545095B2
Authority
JP
Japan
Prior art keywords
transistor
turn
gate
gto
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62124027A
Other languages
Japanese (ja)
Other versions
JPS63290016A (en
Inventor
Choji Shiina
Masayuki Wada
Tadaaki Karya
Tatsuo Shimura
Hitoshi Matsuzaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP62124027A priority Critical patent/JPS63290016A/en
Publication of JPS63290016A publication Critical patent/JPS63290016A/en
Publication of JPH0545095B2 publication Critical patent/JPH0545095B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Thyristor Switches And Gates (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はゲートターンオフサイリスタの駆動回
路に係り、特にそのカソード側に誘導性負荷が接
続されるゲートターンオフサイリスタのターンオ
フ制御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a drive circuit for a gate turn-off thyristor, and more particularly to a turn-off control circuit for a gate turn-off thyristor whose cathode side is connected to an inductive load.

〔従来の技術〕[Conventional technology]

ゲートターンオフサイリスタ(以下GTOとい
う)は、通常のサイリスタと同様にそのPゲート
に電流を加えるかNゲートから電流を引き抜くこ
とによつてターンオンし、Pゲートから電流を引
き抜くことによつてターンオフする。ターンオン
制御回路は通常のサイリスタと同様に構成され、
ターンオフ制御回路は、特開昭59−14355号公報
に記載されたように、ターンオフゲートであるP
ゲートとカソードの間にトランジスタを接続する
構成である。
A gate turn-off thyristor (hereinafter referred to as GTO) is turned on by applying current to its P gate or drawing current from its N gate, and turned off by drawing current from its P gate, like a normal thyristor. The turn-on control circuit is configured similarly to a normal thyristor,
The turn-off control circuit includes a turn-off gate P as described in Japanese Patent Laid-open No. 59-14355.
The configuration is such that a transistor is connected between the gate and cathode.

この方式のターンオフ制御回路は、第2図a,
bに示すように、GTOと負荷の関係からトラン
ジスタの接続位置が2通りになる。
The turn-off control circuit of this method is shown in Fig. 2a,
As shown in b, there are two connection positions for the transistor depending on the relationship between the GTO and the load.

第2図aのものは、アノード1a、Nゲート1
b、Pゲート1c、カソード1dからなるGTO
1に対して負荷2はアノード1aと負荷用電源3
の正極の間に接続され、GTO1のカソード1d
と電源3の負極は接地電位線4に接続され、オフ
用トランジスタ5のコレクタ・エミツタはゲート
抵抗6と並列してGTO1のPゲート1cと接地
電位線4の間に接続され、オフ用トランジスタ5
のベースと接地電位線4の間にはターンオフパル
ス信号発生回路7が接続されたものである。ター
ンオン制御回路は省略してある。
The one in Fig. 2a has an anode 1a, an N gate 1
GTO consisting of b, P gate 1c, and cathode 1d
1, load 2 has an anode 1a and a load power supply 3.
connected between the positive electrode of GTO1 and the cathode 1d of GTO1.
and the negative electrode of the power supply 3 are connected to the ground potential line 4, the collector and emitter of the off transistor 5 are connected in parallel with the gate resistor 6 between the P gate 1c of the GTO 1 and the ground potential line 4, and the off transistor 5 is connected to the ground potential line 4.
A turn-off pulse signal generation circuit 7 is connected between the base of the power supply 1 and the ground potential line 4. The turn-on control circuit is omitted.

この回路においてGTO1をオン状態からオフ
状態に移行させるときは、ターンオフパルス信号
発生回路7によつてオフ用トランジスタ5をオン
状態にする。オフ用トランジスタ5がオン状態の
ときのコレクタ・エミツタ間電圧VCEがGTO1が
オン状態のときのPゲート・カソード間電位VGK
に比較して VCE<VGK0.6〔v〕 …(1) を満足すれば、Pゲート1cから電流を引き抜く
ことができる。このようにするためには、オフ用
トランジスタ5は飽和動作することが必要であ
る。
In this circuit, when the GTO 1 is to be shifted from the on state to the off state, the turn-off pulse signal generating circuit 7 turns the off transistor 5 on. Collector-emitter voltage V CE when off transistor 5 is on is P-gate-cathode potential V GK when GTO1 is on
When compared with V CE <V GK 0.6 [v] (1), current can be extracted from the P gate 1c. In order to do this, the off transistor 5 needs to operate in saturation.

GTO1がオンの状態のときにアノード1aに
流れる電流をIAとし、GTO1がオフ状態に移行
するときにPゲート1cから引き抜かれる最大ゲ
ート電流をIGとするとき、ターンオフゲインは IA/IG3〜5 …(2) であり、(2)式の値はGTO1の構造およびプロセ
ス定数によつて変化する。ゲート電流IGはオフ用
トランジスタ5のコレクタ電流ICに等しく、オフ
用トランジスタ5は飽和動作であるから、最大ゲ
ート電流IGを流したときのトランジスタ5のコレ
クタ・エミツタ飽和電圧VCESは VCES<0.6〔v〕 …(3) を満足する。十分なベース電流が供給されている
ときのトランジスタ5のコレクタ・エミツタ飽和
電圧VCESは、ほとんどコレクタ内部抵抗Rcによつ
て決まる。コレクタ内部抵抗RCはトランジスタ
5の幾何学的寸法に逆比例するものであり、
GTO1とその制御回路を1個のシリコン基板上
に集積化しようとするとき、コレクタ内部抵抗
RCの小さいトランジスタ5を得ようとするとチ
ツプが大形化して高価になる。特開昭59−14355
号公報に記載されたように、GTO1のカソード
1dと接地電位線4の間にダイオードまたは抵抗
を挿入してGTO1のカソード電位VKを上昇させ
れば、(3)式のトランジスタ5のコレクタ・エミツ
タ飽和電圧VCESは、 VCES<VGK+VK0.6+VK …(4) を満足させればよく、カソード電位VKの上昇分
だけコレクタ・エミツタ飽和電圧VCESの高い小形
のトランジスタ構造とすることができる。
When the current flowing to the anode 1a when GTO1 is on is I A , and the maximum gate current drawn from the P gate 1c when GTO1 is off is I G , the turn-off gain is I A /I G3-5 ...(2), and the value of equation (2) changes depending on the structure of GTO1 and process constants. Since the gate current I G is equal to the collector current I C of the OFF transistor 5 and the OFF transistor 5 is in saturated operation, the collector-emitter saturation voltage V CES of the transistor 5 when the maximum gate current I G flows is V CES <0.6 [v] …(3) is satisfied. The collector-emitter saturation voltage V CES of the transistor 5 when a sufficient base current is supplied is determined mostly by the collector internal resistance R c . Collector internal resistance R C is inversely proportional to the geometric dimensions of transistor 5,
When trying to integrate GTO1 and its control circuit on a single silicon substrate, the collector internal resistance
If an attempt is made to obtain a transistor 5 with a small R C , the chip will become larger and more expensive. Japanese Patent Publication No. 59-14355
As described in the publication, if a diode or a resistor is inserted between the cathode 1d of GTO1 and the ground potential line 4 to increase the cathode potential VK of GTO1, the collector of transistor 5 in equation (3) The emitter saturation voltage V CES only needs to satisfy V CES < V GK + V K 0.6 + V K (4), and a small transistor structure with a high collector-emitter saturation voltage V CES is required by the increase in cathode potential V K. can do.

第2図bのものは負荷2がGTO1のカソード
1dと接地電位線4の間に挿入され、ゲート抵抗
6はPゲート1cとカソード1d間に接続された
ものである。GTO1がオフ状態のときカソード
電位VKは接地電位にほぼ等しいが、GTO1がオ
ン状態のときのカソード電位VKは電源3の電圧
VCCにほぼ等しい。GTO1をオン状態からオフ状
態へ移行させるときは、オフ用トランジスタ5を
オンさせる。このとき、オフ用トランジスタ5の
コレクタ・エミツタ間電圧VCEは、ほぼ電源3の
電圧VCCから飽和電圧VCESまで変化し、このトラ
ンジスタ5の動作は能動状態から飽和状態へ変化
する。
In the case of FIG. 2b, the load 2 is inserted between the cathode 1d of the GTO 1 and the ground potential line 4, and the gate resistor 6 is connected between the P gate 1c and the cathode 1d. When GTO1 is off, the cathode potential V K is almost equal to the ground potential, but when GTO1 is on, the cathode potential V K is the voltage of power supply 3.
Approximately equal to V CC . When shifting the GTO 1 from the on state to the off state, the off transistor 5 is turned on. At this time, the collector-emitter voltage V CE of the off transistor 5 changes from approximately the voltage V CC of the power supply 3 to the saturation voltage V CES , and the operation of the transistor 5 changes from an active state to a saturated state.

この例においても(2)式のターンオフゲインは同
じである。GTO1がオン状態からオフ状態へ変
化し始めるときは、オフ用トランジスタ5は能動
であるために十分なゲート電流IGを引き抜くこと
が可能である。しかし、GTO1がオフ状態に近
づくにつれてトランジスタ5のコレクタ電位は零
に近づくので、ゲート電流引き抜き動作は、第2
図aの場合と同様になつてしまう。すなわち、オ
フ用トランジスタ5のベースバイアス電流をIB
エミツタ接地電流増幅率をhFEとするとき IG<hFE・IB …(5) である必要がある。
In this example as well, the turn-off gain in equation (2) is the same. When the GTO 1 starts to change from the on state to the off state, the off transistor 5 is active and can draw out a sufficient gate current I G. However, as GTO1 approaches the off state, the collector potential of transistor 5 approaches zero, so the gate current drawing operation
The result will be similar to the case in Figure a. That is, the base bias current of the off transistor 5 is I B ,
When the emitter grounded current amplification factor is h FE , it is necessary that I G <h FE・I B (5).

しかし、負荷2が定電流負荷でない限りGTO
1がオフ状態に移行するにつれてカソード1dの
電位が低下する結果として、アノード電流IAも減
少するので、オフ用トランジスタ5のコレクタ内
部抵抗RCを第2図aの場合程小さくする必要は
なく、トランジスタ5の幾何学的寸法を相応して
小さくすることができる。
However, unless load 2 is a constant current load, GTO
As the transistor 1 shifts to the off state, the potential of the cathode 1d decreases, and as a result, the anode current I A also decreases, so it is not necessary to make the collector internal resistance R C of the off transistor 5 as small as in the case of FIG. 2a. , the geometric dimensions of transistor 5 can be correspondingly reduced.

ところが負荷がインダクタでありそれがモータ
巻線である場合は、第3図に示すように、モータ
巻線8の両側にGTO9,10が接続される。
GTO9はアノード9a、Nゲート9b、Pゲー
ト9c、カソード9dからなり、アノード9a側
にモータ巻線8が接続され、カソード9dと接地
電位線4との間には電流検出抵抗11が接続され
る。オフ用トランジスタ12のコレクタ・エミツ
タはゲート抵抗13と並列にしてGTO9のPゲ
ート9cと接地電位線4の間に接続され、ベース
と接地電位線4の間にはターンオフパルス信号発
生回路14が接続される。GTO1のNゲート9
bに接続されるターンオン制御回路の説明は省略
する。電流検出抵抗11はその値が小さく、モー
タ巻線8とGTO1とオフ用トランジスタ12の
関係は第2図aの回路と等価になる。
However, when the load is an inductor and it is a motor winding, GTOs 9 and 10 are connected to both sides of the motor winding 8, as shown in FIG.
The GTO 9 consists of an anode 9a, an N gate 9b, a P gate 9c, and a cathode 9d. A motor winding 8 is connected to the anode 9a side, and a current detection resistor 11 is connected between the cathode 9d and the ground potential line 4. . The collector and emitter of the off transistor 12 are connected in parallel with the gate resistor 13 between the P gate 9c of the GTO 9 and the ground potential line 4, and the turn-off pulse signal generation circuit 14 is connected between the base and the ground potential line 4. be done. GTO1 N gate 9
A description of the turn-on control circuit connected to b is omitted. The current detection resistor 11 has a small value, and the relationship among the motor winding 8, GTO 1, and off transistor 12 is equivalent to the circuit shown in FIG. 2a.

GTO10はアノード10a、Nゲート10b、
Pゲート10c、カソード10dからなり、カソ
ード10dにモータ巻線8が接続され、ゲート抵
抗15はPゲート10cとカソード10dの間に
接続される。オフ用トランジスタ16のコレク
タ・エミツタはPゲート10cと接地電位線4の
間に接続され、ベースと接地電位線4の間にはタ
ーンオフパルス信号発生回路17が接続される。
GTO1のNゲート10bに接続されるターンオ
ン制御回路の説明は省略してあり、この回路は第
2図bの回路と等価にる。
GTO10 has an anode 10a, an N gate 10b,
The motor winding 8 is connected to the cathode 10d, and the gate resistor 15 is connected between the P gate 10c and the cathode 10d. The collector and emitter of the off transistor 16 are connected between the P gate 10c and the ground potential line 4, and the turn-off pulse signal generation circuit 17 is connected between the base and the ground potential line 4.
A description of the turn-on control circuit connected to the N gate 10b of GTO 1 is omitted, and this circuit is equivalent to the circuit shown in FIG. 2b.

ターンオフパルス信号発生回路17は電流検出
抵抗11で検出される電流の大きさを参照してオ
フ用トランジスタ16を制御し、以つてGTO1
0をオン・オフ制御する。還流ダイオード18は
モータ巻線8とGTO9と電流検出抵抗11の直
列回路と並列に接続され、還流ダイオード19と
ゼナーダイオード20の直列回路はGTO10と
モータ巻線8の直列回路と並列に接続される。
The turn-off pulse signal generation circuit 17 controls the turn-off transistor 16 by referring to the magnitude of the current detected by the current detection resistor 11, and thus controls the turn-off transistor 16.
Controls on/off of 0. The freewheeling diode 18 is connected in parallel with the series circuit of the motor winding 8, the GTO 9, and the current detection resistor 11, and the series circuit of the freewheeling diode 19 and the zener diode 20 is connected in parallel with the series circuit of the GTO 10 and the motor winding 8. Ru.

以上の構成において、モータ巻線8の電流制御
は、GTO9をオン状態にしておいてGTO10を
オン・オフ制御することによつて行う。このと
き、ターンオフパルス信号発生回路17は電流検
出抵抗11から得られる検出信号を参照してモー
タ巻線8に流れる電流が所定値になるようにトラ
ンジスタ16を介してGTO10を制御する。
In the above configuration, current control of the motor winding 8 is performed by keeping the GTO 9 in an on state and controlling the GTO 10 on and off. At this time, the turn-off pulse signal generation circuit 17 refers to the detection signal obtained from the current detection resistor 11 and controls the GTO 10 via the transistor 16 so that the current flowing through the motor winding 8 becomes a predetermined value.

GTO10がオフするとき、モータ巻線8に蓄
えられていた電磁エネルギーによつて誘起される
電圧による電流は、モータ巻線8の低圧側端子8
a→GTO9→電流検出抵抗11→接地電位線4
→還流ダイオード18→モータ巻線8の高圧側端
子8bを流れる。2つのGTO9,10がともに
オフするときにモータ巻線8に蓄えられていた電
磁エネルギーによる電流は、モータ巻線8の低圧
側端子8a→還流ダイオード19→ゼナーダイオ
ード20→電源3→接地電位線4→還流ダイオー
ド18→モータ巻線8の高圧側端子8bを流れ
る。
When the GTO 10 is turned off, the current due to the voltage induced by the electromagnetic energy stored in the motor winding 8 flows to the low voltage side terminal 8 of the motor winding 8.
a → GTO9 → current detection resistor 11 → ground potential wire 4
→ Freewheeling diode 18 → Flows through high voltage side terminal 8b of motor winding 8. When the two GTOs 9 and 10 are both turned off, the current due to the electromagnetic energy stored in the motor winding 8 flows from the low voltage side terminal 8a of the motor winding 8 to the freewheeling diode 19 to the zener diode 20 to the power source 3 to the ground potential. It flows through the line 4 → the freewheeling diode 18 → the high voltage side terminal 8b of the motor winding 8.

ここでGTO9がオンの状態にあつてGTO10
がオンからオフ状態へ移行するときの挙動を説明
する。このとき、ターンオフパルス信号発生回路
17はターンオフパルス信号を発生してオフ用ト
ランジスタ16をオン状態にし、GTO10のP
ゲート10cから電流を引き抜く。GTO10が
完全にオフ状態となつたとき、モータ巻線8に蓄
えられていた電磁エネルギーによる電流はGTO
9と電流検出抵抗7と還流ダイオード18を通つ
て還流するので、還流ダイオード18の順電圧を
VBEとすると、GTO10のカソード10dの電位
は接地電位線4に対して−VBEとなる。この電圧
は、ゲート抵抗15およびGTO10のPゲート
10c、カソード10d間のPN接合の2つの分
路を通してオフ用トランジスタ16のコレクタに
伝えられる。オフ用トランジスタ16のベースに
ターンオフパルス信号が印加されているとき、上
記順電圧−VBEがオフ用トランジスタ16のコレ
クタに与えられるとこのオフ用トランジスタ16
は逆トランジスタとして動作してエミツタからコ
レクタに向つて電流が流れる。この電流はGTO
10のPゲート10cに対して流れ込む方向であ
るので、これによりGTO10はオン状態に移行
しようとする。しかしGTO10がオン状態に移
行するとカソード10dの電位が正方向に上昇す
るので、オフ用トランジスタ16は再びPゲート
10cから電流を引き抜き始めるので、GTO1
0はオン状態になり得ない。結局、オフ用トラン
ジスタ16が逆トランジスタとして動作して
GTO10のPゲート10cに電流が流れ込むと
き、GTO10はNゲート10bをコレクタとす
るNPNトランジスタとして動作することから、
モータ巻線8にはGTO10のこのNPNトランジ
スタ作用による電流が流れて不必要な電力消費を
生じてしまう。
Here, GTO9 is on and GTO10
Explains the behavior when transitions from on to off state. At this time, the turn-off pulse signal generation circuit 17 generates a turn-off pulse signal to turn on the off transistor 16, and turns on the P of the GTO 10.
Current is extracted from gate 10c. When the GTO 10 is completely turned off, the current due to the electromagnetic energy stored in the motor winding 8 is
9, the current detection resistor 7, and the free-wheeling diode 18, the forward voltage of the free-wheeling diode 18 is
V BE , the potential of the cathode 10d of the GTO 10 becomes -V BE with respect to the ground potential line 4. This voltage is transmitted to the collector of the off transistor 16 through the gate resistor 15 and two shunts of the PN junction between the P gate 10c and the cathode 10d of the GTO 10. When the turn-off pulse signal is applied to the base of the off-transistor 16, when the forward voltage -V BE is applied to the collector of the off-transistor 16, the off-transistor 16
operates as a reverse transistor, and current flows from the emitter to the collector. This current is GTO
10, the GTO 10 attempts to shift to the on state. However, when the GTO 10 shifts to the on state, the potential of the cathode 10d increases in the positive direction, so the off transistor 16 starts drawing current from the P gate 10c again, so the GTO1
0 cannot be in the on state. In the end, the off transistor 16 operates as a reverse transistor.
When current flows into the P gate 10c of the GTO 10, since the GTO 10 operates as an NPN transistor with the N gate 10b as the collector,
A current due to the NPN transistor action of the GTO 10 flows through the motor winding 8, resulting in unnecessary power consumption.

なお、GTO9がオフ状態へ移行するときはこ
のようなカソード電位の低下がないので、このよ
うな不都合は発生しない。
Note that when the GTO 9 shifts to the OFF state, there is no such drop in cathode potential, so such a problem does not occur.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上のように、従来のGTOの駆動回路は、カ
ソード側に誘導性負荷が接続されているGTOの
Pゲートと接地電位線に接続したオフ用トランジ
スタをオン状態にしてPゲートから電流を引き抜
いてGTOをターンオフするとき、誘導性負荷に
蓄えられた電磁エネルギーによる誘起電圧の影響
によつてオフ用トランジスタおよびGTOの動作
が不安定になり、負荷に不必要な電流が流れる問
題があつた。
As described above, the conventional GTO drive circuit turns on the P-gate of the GTO, which has an inductive load connected to its cathode, and the off transistor connected to the ground potential line, and draws current from the P-gate. When turning off the GTO, the operation of the off transistor and the GTO becomes unstable due to the influence of induced voltage due to electromagnetic energy stored in the inductive load, causing unnecessary current to flow through the load.

従つて本発明の目的は、上記したようなオフ用
トランジスタおよびGTOの不安定な動作をなく
して負荷電流を正確にかつ高速で制御できるよう
にすることにある。
Therefore, an object of the present invention is to eliminate the unstable operation of the off-transistor and GTO as described above, and to enable accurate and high-speed control of load current.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はこの目的を達成するために、カソード
に誘導性負荷を接続したゲートターンオフサイリ
スタのターンオフゲートに電流を引き抜くオフ用
トランジスタ回路を接続したゲートターンオフサ
イリスタの駆動回路において、前記オフ用トラン
ジスタ回路は、前記ターンオフゲートと接地電位
線間に接続された第1のオフ用トランジスタと、
前記ターンオフゲートと前記カソード間に接続さ
れた第2のオフ用トランジスタと、ターンオフパ
ルス信号発生回路と、このターンオフパルス信号
発生回路で発生したターンオフパルス信号を前記
第1のオフ用トランジスタのベースに与えて前記
ゲートターンオフサイリスタのカソード電位が高
い状態では第1のオフ用トランジスタをオンさせ
る低圧ダイオードなどの回路素子と、前記ターン
オフパルス信号を前記第2のオフ用トランジスタ
のベースに与えて前記ゲートターンオフサイリス
タのカソード電位が低下した状態では第2のオフ
用トランジスタをオンさせるシヨツトキーバリア
ダイオードとを備えたことを特徴とする。
To achieve this object, the present invention provides a drive circuit for a gate turn-off thyristor in which an OFF transistor circuit for drawing current is connected to the turn-off gate of a gate turn-off thyristor whose cathode is connected to an inductive load. , a first off transistor connected between the turn-off gate and a ground potential line;
a second OFF transistor connected between the turn-off gate and the cathode; a turn-off pulse signal generating circuit; and applying a turn-off pulse signal generated by the turn-off pulse signal generating circuit to the base of the first OFF transistor; a circuit element such as a low-voltage diode that turns on a first off transistor when the cathode potential of the gate turn-off thyristor is high; The device is characterized in that it includes a Schottky barrier diode that turns on the second off transistor when the cathode potential of the device is lowered.

〔作用〕[Effect]

オン状態にあるゲートターンオフサイリスタを
ターンオフしようとするとき、ゲートターンオフ
サイリスタのカソード電位は電源の電圧にほぼ等
しい電位にある。そこで、ターンオフパルス信号
発生回路からターンオフパルス信号を発生させる
と、ターンオフパルス信号は電源の電圧よりはる
かに低いレベルであるので、第2のオフ用トラン
ジスタのベース・エミツタは逆バイアスとなる
が、この逆バイアスはシヨツトキーバリアダイオ
ードによりカツトされて保護される。一方、第1
のオフ用トランジスタはそのエミツタ電位が接地
電位にあることから、そのベース・エミツタが順
バイアスされてオン状態となり、この第1のオフ
用トランジスタによりターンオフゲートから電流
の引き抜きが行われ、ゲートターンオフサイリス
タはオフ状態への移行を開始する。ゲートターン
オフサイリスタのオフ状態への移行が進行すると
カソードの電位が低下し、やがてカソード電位が
接地電位以下に低下して第1のオフ用トランジス
タが逆トランジスタとして動作し、ゲートターン
オフサイリスタはNPNトランジスタとして動作
しようとする。
When attempting to turn off the gate turn-off thyristor that is in the on state, the cathode potential of the gate turn-off thyristor is at a potential approximately equal to the voltage of the power supply. Therefore, when a turn-off pulse signal is generated from the turn-off pulse signal generation circuit, the turn-off pulse signal is at a much lower level than the voltage of the power supply, so the base and emitter of the second off transistor are reverse biased. Reverse bias is blocked and protected by a shot key barrier diode. On the other hand, the first
Since the emitter potential of the off transistor is at the ground potential, its base and emitter are forward biased and turn on, and this first off transistor draws current from the turn-off gate, and the gate turn-off thyristor begins transitioning to the off state. As the transition of the gate turn-off thyristor to the off state progresses, the potential of the cathode decreases, and eventually the cathode potential drops below the ground potential, the first off transistor operates as a reverse transistor, and the gate turn-off thyristor operates as an NPN transistor. try to work.

しかしながら、カソード電位が所定値まで低下
すると第2のオフ用トランジスタがオン状態にな
るので、ターンオフゲートからの引き抜き電流は
電位のより低いカソードに向つて流れるようにな
つて継続され、結局ゲートターンオフサイリスタ
は完全にオフ状態になる。
However, when the cathode potential drops to a predetermined value, the second off transistor turns on, so the current drawn from the turn-off gate continues to flow toward the cathode, which has a lower potential, and eventually the gate turn-off thyristor is completely turned off.

なお、シヨツトキーバリアダイオードは、PN
接合ダイオードに比較して順方向電圧降下が低
く、かつ高速動作が可能であるので、第2のオフ
用トランジスタのベース・エミツタに加わる逆バ
イアスをカツトするためにシヨツトキーバリアダ
イオードを用いることにより、PN接合ダイオー
ドを用いる場合に比較して、第1のオフ用トラン
ジスタに接続する低圧ダイオードなどの回路素子
の個数が少なくて済み、また第2のオフ用トラン
ジスタの動作が速くなつてゲートターンオフサイ
リスタのターンオフが高速で行なわれる。
Note that the shot key barrier diode is PN
Compared to a junction diode, a Schottky barrier diode has a lower forward voltage drop and can operate at high speed. , compared to the case where a PN junction diode is used, the number of circuit elements such as low-voltage diodes connected to the first OFF transistor is reduced, and the operation of the second OFF transistor is faster, making it possible to use a gate turn-off thyristor. turn-off occurs at high speed.

〔実施例〕〔Example〕

以下、本発明の実施例を図面を参照して説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明になるGTOの駆動回路図であ
る。アノード21a、Nゲート21b、Pゲート
21cおよびカソード21dからなるGTO21
は、アノード21aが電源3の正極に接続され、
カソード21dと接地電位線4の間にモータ巻線
8が接続され、モータ巻線8には還流ダイオード
22が並列接続される。23は第1のオフ用トラ
ンジスタでコレクタはPゲート21cに接続さ
れ、エミツタは接地電位線4に接続される。24
は第2のオフ用トランジスタで、コレクタはPゲ
ート21cに接続され、エミツタはカソード21
dに接続され、ゲート抵抗25はPゲート21c
とカソード21dの間に接続される。ターンオフ
パルス信号発生回路26の出力端子は、一端が接
地電位線4に接続され、他端は低圧ダイオード2
7を順方向に介在させて前記第1のオフ用トラン
ジスタ23のベースに接続されると共に高圧シヨ
ツトキーバリアダイオード28を順方向に介在さ
せて前記第2のオフ用トランジスタ24のベース
に接続される。そしてこのターンオフパルス信号
発生回路26は、電源3の電圧VCCよりはるかに
小さい論理レベルのターンオフパルス信号を発生
する。
FIG. 1 is a driving circuit diagram of a GTO according to the present invention. GTO 21 consisting of an anode 21a, an N gate 21b, a P gate 21c and a cathode 21d
, the anode 21a is connected to the positive electrode of the power source 3,
A motor winding 8 is connected between the cathode 21d and the ground potential line 4, and a free wheel diode 22 is connected in parallel to the motor winding 8. 23 is a first OFF transistor whose collector is connected to the P gate 21c and whose emitter is connected to the ground potential line 4. 24
is a second off transistor, the collector is connected to the P gate 21c, and the emitter is connected to the cathode 21c.
d, and the gate resistor 25 is connected to the P gate 21c.
and the cathode 21d. One end of the output terminal of the turn-off pulse signal generation circuit 26 is connected to the ground potential line 4, and the other end is connected to the low voltage diode 2.
7 in the forward direction, and connected to the base of the first off transistor 23, and connected to the base of the second off transistor 24, with a high voltage shot key barrier diode 28 interposed in the forward direction. Ru. This turn-off pulse signal generation circuit 26 generates a turn-off pulse signal of a logic level much lower than the voltage V CC of the power supply 3.

なお、ターンオン制御回路の説明は省略する。 Note that a description of the turn-on control circuit will be omitted.

以上の構成において、GTO21のターンオフ
制御について説明する。オン状態にあるGTO2
1のターンオフはターンオフパルス信号発生回路
26がターンオフパルス信号を発生することによ
つて行われる。GTO21がオン状態にあるとき、
GTO21のカソード21dの電位は電源3の電
圧VCCにほぼ等しい値であり、オフ状態に移行す
るときカソード電位はこの電位から減少する。
In the above configuration, turn-off control of the GTO 21 will be explained. GTO2 in on state
1 is turned off by the turn-off pulse signal generation circuit 26 generating a turn-off pulse signal. When GTO21 is in the on state,
The potential of the cathode 21d of the GTO 21 is approximately equal to the voltage V CC of the power supply 3, and the cathode potential decreases from this potential when transitioning to the off state.

第1、第2のオフ用トランジスタ23,24の
ベース回路に接続されたターンオフパルス信号発
生回路26から発生するターンオフパルス信号
は、前述したように、電源3の電圧VCCよりはる
かに小さい論理レベルであるので、第2のオフ用
トランジスタ24のベース・エミツタ接合は逆バ
イアスとなるが、この逆バイアスは高圧シヨツト
キーバリアダイオード28によりカツトされて保
護される。しかし第1のオフ用トランジスタ23
のエミツタは接地電位にあることから、このトラ
ンジスタ23のベース・エミツタは順バイアスさ
れてオン状態となり、GTO21のPゲート21
cから電流を引き抜く。これによりGTO21が
オフ状態に移行してカソード電位VKが次式(6)ま
で低下すると、第1のオフ用トランジスタ23が
オフ状態となつて第2のオフ用トランジスタ24
がオン状態となる。
As described above, the turn-off pulse signal generated from the turn-off pulse signal generation circuit 26 connected to the base circuits of the first and second off transistors 23 and 24 has a logic level far lower than the voltage V CC of the power supply 3. Therefore, the base-emitter junction of the second OFF transistor 24 becomes reverse biased, but this reverse bias is cut off and protected by the high voltage shot key barrier diode 28. However, the first off transistor 23
Since the emitter of the transistor 23 is at ground potential, the base and emitter of this transistor 23 are forward biased and turned on, and the P gate 21 of the GTO 21
Draw the current from c. As a result, when the GTO 21 shifts to the OFF state and the cathode potential V K decreases to the following equation (6), the first OFF transistor 23 becomes OFF state and the second OFF transistor 24
turns on.

VK=VF27+VBE23−VF28−VBE24 …(6) ここで、 VF27;低圧ダイオード27の順方向電圧降下、 VBE23;第1のオフ用トランジスタ23のベー
ス・エミツタ間順方向電圧降下、 VF28;高圧シヨツトキーバリアダイオード28
の順方向電圧降下、 VBE24;第2のオフ用トランジスタ24のベー
ス・エミツタ間順方向電圧降下、 である。
V K = V F27 + V BE23 −V F28 −V BE24 …(6) Here, V F27 ; Forward voltage drop of the low-voltage diode 27; V BE23 ; Forward voltage between the base and emitter of the first OFF transistor 23 drop, V F28 ; high voltage shot key barrier diode 28
The forward voltage drop between the base and the emitter of the second OFF transistor 24 is, V BE24 .

ここで、VF27VBE23VBE24≡VBE0.7(v),
VF280.3(v) と考えて良いから、 VK0.4(v) …(7) であり、カソード電位VKが(7)式の値より大きい
領域では、ターンオフパルス信号による電流通路
は、 ターンオフパルス信号発生回路26→低圧ダイ
オード27→第1のオフ用トランジスタ23のベ
ース→同エミツタ→接地電位線4→ターンオフパ
ルス信号発生回路26からなる第1通路 であり、カソード電位VKが(7)式の値より小さい
領域での電流通路は、 ターンオフパルス信号発生回路26→高圧シヨ
ツトキーバリアダイオード28→第2のオフ用ト
ランジスタ24のベース→同エミツタ→モータ巻
線8→接地電位線4→ターンオフパルス信号発生
回路26からなる第2通路 となる。すなわち、VK>VBE24の領域では第1
のオフ用トランジスタ23が態動状態、第2のオ
フ用トランジスタ24がオフ状態で、GTO21
のターンオフは第1のオフ用トランジスタ23に
よる電流引き抜き動作によつて進行し、VK<VBE
24の領域では第1のオフ用トランジスタ23が
オフ状態、第2のオフ用トランジスタ24が態動
状態から飽和状態にあることからGTO21のタ
ーンオフは第2のオフ用トランジスタ24による
電流引き抜き動作によつて進行する。GTO21
のカソード電位VKの変化はGTO21のオン状態
からオフ状態への移行に伴つて起こり、第1、第
2のオフ用トランジスタ23,24のオン・オフ
の切り換わりも両オフ用トランジスタ23,24
のベース回路の接合電圧の相違によつて自動的に
行われる。
Here, V F27 V BE23 V BE24 ≡V BE 0.7(v),
Since it can be considered that V F28 0.3 (v), V K 0.4 (v) ...(7), and in the region where the cathode potential V K is larger than the value of equation (7), the current path by the turn-off pulse signal is turned off. The first path consists of the pulse signal generation circuit 26 → low voltage diode 27 → the base of the first off transistor 23 → its emitter → the ground potential line 4 → the turn-off pulse signal generation circuit 26, and the cathode potential V K is (7) The current path in the region smaller than the value of the formula is as follows: turn-off pulse signal generation circuit 26 → high-voltage shot key barrier diode 28 → base of second OFF transistor 24 → emitter → motor winding 8 → ground potential wire 4 → A second path includes a turn-off pulse signal generation circuit 26. That is, in the region of V K > V BE 24, the first
The second off transistor 23 is in the active state, the second off transistor 24 is in the off state, and the GTO 21
The turn-off of progresses by the current drawing operation by the first off transistor 23, and V K < V BE
In the region 24, the first OFF transistor 23 is in the OFF state and the second OFF transistor 24 is in the saturated state from the active state, so the turn-off of the GTO 21 is caused by the current drawing operation by the second OFF transistor 24. It progresses. GTO21
The change in the cathode potential V K occurs as the GTO 21 shifts from the on state to the off state, and the on/off switching of the first and second off transistors 23 and 24 also occurs in both off transistors 23 and 24.
This is done automatically by the difference in the junction voltage of the base circuit.

GTO21が完全にオフ状態になるとモータ巻
線8に蓄えられていた電磁エネルギーによる電流
は還流ダイオード22を介して還流し、カソード
電位VKは接地電位線4に対して負の電位になる。
しかしターンオフパルス信号電流は第2の電流通
路を流れていて第1の電流通路には流れないの
で、第1のオフ用トランジスタ23が逆トランジ
スタとして動作することはない。そして、第2の
オフ用トランジスタ24はコレクタがGTO21
のPゲート21cに接続され、エミツタがカソー
ド21dに接続されているので、カーソド電位
VKが負電位になつても VC24>VE24 …(8) ここで、 VC24:第2のオフ用トランジスタ24のコ
レクタ電位 VE24:第2のオフ用トランジスタ24のエ
ミツタ電位 であるから、第2のオフ用トランジスタ24は逆
トランジスタとして作用することがない。
When the GTO 21 is completely turned off, the current due to the electromagnetic energy stored in the motor winding 8 flows back through the freewheeling diode 22, and the cathode potential VK becomes a negative potential with respect to the ground potential line 4.
However, since the turn-off pulse signal current flows through the second current path and does not flow through the first current path, the first off transistor 23 does not operate as a reverse transistor. The collector of the second off transistor 24 is the GTO 21.
Since the emitter is connected to the cathode 21d, the cathode potential is
Even if V K becomes a negative potential, V C 24 > V E 24 (8) where, V C 24: Collector potential of the second off transistor 24 V E 24: Emitter potential of the second off transistor 24 Because of the potential, the second off transistor 24 does not act as a reverse transistor.

第4図は本発明になるGTOの駆動回路の他の
実施例である。この実施例は、大きなアノード電
流IAに対してもGTO21をターンオフできるよ
うに、第1のオフ用トランジスタ23にダーリン
トントランジスタ29を接続して電流引き抜き能
力を増加させたものである。ダーリントントラン
ジスタ29のベース・エミツタ接合は、前述の実
施例における低圧ダイオード27の接合と等価で
あるので、この実施例では低圧ダイオードを省略
している。
FIG. 4 shows another embodiment of the GTO drive circuit according to the present invention. In this embodiment, a Darlington transistor 29 is connected to the first off transistor 23 so that the GTO 21 can be turned off even in response to a large anode current IA , thereby increasing the current drawing ability. Since the base-emitter junction of Darlington transistor 29 is equivalent to the junction of low voltage diode 27 in the previous embodiment, the low voltage diode is omitted in this embodiment.

トランジスタ30,31はターンオン制御回路
を構成するもので、トランジスタ30は5(v)
の論理電源32から給電を受けてターンオフパル
ス信号を反転・増幅してトランジスタ31のベー
スに与える。トランジスタ31のコレクタは
GTO21のNゲート21bに接続され、エミツ
タは接地電位線4に接続されてNゲート21bか
ら電流を引き抜いてGTO21をターンオンさせ
る。
Transistors 30 and 31 constitute a turn-on control circuit, and transistor 30 has a voltage of 5 (V).
The turn-off pulse signal is inverted and amplified and applied to the base of the transistor 31. The collector of transistor 31 is
It is connected to the N gate 21b of the GTO 21, and its emitter is connected to the ground potential line 4 to draw current from the N gate 21b and turn on the GTO 21.

この実施例において、GTO21はターンオフ
パルス信号発生回路26から発生するターンオフ
パルス信号がロウレベルのときにオンとなるよう
に駆動され、ハイレベルのときにオフとなるよう
に駆動される。
In this embodiment, the GTO 21 is driven to be turned on when the turn-off pulse signal generated from the turn-off pulse signal generating circuit 26 is at a low level, and is driven to be turned off when it is at a high level.

そしてこの実施例においても、前述の実施例と
同様に、GTO21のカソード電位VKに応じて第
1のオフ用トランジスタ23または第2のオフ用
トランジスタ24によつてPゲート21cから電
流を引き抜いてGTO21をターンオフすること
ができる。
In this embodiment as well, as in the previous embodiment, current is extracted from the P gate 21c by the first OFF transistor 23 or the second OFF transistor 24 depending on the cathode potential VK of the GTO 21. GTO21 can be turned off.

なお、前述した2つの実施例の説明では、モー
タ巻線8と接地電位線4の間のGTOおよび電流
検出抵抗の説明を省略したが、必要に応じて従来
と同様に付加される。
Note that in the description of the two embodiments described above, description of the GTO and current detection resistor between the motor winding 8 and the ground potential wire 4 was omitted, but they are added as necessary, as in the conventional case.

そして本発明は、モータ巻線の電流制御以外に
も適用できることは勿論である。
Of course, the present invention can also be applied to things other than current control of motor windings.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明は、GTOのターンオフゲ
ートと接地電位線間に接続した第1のオフ用トラ
ンジスタと、ターンオフゲートとカソード間に接
続した第2のオフ用トランジスタとをカソード電
位に応じて選択的にオンにして電流を引き抜くよ
うにしたので、カソード電位が接地電位に対して
負の電位になつてもGTOを安定してオフ状態に
することができる。また、第2のオフ用トランジ
スタのベース・エミツタに加わる逆バイアスをカ
ツトするために、PN接合ダイオードに比較して
順方向電圧降下が低くかつ高速動作が可能なシヨ
ツトキーバリアダイオードを用いたので、PN接
合ダイオードを用いる場合に比較して、第1のオ
フ用トランジスタに接続する低圧ダイオードなど
の回路素子の個数を低減することができるととも
に、第2のオフ用トランジスタの動作が速くな
り、ゲートターンオフサイリスタのターンオフを
高速で行うことができる。
As described above, the present invention selects the first off transistor connected between the turn-off gate and the ground potential line of the GTO and the second off transistor connected between the turn-off gate and the cathode depending on the cathode potential. Since the GTO is turned on automatically and draws current, the GTO can be stably turned off even if the cathode potential becomes negative with respect to the ground potential. In addition, in order to cut the reverse bias applied to the base and emitter of the second OFF transistor, we used a shot key barrier diode, which has a lower forward voltage drop than a PN junction diode and can operate at high speed. , compared to the case where a PN junction diode is used, the number of circuit elements such as low-voltage diodes connected to the first off transistor can be reduced, and the operation of the second off transistor is faster, and the gate The turn-off thyristor can be turned off at high speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第4図はそれぞれ本発明になる
GTOの駆動回路図、第2図a,bおよび第3図
は従来のGTOの駆動回路図である。 3……電源、8……モータ巻線、21……
GTO、23……第1のオフ用トランジスタ、2
4……第2のオフ用トランジスタ、26……ター
ンオフパルス信号発生回路、27……低圧ダイオ
ード、28……高圧シヨツトキーバリアダイオー
ド。
Figures 1 and 4 each constitute the present invention.
GTO drive circuit diagrams FIGS. 2a and 2b and 3 are conventional GTO drive circuit diagrams. 3...Power supply, 8...Motor winding, 21...
GTO, 23...first off transistor, 2
4... Second OFF transistor, 26... Turn-off pulse signal generation circuit, 27... Low voltage diode, 28... High voltage shot key barrier diode.

Claims (1)

【特許請求の範囲】 1 カソードに誘導性負荷を接続したゲートター
ンオフサイリスタのターンオフゲートに電流を引
き抜くオフ用トランジスタ回路を接続したゲート
ターンオフサイリスタの駆動回路において、前記
オフ用トランジスタ回路は、前記ターンオフゲー
トと接地電位線間に接続された第1のオフ用トラ
ンジスタと、前記ターンオフゲートと前記カソー
ド間に接続された第2のオフ用トランジスタと、
ターンオフパルス信号発生回路と、このターンオ
フパルス信号発生回路で発生したターンオフパル
ス信号を前記第1のオフ用トランジスタのベース
に与えて前記ゲートターンオフサイリスタのカソ
ード電位が高い状態では第1のオフ用トランジス
タをオンさせる回路素子と、前記ターンオフパル
ス信号を前記第2のオフ用トランジスタのベース
に与えて前記ゲートターンオフサイリスタのカソ
ード電位が低下した状態では第2のオフ用トラン
ジスタをオンさせるシヨツトキーバリアダイオー
ドとを備えたことを特徴とするゲートターンオフ
サイリスタの駆動回路。 2 特許請求の範囲第1項において、前記回路素
子は低圧ダイオードであることを特徴とするゲー
トターンオフサイリスタの駆動回路。 3 特許請求の範囲第1項において、前記回路素
子はダーリントントランジスタであることを特徴
とするゲートターンオフサイリスタの駆動回路。
[Scope of Claims] 1. In a drive circuit for a gate turn-off thyristor in which an OFF transistor circuit for drawing current is connected to the turn-off gate of a gate turn-off thyristor whose cathode is connected to an inductive load, the OFF transistor circuit is connected to the turn-off gate. a first off transistor connected between the turn-off gate and the cathode, and a second off transistor connected between the turn-off gate and the cathode;
A turn-off pulse signal generation circuit and a turn-off pulse signal generated by the turn-off pulse signal generation circuit are applied to the base of the first off transistor to turn off the first off transistor when the cathode potential of the gate turn-off thyristor is high. a circuit element to be turned on; and a shot key barrier diode which applies the turn-off pulse signal to the base of the second off-transistor and turns on the second off-transistor when the cathode potential of the gate turn-off thyristor is lowered. A drive circuit for a gate turn-off thyristor, comprising: 2. The drive circuit for a gate turn-off thyristor according to claim 1, wherein the circuit element is a low voltage diode. 3. The drive circuit for a gate turn-off thyristor according to claim 1, wherein the circuit element is a Darlington transistor.
JP62124027A 1987-05-22 1987-05-22 Circuit for driving gate turn-off thyristor Granted JPS63290016A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62124027A JPS63290016A (en) 1987-05-22 1987-05-22 Circuit for driving gate turn-off thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62124027A JPS63290016A (en) 1987-05-22 1987-05-22 Circuit for driving gate turn-off thyristor

Publications (2)

Publication Number Publication Date
JPS63290016A JPS63290016A (en) 1988-11-28
JPH0545095B2 true JPH0545095B2 (en) 1993-07-08

Family

ID=14875221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62124027A Granted JPS63290016A (en) 1987-05-22 1987-05-22 Circuit for driving gate turn-off thyristor

Country Status (1)

Country Link
JP (1) JPS63290016A (en)

Also Published As

Publication number Publication date
JPS63290016A (en) 1988-11-28

Similar Documents

Publication Publication Date Title
US5469095A (en) Bridge circuit for driving an inductive load with a shoot-through prevention circuit
EP0027888A1 (en) Semiconductor switch
JP3006845B2 (en) Bridge circuit having polarity reversal protection means with small voltage drop
US4013904A (en) Darlington transistor switching circuit for reactive load
JP2005109394A (en) Semiconductor device and drive circuit for semiconductor device
JPH01286465A (en) Bidirectional control rectification semiconductor device
JPH0545095B2 (en)
JPS63272221A (en) Temporary current recirculating circuit through power switching transistor driving inductive load
JPH04280670A (en) Gate voltage clamp type semiconductor device
US5559661A (en) Short-circuit-proof transistor output stage, especially ignition output stage for motor vehicles
JPH0545094B2 (en)
US4398205A (en) Gate turn-off device with high turn-off gain
EP0715409B1 (en) Circuit for limiting the output voltage of a power transistor
JP5334359B2 (en) DC-DC converter latch-up prevention circuit
US4213067A (en) Integrated gate turn-off device with non-regenerative power portion and lateral regenerative portion having split emission path
JPS585609B2 (en) semiconductor switch circuit
JPS58110072A (en) Semiconductor device
JP3194798B2 (en) Switch circuit with clamp function
JPH0510422Y2 (en)
JP3019039B2 (en) Internal combustion engine ignition device
JP2853278B2 (en) Drive circuit
JPH066629Y2 (en) Switching circuit
JP3396233B2 (en) Output circuit
JPH0730396A (en) Driving circuit for bipolar mode static induction transistor (BSIT)
JP2001136751A (en) Pwm drive circuit of motor