JPH0546351Y2 - - Google Patents
Info
- Publication number
- JPH0546351Y2 JPH0546351Y2 JP1984012034U JP1203484U JPH0546351Y2 JP H0546351 Y2 JPH0546351 Y2 JP H0546351Y2 JP 1984012034 U JP1984012034 U JP 1984012034U JP 1203484 U JP1203484 U JP 1203484U JP H0546351 Y2 JPH0546351 Y2 JP H0546351Y2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- signal
- winding
- reset
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、トランス絶縁形マルチプレクサに関
し、その高速化及び構成の簡単化を図るものであ
る。[Detailed Description of the Invention] <Industrial Field of Application> The present invention relates to a transformer-insulated multiplexer and aims to increase its speed and simplify its configuration.
〈従来技術〉
第1図a,b及び第2図a,bに従来のトラン
ス絶縁形マルチプレクサを示す。<Prior Art> A conventional transformer-insulated multiplexer is shown in FIGS. 1a and 1b and FIGS. 2a and 2b.
第1図aにおいて、CH1〜CHnは複数(n個)
の入力信号端子、SW1〜SWnは各入力信号を選
択するセレクタスイツチ、T1〜Tnは各入力信号
に対する1次側トランス巻線、Trは2次側トラ
ンス巻線、1は2次側トランス出力を増幅するア
ンプ、2はアンプ1出力をー時サンプルホールド
するサンプルホールド回路、3はサンプルホール
ドした値をデイジタル信号に変換するアナログデ
イジタル変換器、outは出力端子である。 In Figure 1 a, CH 1 to CHn are plural (n pieces)
SW 1 to SWn are selector switches that select each input signal, T 1 to Tn are the primary transformer windings for each input signal, Tr is the secondary transformer winding, and 1 is the secondary transformer. 2 is a sample-and-hold circuit that samples and holds the output of the amplifier 1; 3 is an analog-to-digital converter that converts the sample-and-hold value into a digital signal; and OUT is an output terminal.
このような第1図a,bに示す従来のトランス
絶縁形マルチプレクサは、次のように動作する。 The conventional transformer-insulated multiplexer shown in FIGS. 1a and 1b operates as follows.
複数の入力信号のうち、例えば、スイツチSW1
をオンにして入力端子CH1を選択した場合、その
入力信号E1は1次側トランス巻線T1を介し、2
次側トランス巻線Trに送られ、この信号は、ア
ンプ1で増幅され、サンプルホールド回路2でサ
ンプルホールドされ、アナログデイジタル変換器
3より出力端子outより出力される。 Among multiple input signals, for example, switch SW 1
When input terminal CH 1 is selected by turning on, the input signal E 1 passes through the primary transformer winding T 1 and
This signal is sent to the next transformer winding Tr, is amplified by the amplifier 1, sampled and held by the sample and hold circuit 2, and is output from the analog-to-digital converter 3 from the output terminal out.
次に、スイツチSW1をオフにし、スイツチSW2
をオンにして入力端子CH2より入力信号E2を選択
する。この時も、前述と同様、出力端子outより
出力信号が出力される。 Next, turn off switch SW 1 and turn off switch SW 2.
Turn on and select input signal E 2 from input terminal CH 2 . At this time as well, the output signal is output from the output terminal out, as described above.
以下、同様に、順次スイツチSWnまで切り換
えて出力を行う。 Thereafter, similarly, output is performed by sequentially switching up to switch SWn.
しかし、このような装置においては、第1図b
に示すように、トランスは直流を通さず、入力信
号E1に対応するトランス磁束(S1に対応)に対
して、バツクスイングS2が発生(面積S1=S2)
し、このバツクスイングが0に収束するまで次の
入力信号を入力することができず、読込み周期T
をtにくらべ十分長くとる必要があり、入力の高
速化が困難であつた。 However, in such a device, FIG.
As shown in , the transformer does not pass direct current, and a backswing S2 occurs (area S1 = S2) with respect to the transformer magnetic flux (corresponding to S1) corresponding to the input signal E1 .
However, the next input signal cannot be input until this backswing converges to 0, and the read cycle T
needs to be sufficiently long compared to t, making it difficult to speed up input.
この問題点を解決したものに第2図a,bに示
すものが挙げられる。 One solution to this problem is shown in FIGS. 2a and 2b.
第2図aは、2つのスイツチ素子を用いて入力
信号を正負に読み込むものである。この装置は、
各入力端子CH1〜CHoに対するトランス巻線の途
中に信号線を引き出し、トランス巻線の両端にス
イツチ素子を設けている。その他の構成は第1図
のものと同様である。 In FIG. 2a, two switch elements are used to read the input signal as positive or negative. This device is
A signal line is drawn out in the middle of the transformer winding for each input terminal CH 1 to CH o , and switch elements are provided at both ends of the transformer winding. The rest of the configuration is the same as that in FIG. 1.
この構成において、例えば、入力端子CH1を選
択すると、t1(=t)の周期でスイツチSW1をオ
ンにし、次にt2(=t)の周期でスイツチSW12を
切り換える。 In this configuration, for example, when the input terminal CH 1 is selected, the switch SW 1 is turned on at a period of t 1 (=t), and then the switch SW 12 is turned on at a period of t 2 (=t).
このようにすると、入力信号E1の正極性入力
と逆極性入力とを交互に読み取り、入力信号に対
するバツクスイングS2の収束を待たずにS1=S2と
なり、トランスのリセツトを周期2tで行うことが
でき、入力の読み取り周期Tを大幅に短縮するこ
とができる。 In this way, the positive polarity input and the reverse polarity input of the input signal E1 are read alternately, S 1 = S 2 without waiting for the backswing S 2 to converge with respect to the input signal, and the transformer is reset at a period of 2t. Therefore, the input reading cycle T can be significantly shortened.
しかしながら、この装置についても、トランス
巻線、スイツチ素子の個数が2倍に増加するの
で、その構成も制御も複雑になるという欠点を持
つていた。 However, this device also has the disadvantage that the number of transformer windings and switch elements doubles, making its configuration and control complex.
〈考案の目的〉
本考案は、上述した欠点に鑑み、構成が簡単
で、入力信号を高速に読み取ることのできるトラ
ンス絶縁形マルチプレクサを提供することを目的
とする。<Purpose of the invention> In view of the above-mentioned drawbacks, it is an object of the present invention to provide a transformer-insulated multiplexer that has a simple configuration and can read input signals at high speed.
〈考案の構成〉
本考案は、複数の入力信号が各々切り換えスイ
ツチのオン時に絶縁トランスの対応する1次側ト
ランス巻線に供給され、この供給された信号に基
づいて前記絶縁トランスの2次側トランス巻線に
誘起される信号を増幅器で増幅し、サンプルホー
ルド回路及びアナログデイジタル変換器を通して
出力するトランス絶縁形マルチプレクサにおい
て、前記2次側トランス巻線に並列に、前記切り
換えスイツチのオンの後に引き続いてオンとな
り、前記サンプルホールド回路から送出された出
力信号に対応した信号が与えられてリセツト磁束
を発生し、前記入力信号によつて発生したトラン
ス磁束をリセツトするリセツト巻線を具備するこ
とを特徴とするトランス絶縁形マルチプレクサで
ある。<Configuration of the Invention> In the present invention, a plurality of input signals are supplied to the corresponding primary transformer winding of the isolation transformer when a changeover switch is turned on, and the secondary transformer winding of the isolation transformer is controlled based on the supplied signals. In a transformer-insulated multiplexer that amplifies a signal induced in the transformer winding with an amplifier and outputs the signal through a sample-and-hold circuit and an analog-to-digital converter, a The transformer is turned on when the transformer is turned on, generates a reset magnetic flux by being given a signal corresponding to the output signal sent from the sample and hold circuit, and has a reset winding that resets the transformer magnetic flux generated by the input signal. This is a transformer-insulated multiplexer.
〈実施例〉 第3図a,bに本考案の実施例を示す。<Example> An embodiment of the present invention is shown in FIGS. 3a and 3b.
本考案の特徴は、信号を受信するトランスの2
次側にリセツト巻線TRを設けたことにある。 The feature of this invention is that the two transformers that receive the signal
This is because the reset winding TR is provided on the next side.
このリセツト巻線TRは、アンプ1で増幅され
た受信信号をサンプルホールド回路2でサンプル
ホールドされた値がスイツチ素子SWRを介して
与えられる。 A value obtained by sample-holding a received signal amplified by an amplifier 1 by a sample-and-hold circuit 2 is applied to the reset winding TR via a switch element SWR.
そして、スイツチSWRは、スイツチSW1〜
SWnと連動して、スイツチSW1〜SWnがオンの
時、オフ、スイツチSW1〜SWnがオフの時オン
となるように制御される。 And switch SWR is switch SW 1 ~
In conjunction with SWn, it is controlled to be off when the switches SW 1 to SWn are on, and to be on when the switches SW 1 to SWn are off.
このように構成された本考案の実施例の動作を
次に説明する。 The operation of the embodiment of the present invention configured as described above will be described below.
例えば、複数の入力信号のうち、入力端子CH1
を選択してアンプ1で増幅し、サンプルホールド
しアナログデイジタル変換して出力する動作は従
来の装置と同様である。 For example, among multiple input signals, input terminal CH 1
The operations of selecting a signal, amplifying it with the amplifier 1, sample-holding it, converting it into analog-to-digital data, and outputting it are the same as in the conventional device.
第3図bに示すように、スイツチSW1が期間t
でオンされると、スイツチSWRが期間trでオン
となり、サンプルホールド回路2より出力信号に
対応した信号Erがリセツト巻線TRに与えられ
る。この信号Erによりリセツト巻線TRにリセツ
ト磁束が発生し、入力信号E1によつて発生した
トランス磁束がリセツトされる。その一方、サン
プルホールドされた値はアナログデイジタル変換
器3で変換されて出力端子outより出力される。 As shown in FIG. 3b, the switch SW1 is in
When the switch SWR is turned on, the switch SWR is turned on for a period tr, and a signal Er corresponding to the output signal is applied from the sample and hold circuit 2 to the reset winding TR. This signal Er generates a reset magnetic flux in the reset winding TR, and the transformer magnetic flux generated by the input signal E1 is reset. On the other hand, the sampled and held values are converted by the analog-to-digital converter 3 and output from the output terminal out.
即ち、面積S1に対応するトランス磁束が、面
積SRに対応するリセツト磁束SRによつて、トラ
ンス磁束がリセツトされる。 That is, the transformer magnetic flux corresponding to the area S1 is reset by the reset magnetic flux SR corresponding to the area SR.
この状態において、次の入力信号を読み取り可
能となり、入力端子CH2が選択され、同様の動
作によつて、トランス磁束がリセツトされる。 In this state, the next input signal can be read, input terminal CH2 is selected, and the transformer magnetic flux is reset by the same operation.
また、トランス巻線T1〜Toの巻数Nとリセツ
ト巻線TRの巻数NRの巻数比を1とすれば、リ
セツト時間tr=tE1/Erの時間で磁束のリセツト
ができる。このように、リセツトトランスTrの
巻数を変えることにより、リセツト時間trを短く
することができ、入力信号の読み込み周期Tを短
くすることができる。 Further, if the turn ratio between the number of turns N of the transformer windings T 1 to T o and the number of turns NR of the reset winding TR is 1, the magnetic flux can be reset in the reset time tr=tE 1 /Er. In this way, by changing the number of turns of the reset transformer Tr, the reset time tr can be shortened, and the input signal reading period T can be shortened.
〈考案の効果〉
以上述べたように、本考案によれば、トランス
の2次側にリセツト巻線を設けているので入力信
号の読み取りが高速で、簡単な構成のトランス絶
縁形マルチプレクサを得ることができる。<Effects of the invention> As described above, according to the invention, since the reset winding is provided on the secondary side of the transformer, it is possible to obtain a transformer-insulated multiplexer that can read input signals at high speed and has a simple configuration. I can do it.
第1図aは従来のトランス絶縁形マルチプレク
サの図、第1図bは従来のトランス絶縁形マルチ
プレクサの動作を説明するためのタイムチヤー
ト、第2図aは従来のトランス絶縁形マルチプレ
クサの図、第2図bは従来のトランス絶縁形マル
チプレクサの動作を説明するためのタイムチヤー
ト、第3図aは本考案の実施例によるトランス絶
縁形マルチプレクサの図、第3図bは本考案の実
施例によるトランス絶縁形マルチプレクサの動作
を説明するためのタイムチヤート。
1……アンプ、2……サンプルホールド回路、
3……アナログデイジタル変換器、CH1〜CHo…
…入力端子、SW1〜SWo,SW11〜SWo2,SWR
……スイツチ素子、T1〜To……1次側トランス
巻線、Tr……2次側トランス巻線、TR……リセ
ツト巻線、out……出力端子。
Figure 1a is a diagram of a conventional transformer isolated multiplexer, Figure 1b is a time chart for explaining the operation of a conventional transformer isolated multiplexer, Figure 2a is a diagram of a conventional transformer isolated multiplexer, and Figure 2a is a diagram of a conventional transformer isolated multiplexer. Figure 2b is a time chart for explaining the operation of a conventional transformer isolated multiplexer, Figure 3a is a diagram of a transformer isolated multiplexer according to an embodiment of the present invention, and Figure 3b is a diagram of a transformer according to an embodiment of the present invention. A time chart to explain the operation of an isolated multiplexer. 1...Amplifier, 2...Sample hold circuit,
3...Analog-digital converter, CH 1 ~ CH o ...
…Input terminal, SW 1 ~ SW o , SW 11 ~ SW o2 , SWR
...Switch element, T1 to T o ...Primary side transformer winding, Tr...Secondary side transformer winding, TR...Reset winding, out...Output terminal.
Claims (1)
時に絶縁トランスの対応する1次側トランス巻線
に供給され、この供給された信号に基づいて前記
絶縁トランスの2次側トランス巻線に誘起される
信号を増幅器で増幅し、サンプルホールド回路及
びアナログデイジタル変換器を通して出力するト
ランス絶縁形マルチプレクサにおいて、前記2次
側トランス巻線に並列に、前記切り換えスイツチ
のオンの後に引き続いてオンとなり、前記サンプ
ルホールド回路から送出された出力信号に対応し
た信号が与えられてリセツト磁束を発生し、前記
入力信号によつて発生したトランス磁束をリセツ
トするリセツト巻線を具備することを特徴とする
トランス絶縁形マルチプレクサ。 A plurality of input signals are each supplied to the corresponding primary transformer winding of the isolation transformer when the changeover switch is turned on, and a signal induced in the secondary transformer winding of the isolation transformer is generated based on the supplied signals. In a transformer-isolated multiplexer that amplifies the signal with an amplifier and outputs the signal through a sample-and-hold circuit and an analog-to-digital converter, the switch is connected in parallel to the secondary transformer winding and is turned on after the changeover switch is turned on, and the output is output from the sample-and-hold circuit. A transformer-insulated multiplexer comprising a reset winding that generates a reset magnetic flux when given a signal corresponding to the output signal sent out and resets the transformer magnetic flux generated by the input signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203484U JPS60127037U (en) | 1984-01-31 | 1984-01-31 | transformer isolated multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203484U JPS60127037U (en) | 1984-01-31 | 1984-01-31 | transformer isolated multiplexer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60127037U JPS60127037U (en) | 1985-08-27 |
| JPH0546351Y2 true JPH0546351Y2 (en) | 1993-12-03 |
Family
ID=30494712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203484U Granted JPS60127037U (en) | 1984-01-31 | 1984-01-31 | transformer isolated multiplexer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60127037U (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116066A (en) * | 1981-12-29 | 1983-07-11 | Fujitsu Ltd | Drive circuit |
-
1984
- 1984-01-31 JP JP1203484U patent/JPS60127037U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60127037U (en) | 1985-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE140831T1 (en) | DEVICE FOR THE GALVANIC ISOLATION OF D.C. CURRENT SIGNALS OR A SIGNAL CONTAINING A D.C. CURRENT COMPONENT | |
| JPS5823009B2 (en) | signal isolation circuit | |
| JPS62267671A (en) | Measuring device for detecting voltage, current and phase angle in digital system | |
| JPS57168579A (en) | Method and device for reading of picture information | |
| JPS60127037U (en) | transformer isolated multiplexer | |
| JPH0337112Y2 (en) | ||
| JPH063519Y2 (en) | Analog data collection circuit | |
| SU1647426A1 (en) | Measuring ac voltage or current transducer | |
| US3564534A (en) | Magnetic digital ammeter | |
| SU1525604A1 (en) | Device for measuring induced currents | |
| JPS589970B2 (en) | analog computing device | |
| SU1742738A1 (en) | Converter of electric signals with galvanic distribution of input and output | |
| JPS60212026A (en) | Insulation type multiplexer | |
| JPH0661813A (en) | Analog measurement circuit | |
| JPS5824256Y2 (en) | magnetic recording and reproducing device | |
| JPS59104084U (en) | Test circuit for multi-point current measuring device | |
| JPS57113606A (en) | Isolation amplifying circuit | |
| SU1449915A1 (en) | Instrument current converter | |
| JPS5939110A (en) | Analog input system | |
| RU1789054C (en) | Device for stabilization of output power of sweep-frequency generator | |
| JPS6333176Y2 (en) | ||
| JPH05151794A (en) | Sample-hold circuit | |
| JPH0360287A (en) | Television diversity receiver | |
| JPS6216433U (en) | ||
| JPH02249103A (en) | Magnetic recording and reproducing device |