JPH0546357Y2 - - Google Patents
Info
- Publication number
- JPH0546357Y2 JPH0546357Y2 JP1988107161U JP10716188U JPH0546357Y2 JP H0546357 Y2 JPH0546357 Y2 JP H0546357Y2 JP 1988107161 U JP1988107161 U JP 1988107161U JP 10716188 U JP10716188 U JP 10716188U JP H0546357 Y2 JPH0546357 Y2 JP H0546357Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- charge pump
- pulse width
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、基準周波数信号と可変周波数信号の
位相を位相比較回路で比較し、VCOの発振周波
数をロツクするPLL回路に関する。
位相を位相比較回路で比較し、VCOの発振周波
数をロツクするPLL回路に関する。
(ロ) 従来の技術
一般に、PLL回路は、第２図に示すごとく、
水晶発振回路１からの発振出力をリフアレンスデ
イバイダ２で分周してえられる基準周波数信号fR
と、VCO３からの発振出力をプログラマブルデ
イバイダ４で分周してえられる可変周波数信号fP
とを位相比較回路５で比較し、その位相差出力に
応じた直流電圧VTをチヤージポンプ回路６及び
LPF７によつて得て、その直流電圧VTでVCO３
を制御することにより、VCO３の発振周波数fOSC
をクロツクするものである。また、位相比較回路
５の出力は、アンロツク検出回路８に印加され、
アンロツク検出回路８に於て、位相差が所定パル
ス幅以上である時アンロツク状態になつたことが
検出され、アンロツク信号が出力される。
水晶発振回路１からの発振出力をリフアレンスデ
イバイダ２で分周してえられる基準周波数信号fR
と、VCO３からの発振出力をプログラマブルデ
イバイダ４で分周してえられる可変周波数信号fP
とを位相比較回路５で比較し、その位相差出力に
応じた直流電圧VTをチヤージポンプ回路６及び
LPF７によつて得て、その直流電圧VTでVCO３
を制御することにより、VCO３の発振周波数fOSC
をクロツクするものである。また、位相比較回路
５の出力は、アンロツク検出回路８に印加され、
アンロツク検出回路８に於て、位相差が所定パル
ス幅以上である時アンロツク状態になつたことが
検出され、アンロツク信号が出力される。
アンロツク検出回路は、コンデンサと抵抗で構
成するもの、あるいは、デジタル回路で構成する
ものがあり、これらは、特公昭58−11138号公報
に記載されている。
成するもの、あるいは、デジタル回路で構成する
ものがあり、これらは、特公昭58−11138号公報
に記載されている。
(ハ) 考案が解決しようとする課題
第２図に示されたPLL回路によつて作られた
信号は、送信機においては搬送波として用いら
れ、FM変調されることが多い。この場合、変調
周波数が低くなると位相比較回路の位相差が大き
くなる。その結果、ロツク状態にあるにもかかわ
らず、アンロツク検出回路８からアンロツク検出
信号が出力されてしまうことがある。また、
PLL回路のループゲインが大きいと、変調され
た信号を元に戻そうと作用するため、十分な変調
がなされなくなる。一方、ループゲインが小さい
と、チヤンネル切り替え時のロツクアツプ時間が
長くなる不都合が生じる。
信号は、送信機においては搬送波として用いら
れ、FM変調されることが多い。この場合、変調
周波数が低くなると位相比較回路の位相差が大き
くなる。その結果、ロツク状態にあるにもかかわ
らず、アンロツク検出回路８からアンロツク検出
信号が出力されてしまうことがある。また、
PLL回路のループゲインが大きいと、変調され
た信号を元に戻そうと作用するため、十分な変調
がなされなくなる。一方、ループゲインが小さい
と、チヤンネル切り替え時のロツクアツプ時間が
長くなる不都合が生じる。
(ニ) 課題を解決するための手段
本考案は、上述した点に鑑みて創作されたもの
であり、異なつた周波数の複数のクロツクパルス
のいずれかを選択的に出力する切り替えゲート
と、該切り替えゲートから出力されたクロツクパ
ルスが印加され、該クロツクパルスのパルス幅を
基準に前記位相比較回路の出力パルス幅の弁別を
するパルス幅弁別回路から構成されたアンロツク
検出回路を設けることにより、ロツク状態とロツ
クアツプ状態で、前記位相比較回路の出力パルス
幅の弁別をするパルス幅を変えることができるよ
うにすると共に、アンロツク検出回路を制御する
信号で同時に制御される副チヤージポンプ回路を
設けることにより、ロツク状態とロツクアツプ状
態でループゲインを変えることで解決する。
であり、異なつた周波数の複数のクロツクパルス
のいずれかを選択的に出力する切り替えゲート
と、該切り替えゲートから出力されたクロツクパ
ルスが印加され、該クロツクパルスのパルス幅を
基準に前記位相比較回路の出力パルス幅の弁別を
するパルス幅弁別回路から構成されたアンロツク
検出回路を設けることにより、ロツク状態とロツ
クアツプ状態で、前記位相比較回路の出力パルス
幅の弁別をするパルス幅を変えることができるよ
うにすると共に、アンロツク検出回路を制御する
信号で同時に制御される副チヤージポンプ回路を
設けることにより、ロツク状態とロツクアツプ状
態でループゲインを変えることで解決する。
(ホ) 作用
上述の手段によれば、PLL回路がロツク状態
にある時は、変調によつて出力される位相比較回
路の出力パルス幅より長いパルス幅のクロツク信
号が、制御信号によりパルス幅弁別回路に印加さ
れるので、変調によつて発生する位相差は、アン
ロツク状態としては検出されず、また、副チヤー
ジポンプ回路も動作させないため、PLL回路の
ループゲインは、小さくなり十分な変調が得られ
る。一方、チヤンネル切り替え時には、パルス幅
弁別回路に、パルス幅の短いクロツクパルスが印
加されるので、アンロツク状態を厳密に検出する
ことができ、また、副チヤージポンプ回路を同時
に動作させてPLL回路のループゲインを大きく
させるので、ロツクアツプ時間を短縮することが
できる。
にある時は、変調によつて出力される位相比較回
路の出力パルス幅より長いパルス幅のクロツク信
号が、制御信号によりパルス幅弁別回路に印加さ
れるので、変調によつて発生する位相差は、アン
ロツク状態としては検出されず、また、副チヤー
ジポンプ回路も動作させないため、PLL回路の
ループゲインは、小さくなり十分な変調が得られ
る。一方、チヤンネル切り替え時には、パルス幅
弁別回路に、パルス幅の短いクロツクパルスが印
加されるので、アンロツク状態を厳密に検出する
ことができ、また、副チヤージポンプ回路を同時
に動作させてPLL回路のループゲインを大きく
させるので、ロツクアツプ時間を短縮することが
できる。
(ヘ) 実施例
第１図は、本考案の実施例を示すブロツク図で
あり、９は位相比較回路、１０はチヤージポンプ
回路、１１はLPF、１２はアンロツク検出回路、
１３は副チヤージポンプ回路である。
あり、９は位相比較回路、１０はチヤージポンプ
回路、１１はLPF、１２はアンロツク検出回路、
１３は副チヤージポンプ回路である。
位相比較回路９は、第２図と同様に、リフアレ
ンスデイバイダの出力Frとプログラマブルデイ
バイダの出力Fpを入力し、その位相差に応じた
ローアクテイブの信号PHA及びハイアクテイブの
信号PHBを出力する。チヤージポンプ回路１０
は、Ｃ−MOSで構成され、Ｐ−MOSのゲートに
は位相比較回路９の出力PHAが印加され、Ｎ−
MOSのゲートには出力PHBが印加される。LPF
１１は、反転増幅回路１２と、その入出力に接続
された抵抗Ｒ１及びコンデンサＣと、入力に接続
された抵抗Ｒ２とから構成され、抵抗Ｒ２にチヤ
ージポンプ回路１０の出力が印加される。副チヤ
ージポンプ回路１３は、チヤージポンプ回路１０
と同様に構成され、出力は、抵抗Ｒ２より小さい
抵抗Ｒ３を介してLPF１１に接続される。副チ
ヤージポンプ回路１３の入力には、制御信号
CONTが印加されたゲート回路１４が設けられ
ている。即ち、PLL回路がロツク状態にある時
には、制御信号CONTが“０”であり、副チヤ
ージポンプ回路１３には、位相比較回路９の出力
PHAおよびPHBが出力されず、チヤージポンプ回
路１０のみの動作となる。一方、PLL回路がア
ンロツク状態にある時には、制御信号CONTを
“１”とすることにより、位相比較回路９の出力
PHA及びPHBが出力され、副チヤージポンプ回路
１３が動作するので、ループゲインが大きくな
り、ロツクアツプ時間が短くなる。
ンスデイバイダの出力Frとプログラマブルデイ
バイダの出力Fpを入力し、その位相差に応じた
ローアクテイブの信号PHA及びハイアクテイブの
信号PHBを出力する。チヤージポンプ回路１０
は、Ｃ−MOSで構成され、Ｐ−MOSのゲートに
は位相比較回路９の出力PHAが印加され、Ｎ−
MOSのゲートには出力PHBが印加される。LPF
１１は、反転増幅回路１２と、その入出力に接続
された抵抗Ｒ１及びコンデンサＣと、入力に接続
された抵抗Ｒ２とから構成され、抵抗Ｒ２にチヤ
ージポンプ回路１０の出力が印加される。副チヤ
ージポンプ回路１３は、チヤージポンプ回路１０
と同様に構成され、出力は、抵抗Ｒ２より小さい
抵抗Ｒ３を介してLPF１１に接続される。副チ
ヤージポンプ回路１３の入力には、制御信号
CONTが印加されたゲート回路１４が設けられ
ている。即ち、PLL回路がロツク状態にある時
には、制御信号CONTが“０”であり、副チヤ
ージポンプ回路１３には、位相比較回路９の出力
PHAおよびPHBが出力されず、チヤージポンプ回
路１０のみの動作となる。一方、PLL回路がア
ンロツク状態にある時には、制御信号CONTを
“１”とすることにより、位相比較回路９の出力
PHA及びPHBが出力され、副チヤージポンプ回路
１３が動作するので、ループゲインが大きくな
り、ロツクアツプ時間が短くなる。
アンロツク検出回路１２は、位相比較回路９の
出力PHAの反転信号＊PHA及びPHBが印加された
ORゲート１５と、パルス幅弁別回路を構成する
ものであつて、ORゲート１５の出力がＤ入力に
印加されたＤ−FF１６と、Ｄ−FF１６のクロツ
ク入力CLにクロツクパルスCL１とCL２を制御
信号CONTにもとずいて出力するゲート回路１
７と、Ｄ−FF１６の出力Ｑの立ち上がりと同期
してアンロツク信号UNLOCKを出力し、Ｄ−FF
１６の出力Ｑの立ち下がりから所定時間経過した
後アンロツク信号UNLOCKを消滅させるタイマ
回路１８とから構成される。クロツクパルスCL
１及びCL２は、第２図に示されたリフアレンス
デイバイダ２の途中から取り出した分周出力であ
るため、位相比較回路９から出力される位相差信
号PHA及びPHBの立ち上がり、または、立ち下が
りは、クロツクパルスCL１及びクロツクパルス
CL２の立ち下がりと同期することになる。また、
クロツクパルスCL２は、クロツクパルスCL１よ
り周波数が低く、CL２のパルス幅は、PLL回路
によつて発生される信号がFM変調されたときに
出力される位相差より大きくなつている。Ｄ−
FF１６は、クロツク入力CLの立ち下がり時のＤ
入力の理論値を次のクロツク入力CLの立ち下が
りまで保持出力するものであるから、クロツクパ
ルスCL１がゲート回路１７で選択出力されてい
るときは、クロツクパルスCL１の周期以下の位
相差信号PHA及びPHBは検出されず、クロツクパ
ルスCL２がゲート回路１７で選択出力されてい
る時は、クロツクパルスCL２の周期以下の位相
差信号PHA及びPHBは検出されない。
出力PHAの反転信号＊PHA及びPHBが印加された
ORゲート１５と、パルス幅弁別回路を構成する
ものであつて、ORゲート１５の出力がＤ入力に
印加されたＤ−FF１６と、Ｄ−FF１６のクロツ
ク入力CLにクロツクパルスCL１とCL２を制御
信号CONTにもとずいて出力するゲート回路１
７と、Ｄ−FF１６の出力Ｑの立ち上がりと同期
してアンロツク信号UNLOCKを出力し、Ｄ−FF
１６の出力Ｑの立ち下がりから所定時間経過した
後アンロツク信号UNLOCKを消滅させるタイマ
回路１８とから構成される。クロツクパルスCL
１及びCL２は、第２図に示されたリフアレンス
デイバイダ２の途中から取り出した分周出力であ
るため、位相比較回路９から出力される位相差信
号PHA及びPHBの立ち上がり、または、立ち下が
りは、クロツクパルスCL１及びクロツクパルス
CL２の立ち下がりと同期することになる。また、
クロツクパルスCL２は、クロツクパルスCL１よ
り周波数が低く、CL２のパルス幅は、PLL回路
によつて発生される信号がFM変調されたときに
出力される位相差より大きくなつている。Ｄ−
FF１６は、クロツク入力CLの立ち下がり時のＤ
入力の理論値を次のクロツク入力CLの立ち下が
りまで保持出力するものであるから、クロツクパ
ルスCL１がゲート回路１７で選択出力されてい
るときは、クロツクパルスCL１の周期以下の位
相差信号PHA及びPHBは検出されず、クロツクパ
ルスCL２がゲート回路１７で選択出力されてい
る時は、クロツクパルスCL２の周期以下の位相
差信号PHA及びPHBは検出されない。
次に、第１図に示されたPLL回路の動作を説
明する。
明する。
まず、PLL回路がロツク状態にあるとき、制
御信号CONTは、“０”であり、クロツクパルス
CL２がゲート回路１７で選択され、副チヤージ
ポンプ回路１３の動作は、禁止される。従つて、
位相差信号PHA及びPHBは、チヤージポンプ回路
１０だけを駆動するため、PLL回路のゲインが
小さくなり、VCOの変調度を大きくすることが
できる。また、クロツクパルスCL２の周期より
短い位相差信号は、Ｄ−FF１６で検出されない
ので、VCOの変調によつて生じる程度の位相差
信号PHA及びPHBでは、アンロツク検出出力は、
発生しない。
御信号CONTは、“０”であり、クロツクパルス
CL２がゲート回路１７で選択され、副チヤージ
ポンプ回路１３の動作は、禁止される。従つて、
位相差信号PHA及びPHBは、チヤージポンプ回路
１０だけを駆動するため、PLL回路のゲインが
小さくなり、VCOの変調度を大きくすることが
できる。また、クロツクパルスCL２の周期より
短い位相差信号は、Ｄ−FF１６で検出されない
ので、VCOの変調によつて生じる程度の位相差
信号PHA及びPHBでは、アンロツク検出出力は、
発生しない。
一方、チヤンネル切り替え時には、制御制御信
号CONTを“１”として、副チヤージポンプ回
路１３を動作状態にし、ゲート回路１７でクロツ
クパルスCL１を選択する。すると位相差信号
PHA及びPHBは、チヤージポンプ回路１０及び副
チヤージポンプ回路１３を駆動するため、PLL
回路のループゲインが高くなり、ロツクアツプ時
間が短縮される。また、パルス幅の短いクロツク
パルスCL１によつて位相差信号PHA及びPHBの
パルス幅が弁別されるため、完全なロツク状態に
近付いたとき、Ｄ−FF１６の出力が“０”にな
る。Ｄ−FF１６の出力が“０”になることによ
つて、タイマ回路１８が動作し、所定時間後にア
ンロツク信号UNLOCKが“０”となつて、PLL
回路がロツク状態になつたことが判る。通常、ア
ンロツク信号UNLOCKは、マイクロコンピユー
タ等のPLL回路を制御するものに印加され、ま
た、制御信号CONTはマイクロコンピユータ等
から出力される。
号CONTを“１”として、副チヤージポンプ回
路１３を動作状態にし、ゲート回路１７でクロツ
クパルスCL１を選択する。すると位相差信号
PHA及びPHBは、チヤージポンプ回路１０及び副
チヤージポンプ回路１３を駆動するため、PLL
回路のループゲインが高くなり、ロツクアツプ時
間が短縮される。また、パルス幅の短いクロツク
パルスCL１によつて位相差信号PHA及びPHBの
パルス幅が弁別されるため、完全なロツク状態に
近付いたとき、Ｄ−FF１６の出力が“０”にな
る。Ｄ−FF１６の出力が“０”になることによ
つて、タイマ回路１８が動作し、所定時間後にア
ンロツク信号UNLOCKが“０”となつて、PLL
回路がロツク状態になつたことが判る。通常、ア
ンロツク信号UNLOCKは、マイクロコンピユー
タ等のPLL回路を制御するものに印加され、ま
た、制御信号CONTはマイクロコンピユータ等
から出力される。
(ト) 考案の効果
上述の如く、本考案によれば、チヤンネル切り
換え時には、PLL回路のループゲインが高くな
つてロツクアツプ時間が短縮されると共に、アン
ロツク検出回路で検出されるパルス幅が狭くなつ
てチヤンネル切り替え時のアンロツクを確実に検
出でき、また、ロツク状態に於ては、ループゲイ
ンを小さくしてVCOの変調度を大きくできると
共に変調によつて生じる位相差で誤つたアンロツ
ク検出が成されることが防止されるので、信頼性
の高いPLL回路が得られる利点がある。
換え時には、PLL回路のループゲインが高くな
つてロツクアツプ時間が短縮されると共に、アン
ロツク検出回路で検出されるパルス幅が狭くなつ
てチヤンネル切り替え時のアンロツクを確実に検
出でき、また、ロツク状態に於ては、ループゲイ
ンを小さくしてVCOの変調度を大きくできると
共に変調によつて生じる位相差で誤つたアンロツ
ク検出が成されることが防止されるので、信頼性
の高いPLL回路が得られる利点がある。
第１図は、本考案の実施例を示すブロツク図、
第２図は、従来例を示すブロツク図である。 ９……位相比較回路、１０……チヤージポンプ
回路、１１……LPF、１２……アンロツク検出
回路、１３……副チヤージポンプ回路。
第２図は、従来例を示すブロツク図である。 ９……位相比較回路、１０……チヤージポンプ
回路、１１……LPF、１２……アンロツク検出
回路、１３……副チヤージポンプ回路。
Claims (1)
- 【実用新案登録請求の範囲】 １ 基準発振信号を分周するリフアレンスデイバ
イダと、 電圧制御発振回路（VCO）と、 該VCOの発振出力を分周するプログラマブ
ルデイバイダと、 前記リフアレンスデイバイダの出力と前記プ
ログラマブルデイバイダの各々の出力の位相差
を比較する位相比較回路と、 該位相比較回路の出力に接続されたチヤージ
ポンプ回路と、 該チヤージポンプ回路の出力を平滑し前記
VCOの制御電圧を発生するローパスフイルタ
（LPF）と、 前記位相比較回路の出力が所定のパルス幅以
上になつたことを検出してアンロツク信号を出
力するアンロツク検出回路と、 から構成されるPLL回路において、 前記位相比較回路の出力に接続され、制御信
号によつて動作が制御される副チヤージポンプ
回路を設けると共に、 前記アンロツク検出回路は、 前記制御信号によつて制御され、異なつた周
波数の複数のクロツクパルスのいずれかを選択
的に出力する切り替えゲートと、 該切り替えゲートから出力されたクロツクパ
ルスが印加され、該クロツクパルスのパルス幅
を基準に前記位相比較回路の出力パルス幅の弁
別をするパルス幅弁別回路から構成され、 副チヤージポンプ回路の動作時にはパルス幅
の短いクロツクパルスが切り替えゲートから出
力されることを特徴とするPLL回路。 ２ 請求項第１項記載のPLL回路において、 前記パルス幅弁別回路は、前記切り替えゲー
トの出力がクロツク入力に印加され、前記位相
比較回路の出力がＤ入力に印加されたＤフリツ
プフロツプで構成されることを特徴とする
PLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988107161U JPH0546357Y2 (ja) | 1988-08-12 | 1988-08-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988107161U JPH0546357Y2 (ja) | 1988-08-12 | 1988-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228144U JPH0228144U (ja) | 1990-02-23 |
| JPH0546357Y2 true JPH0546357Y2 (ja) | 1993-12-03 |
Family
ID=31341326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988107161U Expired - Lifetime JPH0546357Y2 (ja) | 1988-08-12 | 1988-08-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546357Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748676B2 (ja) * | 1990-09-19 | 1998-05-13 | 日本電気株式会社 | Ｐｌｌ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134125A (ja) * | 1984-12-05 | 1986-06-21 | Mitsubishi Electric Corp | 周波数シンセサイザ方式選局装置のロツク検出回路 |
-
1988
- 1988-08-12 JP JP1988107161U patent/JPH0546357Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228144U (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590602A (en) | Wide range clock recovery circuit | |
| US4940952A (en) | Phase and frequency comparator circuit for phase locked loop | |
| US5208546A (en) | Adaptive charge pump for phase-locked loops | |
| EP1115198B1 (en) | Frequency detector and phase-locked loop circuit including the detector | |
| US4764737A (en) | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication | |
| US5307028A (en) | Phase-and-frequency mode/phase mode detector with the same gain in both modes | |
| EP0376847B1 (en) | PLL synthesizer | |
| US6940323B2 (en) | Phase locked loop circuit with an unlock detection circuit and a switch | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| EP0164785B1 (en) | Electric circuit arrangement comprising a phase control-circuit | |
| US20020008586A1 (en) | PLL Frequency synthesizer circuit | |
| US4843332A (en) | Wide range digital phase/frequency detector | |
| US4656431A (en) | Digital frequency discriminator | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| US4470018A (en) | Circuit for producing a control voltage depending on frequency and/or phase differences | |
| US5153725A (en) | Automatic frequency control circuit | |
| US20030214330A1 (en) | Phase-locked loop circuit | |
| EP0418862B1 (en) | Frequency modulation circuit using VCO | |
| JPH083070Y2 (ja) | Ｐｌｌ回路 | |
| JP2002050961A (ja) | フェイズロックループ回路 | |
| EP0164806A2 (en) | PLL-circuit | |
| JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
| JPS6324666Y2 (ja) | ||
| US3835413A (en) | Crystal phase-locked loop | |
| JP2634417B2 (ja) | ロック検出回路 |