JPH0548056A - 液晶表示装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 書き込みデータの極性配列を工夫することに
より、リークパスの生じた画素間での表示を面平均で正
常化し、画素障害を救済して歩留りを改善することを目
的とする。 【構成】 データライン方向及びスキャンライン方向に
多数の画素を配列し、所定の表示周期に従って前記画素
の各々に表示階調に応じた電圧を書き込み、該書き込ま
れた電圧を画素容量に蓄積する液晶駆動装置において、
前記データライン方向および／またはスキャンライン方
向に沿って、同一極性の書き込み電圧を２画素づつ並べ
たことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置の駆動方
法、特にアクティブマトリクス型の液晶表示装置の駆動
方法に関する。一般に、ラップトップ型あるいはブック
タイプ型と呼ばれる可搬型コンピュータの表示装置に
は、薄型、軽量、低電力のもの、例えば液晶表示装置が
使用される。

【０００２】液晶表示装置の中でも、アクティブマトリ
クス方式の液晶は、多階調表示が可能で、しかも高精細
度表示を行った場合でも駆動デューティ比の低下を招く
ことなくコントラストの低下や視野角の減少をきたさな
いなど優れた特長があり、陰極線管（ＣＲＴ）に劣らな
いカラー発色や表示品質を得ることができ、薄型のフラ
ットディスプレイとして用途を拡げつつある。

【０００３】

【従来の技術】図５はアクティブマトリクス方式の液晶
表示装置を示す図であり、対向する２枚のガラス基板１
０、１１の間に、液晶層１２を挟み込んで構成する。上
層のガラス基板１０には、ｎ（図ではｎ＝６）本のスキ
ャンラインｉ₁〜ｉ₆とｍ（図ではｍ＝７）本のデータラ
インｊ₁〜ｊ₇とが格子状に形成されており、格子の各点
には画素（四角形で表す）が接続されている。

【０００４】図６は１つの画素の等価回路であり、座標
（ｉ_x，ｊ_y）に位置する画素である。ｉ_x番目のスキャ
ンラインにゲート電極を接続した薄膜トランジスタＴＦ
Ｔ_xyは液晶層１２に作り込まれている。さらにＴＦＴ_xy
を介してｊ_y番目のデータラインに接続した画素電極
と、下層のガラス基板１１に形成されたコモン電極Ｇ間
に、液晶Ｃ_xyが構成されている。

【０００５】このような構成において、ｉ_x番目のスキ
ャンラインを選択してＴＦＴ_xyをオンにすると共に、ｊ
_y番目のデータラインに任意電圧（例えばＶ_A）の表示デ
ータｄ_yを与えると、このデータｄ_yはＴＦＴ_xyを介して
液晶Ｃ_xyに書き込まれ、新たなデータが書き込まれるま
で（リフレッシュされるまで）保持される。これによ
り、液晶Ｃ_xyは、保持電圧（Ｖ_A）の大きさに応じた透
過率をもち、かつリフレッシュされるまでその透過率を
保ち続ける。

【０００６】一般に、液晶に書き込まれた電圧波形が正
負対称であれば、液晶ディスプレイを透過する光の時間
的変動は無く、ちらつき（フリッカ）は生じない。しか
し、実際の液晶では、透過率が正負のデータ電圧に対し
て必ずしも対称ではない。このため、透過率の差が生
じ、フリッカが現れる。そこで、かかるフリッカを抑制
するために、従来はデータライン１列毎にデータ電圧の
極性を異ならせるという駆動方法を採用している。さら
に液晶の信頼性を向上するために、奇数フレームと偶数
フレームで極性を切り替えている。図７はかかる駆動方
法による画素電極の電圧極性の移り変わりを示す図であ
る。図において、白丸（○）は、コモン電極に対して例
えば正電圧となるようなデータ電圧が書き込まれた画
素、黒丸（●）は負電圧となるようなデータ電圧が書き
込まれた画素である。

【０００７】このようにすると、輝度変化が面平均およ
び時間平均化されるので、フリッカが見えにくくなる。

【０００８】

【発明が解決しようとする課題】しかしながら、かかる
従来の液晶表示装置の駆動方法にあっては、隣接画素の
データ電圧が逆極性で並ぶ構成であったため、例えば、
隣接画素間にリークパスが生じていた場合に、そのパス
を通して逆極性同士のデータ電圧が影響し合い、正常な
表示ができなくなるという問題点があった。

【０００９】図８はリークパスの生じた１対の隣接画素
Ｘ、Ｙを含む等価回路である。リークパスとしては、以
下の２つのものが知られている。その一は、画素電極の
間にゴミのようなものが付着して形成されるパス（以
下、リークパスＡと呼称する）であり、他の一はガラス
基板と画素電極間のゲート絶縁膜による容量とガラス基
板表面の取残し導電材料とによって形成されるパス（以
下、リークパスＢと呼称する）である。取残し導電材料
は、ガラス基板表面にスキャンラインを形成した後の残
留導電材料で、ガラス基板表面にスパッタ蒸着したチタ
ンやアルミ膜等の導電材料の残留物である。

【００１０】今、画素Ｘの液晶容量に、コモン電極に対
して正極性（＋）のデータ電圧が書き込まれた場合を考
える。従来の駆動方法によると、隣接画素Ｙの液晶容量
には、逆極性のデータ電圧（−）が書き込まれる。これ
ら極性を異にする２つのデータ電圧は、リークパスＡ及
びＢを介して接続され、例えばデータ電圧の大きさを同
一とすると、正負が打ち消される結果、画素Ｘおよび画
素Ｙの液晶容量の保持電荷がコモン電極の電位相当（お
よそ０Ｖ）となってしまい、もはや正常な表示を期待で
きなくなる。こうしたリークパスは、特に画素数の多い
高精細な液晶表示装置の製造時に発生しやすく、歩留り
を悪化する要因のひとつになっている。

【００１１】そこで、本発明は、書き込みデータの極性
配列を工夫することにより、リークパスの生じた画素間
での表示を面平均で正常化し、画素障害を救済して歩留
りを改善することを目的とする。

【００１２】

【課題を解決するための手段】本発明は、上記目的を達
成するために、データライン方向及びスキャンライン方
向に多数の画素を配列し、所定の表示周期に従って前記
画素の各々に表示階調に応じた電圧を書き込み、該書き
込まれた電圧を画素容量に蓄積する液晶駆動装置におい
て、前記データライン方向および／またはスキャンライ
ン方向に沿って、同一極性の書き込み電圧を２画素づつ
並べたことを特徴とする。

【００１３】

【作用】本発明では、１つの画素（便宜的に画素ａ）の
両側に隣接する２つの画素（便宜的に画素ａ_-1、画素ａ
₊₁）の一方に同極性、他方に逆極性のデータ電圧が書き
込まれる。したがって、画素間にリークパスが生じてい
た場合には、ある画素に隣接する２つの画素の一方の極
性が同極性、他方の極性が逆極性となるので、前記従来
例（２つの画素が共に逆極性）と比べ、リークパスの影
響が半減され、表示の救済化が図られる。

【００１４】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１〜図４は本発明に係る液晶表示装置の駆動方
法の一実施例を示す図である。図１において、各フレー
ムは便宜的に９本づつのデータラインｊ₁〜ｊ₉及びスキ
ャンラインｉ₁〜ｉ₉から構成されているものとする。す
なわち、９×９／フレームであり、８１画素／フレーム
となる。また、表示順は、ｎフレーム、ｎ＋１フレー
ム、ｎ＋２フレーム、ｎ＋３フレーム……となる。な
お、ここでは説明の簡単化のために順次走査を例として
いるが、インターレース走査であってもよい。インター
レース走査の場合は、奇数フレームのスキャンラインを
ｉ₁、ｉ₃、ｉ ₅、ｉ₇、ｉ₉とし、偶数フレームのスキャ
ンラインをｉ₂、ｉ₄、ｉ₆、ｉ₈とする。 各フレームに
おいて、データラインの配列方向（以下、データライン
方向）には、白丸（○）または黒丸（●）の画素が２個
づつ並んでいる。白丸は、コモン電極に対して例えば正
電圧となるようなデータ電圧が書き込まれた画素であ
り、また黒丸は逆にコモン電極に対して例えば負電圧と
なるようなデータ電圧が書き込まれた画素である。

【００１５】このような画素配列の規則性は、スキャン
ラインの配列方向（以下、スキャンライン方向）にも認
められる。すなわち、スキャンライン方向にも、白丸ま
たは黒丸の画素が２個づつ並んでいる。図２は、任意フ
レームにおける１つの画素とその画素に隣接する４つの
画素の抽出図である。ここでは、ｎ＋３フレームの座標
（ｉ_3,ｊ₄）に位置する画素と、その画素に隣接する４
つの座標（ｉ_3,ｊ₃）（ｉ_2,ｊ₄）（ｉ_3,ｊ₅）（ｉ
_4,ｊ₄）に位置する各画素を例にしている。以下、座標
を画素番号とする。

【００１６】データライン方向に並ぶ３つの画素（ｉ_3,
ｊ₃）（ｉ_3,j4）（ｉ_3,ｊ₅）は、まん中の１個が黒丸
で、両隣の２個が白丸と黒丸である。すなわち、両隣り
の画素（ｉ_3,ｊ₃）（ｉ_3,ｊ₅）の一方には同極性、他方
には逆極性のデータが書き込まれている。同じく、スキ
ャンライン方向に並ぶ３つの画素（ｉ_2,ｊ₄）
（ｉ_3,j4）（ｉ_4,ｊ₄）は、まん中の１個が黒丸で、両
隣の２個が白丸と黒丸である。すなわち、両隣りの画素
（ｉ_2,ｊ₄）（ｉ_4,ｊ₄）の一方には同極性、他方には逆
極性のデータが書き込まれている。 ここで、データラ
イン方向の例えば、画素（ｉ_3,ｊ₄）（ｉ_3,ｊ₅）の間に
リークパスが生じていた場合を考える。これらの画素は
共に黒丸である。すなわち、同極性のデータが書き込ま
れている。したがって、画素間の電位差が小さくなり
（同一階調であればほぼ０Ｖ）、リークパスによる悪影
響を回避して、表示の救済化を図ることができる。これ
は、データライン方向に沿って、同一極性の書き込み電
圧を２画素づつ並べたからである。

【００１７】また、スキャンライン方向の例えば、画素
（ｉ_3,ｊ₄）（ｉ_4,ｊ₄）の間にリークパスが生じていた
場合を考えてみる。これらの画素も上記の例と同じく共
に黒丸であり、同極性のデータが書き込まれている。し
たがって、この場合にも画素間の電位差が小さくなり
（同一階調であればほぼ０Ｖ）、リークパスによる悪影
響を回避して、表示の救済化を図ることができる。これ
は、スキャンライン方向に沿って、同一極性の書き込み
電圧を２画素づつ並べたからである。

【００１８】ところで、データライン方向の画素（ｉ_3,
ｊ₃）（ｉ_3,ｊ₄）の間、またはスキャンライン方向の画
素（ｉ_2,ｊ₄）（ｉ_3,ｊ₄）の間にリークパスが生じてい
た場合は、上記の表示救済効果は得られない。白丸と黒
丸が並んで逆極性の書き込みデータ配列となるからであ
る。これに対して、本発明では、１つの画素（例えば画
素（ｉ_3,ｊ₄））の両側に隣接する２つの画素（画素
（ｉ_2,ｊ₄）、（ｉ_4,ｊ₄））の一方（ｉ_4,ｊ₄）に同極
性、他方（ｉ_2,ｊ₄）に逆極性のデータ電圧が書き込ま
れる。したがって、画素間にリークパスが生じていた場
合には、任意の１つの画素に隣接する２つの画素の一方
の極性が同極性、他方の極性が逆極性となるので、前記
従来例（２つの画素が共に逆極性）と比べ、リークパス
の影響が半減され、表示の救済化が図られる。

【００１９】なお、上記の実施例では、データライン方
向とスキャンライン方向の両方に本発明を適用している
が、何れか一方への適用であっても構わない。また、上
記の実施例では、データライン方向の画素配列（白丸、
黒丸の並び）をフレーム毎に１画素分シフトしている。
図３はその概念図であり、ｎフレームで白、白、黒、黒
の順に並べられた画素が、ｎ＋１フレームでは、黒、
白、白、黒の順になり、ｎ＋２フレームでは、黒、黒、
白、白、の順……というように、１画素づつ右にシフト
している。

【００２０】本発明はこれに限るものではなく、例え
ば、図４（ａ）に示すように、１画素づつ左にシフトし
てもよいし、あるいは図４（ｂ）に示すように、２画素
づつ右または左にシフトしてもよい。フリッカ低減の観
点からすると、図４（ｂ）の駆動方法が好ましい。他の
方法が２フレーム毎に対し、同一画素が１フレーム毎に
正負駆動されるからである。

【００２１】

【発明の効果】本発明によれば、書き込みデータの極性
配列を工夫したので、リークパスの生じた画素間での表
示を面平均で正常化でき、画素障害を救済して歩留りを
改善できる。

【図面の簡単な説明】

【図１】一実施例の全体の画素配列概念図である。

【図２】一実施例の要部の画素配列概念図である。

【図３】一実施例のフレーム毎の画素配列概念図であ
る。

【図４】他の例のフレーム毎の画素配列概念図である。

【図５】従来例の液晶パネル図である。

【図６】従来例の画素の等価回路図である。

【図７】従来例のフレーム毎の画素配列概念図である。

【図８】従来例のリークパスを生じた２画素の等価回路
図である。

【符号の説明】

ｉ₁〜ｉ₉：スキャンライン ｊ₁〜ｊ₉：データライン （ｉ_3,ｊ₃）（ｉ_2,ｊ₄）（ｉ_3,ｊ₅）（ｉ_4,ｊ₄）：座標
（画素）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高原 和博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】データライン方向及びスキャンライン方向
   に多数の画素を配列し、所定の表示周期に従って前記画
   素の各々に表示階調に応じた電圧を書き込み、該書き込
   まれた電圧を画素容量に蓄積する液晶駆動装置におい
   て、前記データライン方向および／またはスキャンライ
   ン方向に沿って、同一極性の書き込み電圧を２画素づつ
   並べたことを特徴とする駆動方法。