JPH0548570A - スペクトル拡散信号同期回路 - Google Patents
スペクトル拡散信号同期回路Info
- Publication number
- JPH0548570A JPH0548570A JP3225069A JP22506991A JPH0548570A JP H0548570 A JPH0548570 A JP H0548570A JP 3225069 A JP3225069 A JP 3225069A JP 22506991 A JP22506991 A JP 22506991A JP H0548570 A JPH0548570 A JP H0548570A
- Authority
- JP
- Japan
- Prior art keywords
- code
- phase
- spread spectrum
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 直接拡散方式によるスペクトル拡散通信にお
ける信号同期回路において低受信Ｃ／Ｎにおいても確実
に同期できるようにする。 【構成】 ＤＬＬ２５中のＶＣＯ１０の出力を高安定発
振器２１の出力にフェーズロックするフェーズロックル
ープ２４を備え、ＰＮ符号の捕捉時は上記ＶＣＯ１０の
出力を高安定発振器２１の出力にフェーズロックさせ、
上記ＶＣＯ１０の出力周波数を安定なものとし、ＰＮ符
号の位相を捕捉後は上記ＶＣＯ１０をＤＬＬ２５中に含
んで同期させるようにしたので、入力ＰＮ−ＰＳＫ波と
ＶＣＯ１０の出力の周波数差が符号捕捉時は小さくな
り、低Ｃ／Ｎ比でも相関値の積分時間を長くとることが
でき、従って確実に入力ＰＮ符号の位相を検出すること
ができ、同期できるようになる。
ける信号同期回路において低受信Ｃ／Ｎにおいても確実
に同期できるようにする。 【構成】 ＤＬＬ２５中のＶＣＯ１０の出力を高安定発
振器２１の出力にフェーズロックするフェーズロックル
ープ２４を備え、ＰＮ符号の捕捉時は上記ＶＣＯ１０の
出力を高安定発振器２１の出力にフェーズロックさせ、
上記ＶＣＯ１０の出力周波数を安定なものとし、ＰＮ符
号の位相を捕捉後は上記ＶＣＯ１０をＤＬＬ２５中に含
んで同期させるようにしたので、入力ＰＮ−ＰＳＫ波と
ＶＣＯ１０の出力の周波数差が符号捕捉時は小さくな
り、低Ｃ／Ｎ比でも相関値の積分時間を長くとることが
でき、従って確実に入力ＰＮ符号の位相を検出すること
ができ、同期できるようになる。
Description
【０００１】
【産業上の利用分野】この発明は直接拡散方式によるス
ペクトル拡散通信におけるスペクトル拡散信号同期回路
に関し、特に低い信号対雑音比（以下Ｃ／Ｎと称す）に
おいても同期できるスペクトル拡散信号同期回路に関す
るものである。
ペクトル拡散通信におけるスペクトル拡散信号同期回路
に関し、特に低い信号対雑音比（以下Ｃ／Ｎと称す）に
おいても同期できるスペクトル拡散信号同期回路に関す
るものである。
【０００２】
【従来の技術】図５は従来のスペクトル拡散信号同期回
路を示すブロック回路構成図であり、図において、１は
スペクトル拡散されたＰＮ−ＰＳＫ波の入力端子、２は
ディジタル・マッチド・フィルタ回路（以下ＤＭＦと称
す）、３は加算器、４は遅延回路、４ａは巡回積分回
路、５は最大相関を示す拡散符号の位相を判定するため
の判定回路、６はＰＮ符号発生回路、７はディレィ・ロ
ック・ループ２５（以下ＤＬＬと称す）の位相誤差検出
回路、８はＤＬＬ２５のループフィルタ、９は切替スイ
ッチ、１０はＤＬＬ２５の電圧制御発振器（以下ＶＣＯ
と称す）である。
路を示すブロック回路構成図であり、図において、１は
スペクトル拡散されたＰＮ−ＰＳＫ波の入力端子、２は
ディジタル・マッチド・フィルタ回路（以下ＤＭＦと称
す）、３は加算器、４は遅延回路、４ａは巡回積分回
路、５は最大相関を示す拡散符号の位相を判定するため
の判定回路、６はＰＮ符号発生回路、７はディレィ・ロ
ック・ループ２５（以下ＤＬＬと称す）の位相誤差検出
回路、８はＤＬＬ２５のループフィルタ、９は切替スイ
ッチ、１０はＤＬＬ２５の電圧制御発振器（以下ＶＣＯ
と称す）である。
【０００３】また図６は上記ＤＭＦ２のブロック構成を
示すブロック回路図であり、図において、受信したＰＮ
符号のディジタル値をシフトしていくシフトレジスタ
と、該シフトレジスタの各段の出力と，別途設けられた
ローカルＰＮコード発生器（図示せず）から出力され
る、変調用ＰＮ符号と同一の復調用ローカルＰＮコード
との相関をとって加算する回路とから構成されている。
図７はＤＭＦ２の出力波形（マッチドパルス）を示す波
形図であり、該ＤＭＦ２の出力波形の振幅はＰＮコード
の周期毎にピークとなる。図８(a) 〜(f) はＤＭＦ２の
相関値をＰＮ符号のチップレートのクロックでサンプル
した場合と，チップレートの２倍のクロックレートでサ
ンプルした場合のそれぞれの波形を示す説明図である。
図９は巡回積分回路４ａにより平均化された出力波形を
示す波形図である。図１０は入力コードとＰＮコードと
の位相差を示す説明図である。
示すブロック回路図であり、図において、受信したＰＮ
符号のディジタル値をシフトしていくシフトレジスタ
と、該シフトレジスタの各段の出力と，別途設けられた
ローカルＰＮコード発生器（図示せず）から出力され
る、変調用ＰＮ符号と同一の復調用ローカルＰＮコード
との相関をとって加算する回路とから構成されている。
図７はＤＭＦ２の出力波形（マッチドパルス）を示す波
形図であり、該ＤＭＦ２の出力波形の振幅はＰＮコード
の周期毎にピークとなる。図８(a) 〜(f) はＤＭＦ２の
相関値をＰＮ符号のチップレートのクロックでサンプル
した場合と，チップレートの２倍のクロックレートでサ
ンプルした場合のそれぞれの波形を示す説明図である。
図９は巡回積分回路４ａにより平均化された出力波形を
示す波形図である。図１０は入力コードとＰＮコードと
の位相差を示す説明図である。
【０００４】次に動作について説明する。直接拡散方式
によりスペクトル拡散されたＩＦ（中間周波数）帯のＰ
Ｎ−ＰＳＫ波は、まず入力端子１に入力され、次にＤＭ
Ｆ２に入力され、変調用のＰＮ符号と同一の復調用のロ
ーカルＰＮ符号との相関がとられ、各ＰＮ符号の位相毎
にその相関値が出力される。通常この相関値はＰＮ符号
のチップレートの２倍のクロックレートにより更新され
る。例えば、図８(a)に示す受信ＰＮ符号が入力された
とすると、図８(b) に示すＰＮ符号のチップレートのク
ロックでサンプルした場合には図８(e)に示すように相
関値は求められない。したがって、図８(c) に示すよう
な上記ＰＮ符号のチップレートの２倍のクロックを用い
てサンプルすると常に図８(d) 及び図８(f) に示すよう
に相関値（マッチドパルス）出力が得られる。上記ＤＭ
Ｆ２の動作については、例えばジョージ エル. ターリ
ン：“ アン イントロダクション トゥ ディジタル
マッチドフィルターズ” オブ ザ アイイイイ，６４
巻，７号，１９７６年７月に詳しく論じられている。
によりスペクトル拡散されたＩＦ（中間周波数）帯のＰ
Ｎ−ＰＳＫ波は、まず入力端子１に入力され、次にＤＭ
Ｆ２に入力され、変調用のＰＮ符号と同一の復調用のロ
ーカルＰＮ符号との相関がとられ、各ＰＮ符号の位相毎
にその相関値が出力される。通常この相関値はＰＮ符号
のチップレートの２倍のクロックレートにより更新され
る。例えば、図８(a)に示す受信ＰＮ符号が入力された
とすると、図８(b) に示すＰＮ符号のチップレートのク
ロックでサンプルした場合には図８(e)に示すように相
関値は求められない。したがって、図８(c) に示すよう
な上記ＰＮ符号のチップレートの２倍のクロックを用い
てサンプルすると常に図８(d) 及び図８(f) に示すよう
に相関値（マッチドパルス）出力が得られる。上記ＤＭ
Ｆ２の動作については、例えばジョージ エル. ターリ
ン：“ アン イントロダクション トゥ ディジタル
マッチドフィルターズ” オブ ザ アイイイイ，６４
巻，７号，１９７６年７月に詳しく論じられている。
【０００５】次にＤＭＦ２の出力の相関値は加算器３及
びＰＮコード１周期分の遅延回路４から構成される巡回
積分回路４ａにてあらかじめ定めた回数（ｎ回）でＰＮ
符号の各位相毎に平均される。これは通常、入力ＰＮ−
ＰＳＫ波には雑音が重畳しており、ＤＭＦ２のみでは相
関がとれないからである。例えば、ＰＮ符号の性質によ
り入力信号のＣ／Ｎが無限大の場合には図９(a) に示す
ような雑音が重畳した波形となるが、通常Ｃ／Ｎは無限
大となっておらず図９(b) 及び図９(c) に示すような波
形であり、このような波形を巡回積分回路４ａにてｎ回
平均化し図９(d) に示すように雑音が除去され、信号成
分のみがのこる波形が得られる。
びＰＮコード１周期分の遅延回路４から構成される巡回
積分回路４ａにてあらかじめ定めた回数（ｎ回）でＰＮ
符号の各位相毎に平均される。これは通常、入力ＰＮ−
ＰＳＫ波には雑音が重畳しており、ＤＭＦ２のみでは相
関がとれないからである。例えば、ＰＮ符号の性質によ
り入力信号のＣ／Ｎが無限大の場合には図９(a) に示す
ような雑音が重畳した波形となるが、通常Ｃ／Ｎは無限
大となっておらず図９(b) 及び図９(c) に示すような波
形であり、このような波形を巡回積分回路４ａにてｎ回
平均化し図９(d) に示すように雑音が除去され、信号成
分のみがのこる波形が得られる。
【０００６】このように巡回積分回路４ａにてｎ回平均
操作された各ＰＮ符号の位相の相関値は判定回路５によ
り最大の相関を示すＰＮ符号の位相が判定され、その位
相がＰＮ符号発生回路６にロードされる。例えば、図１
０に示すように２n −１のコード長（周期）において、
ｎ＝３とし，２3−１＝７、即ち周期“７”とした場合
のＰＮ符号の位相が“３”であるとすると、この位相を
判定回路に入力し、最大の相関を示すＰＮ符号の位相で
あるか否かを判定し、最大の相関を示すＰＮ符号の位相
であればＰＮ符号発生回路６にロードする。
操作された各ＰＮ符号の位相の相関値は判定回路５によ
り最大の相関を示すＰＮ符号の位相が判定され、その位
相がＰＮ符号発生回路６にロードされる。例えば、図１
０に示すように２n −１のコード長（周期）において、
ｎ＝３とし，２3−１＝７、即ち周期“７”とした場合
のＰＮ符号の位相が“３”であるとすると、この位相を
判定回路に入力し、最大の相関を示すＰＮ符号の位相で
あるか否かを判定し、最大の相関を示すＰＮ符号の位相
であればＰＮ符号発生回路６にロードする。
【０００７】次にＰＮ符号発生回路６，位相誤差検出回
路７，ループフィルタ８，ＶＣＯ１０はいわゆるＤＬＬ
２５を構成しており、最大相関を示す符号の位相が上記
判定回路５により検出された後、入力ＰＮ−ＰＳＫ波の
符号位相に同期して追尾する機能を有している。このＤ
ＬＬ２５の動作については、例えばジャック ケイ．ホ
ルムズ：“コヒーレント スプレッド スペクトラム
システムズ”ジョーンウィリィアンドソンズ，アイエヌ
シー． １９８２年に詳しく述べられている。
路７，ループフィルタ８，ＶＣＯ１０はいわゆるＤＬＬ
２５を構成しており、最大相関を示す符号の位相が上記
判定回路５により検出された後、入力ＰＮ−ＰＳＫ波の
符号位相に同期して追尾する機能を有している。このＤ
ＬＬ２５の動作については、例えばジャック ケイ．ホ
ルムズ：“コヒーレント スプレッド スペクトラム
システムズ”ジョーンウィリィアンドソンズ，アイエヌ
シー． １９８２年に詳しく述べられている。
【０００８】ここでスイッチ回路９の動作について説明
する。まず最大相関を示すＰＮ符号の位相が判定回路５
により検出されていない状況では、スイッチ９は９ａ側
の接点に倒れ、即ち符号捕捉モードとなり、ＶＣＯ１０
の入力をＧＲＯＵＮＤに落とし、ＶＣＯ１０の中心周波
数に設定したクロックにてＤＭＦ２，加算器３，遅延回
路４，判定回路５を動作させる。次に最大の相関を示す
ＰＮ符号の位相が判定回路５により検出されるとスイッ
チ９は９ｂ側に倒れ、即ち符号追尾モードとなり、ＤＬ
Ｌ２５のループが閉じられる。
する。まず最大相関を示すＰＮ符号の位相が判定回路５
により検出されていない状況では、スイッチ９は９ａ側
の接点に倒れ、即ち符号捕捉モードとなり、ＶＣＯ１０
の入力をＧＲＯＵＮＤに落とし、ＶＣＯ１０の中心周波
数に設定したクロックにてＤＭＦ２，加算器３，遅延回
路４，判定回路５を動作させる。次に最大の相関を示す
ＰＮ符号の位相が判定回路５により検出されるとスイッ
チ９は９ｂ側に倒れ、即ち符号追尾モードとなり、ＤＬ
Ｌ２５のループが閉じられる。
【０００９】上述した符号捕捉モードにおいて、入力Ｐ
Ｎ−ＰＳＫ波のＣ／Ｎが非常に低い場合は巡回積分回路
４ａにおける平均回数ｎを多くとる必要があり、したが
って多くの時間が必要とされる。しかしながら、入力Ｐ
Ｎ−ＰＳＫ波のチップレートと，入力をＧＲＯＵＮＤに
落としたとき、即ちスイッチ９を９ａ側に倒した時のＶ
ＣＯ１０の出力クロック周波数とに差があると、上記ｎ
回の平均操作の間に互いのクロックの位相がずれ、各Ｐ
Ｎ符号における位相毎の相関値の平均が正確に出なくな
る。なお、図５のＤＬＬ２５に用いているＶＣＯ１０は
通常、周波数の温度安定度がよくなく、また周波数の経
年変化も大きい。
Ｎ−ＰＳＫ波のＣ／Ｎが非常に低い場合は巡回積分回路
４ａにおける平均回数ｎを多くとる必要があり、したが
って多くの時間が必要とされる。しかしながら、入力Ｐ
Ｎ−ＰＳＫ波のチップレートと，入力をＧＲＯＵＮＤに
落としたとき、即ちスイッチ９を９ａ側に倒した時のＶ
ＣＯ１０の出力クロック周波数とに差があると、上記ｎ
回の平均操作の間に互いのクロックの位相がずれ、各Ｐ
Ｎ符号における位相毎の相関値の平均が正確に出なくな
る。なお、図５のＤＬＬ２５に用いているＶＣＯ１０は
通常、周波数の温度安定度がよくなく、また周波数の経
年変化も大きい。
【００１０】
【発明が解決しようとする課題】従来のスペクトル拡散
信号同期回路は以上のように構成されているので、入力
ＰＮ−ＰＳＫ波のＣ／Ｎが低い場合には入力ＰＮ−ＰＳ
Ｋ波のチップレートとＤＬＬにおけるＶＣＯの出力周波
数の差によって、クロックの相関位相がずれ、したがっ
て相関値の平均操作が正しく行われず、入力ＰＮ−ＰＳ
Ｋ波の符号の位相が正しく判定できなくなる。この結
果、ＤＬＬにおける同期も不可能となり、スペクトル拡
散信号の復調ができなくなるという問題点があった。
信号同期回路は以上のように構成されているので、入力
ＰＮ−ＰＳＫ波のＣ／Ｎが低い場合には入力ＰＮ−ＰＳ
Ｋ波のチップレートとＤＬＬにおけるＶＣＯの出力周波
数の差によって、クロックの相関位相がずれ、したがっ
て相関値の平均操作が正しく行われず、入力ＰＮ−ＰＳ
Ｋ波の符号の位相が正しく判定できなくなる。この結
果、ＤＬＬにおける同期も不可能となり、スペクトル拡
散信号の復調ができなくなるという問題点があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、入力ＰＮ−ＰＳＫ波のＣ／Ｎが
低い場合においても正しくＰＮ符号の位相が判定でき、
その結果ＤＬＬの同期が可能となってスペクトル拡散信
号の復調も可能となるようなスペクトル拡散信号同期回
路を得ることを目的としている。
ためになされたもので、入力ＰＮ−ＰＳＫ波のＣ／Ｎが
低い場合においても正しくＰＮ符号の位相が判定でき、
その結果ＤＬＬの同期が可能となってスペクトル拡散信
号の復調も可能となるようなスペクトル拡散信号同期回
路を得ることを目的としている。
【００１２】
【課題を解決するための手段】この発明に係るスペクト
ル拡散信号同期回路は、符号捕捉モードにおいて巡回積
分回路で平均化操作が行われている間、ＶＣＯの出力が
フェーズ・ロック・ループの高安定発振器に位相同期す
るようにしたものである。
ル拡散信号同期回路は、符号捕捉モードにおいて巡回積
分回路で平均化操作が行われている間、ＶＣＯの出力が
フェーズ・ロック・ループの高安定発振器に位相同期す
るようにしたものである。
【００１３】
【作用】この発明においては、高安定発振器を有するフ
ェーズ・ロック・ループにより符号捕捉モード時のＶＣ
Ｏ出力周波数を高安定に保つようにしたので、入力ＰＮ
−ＰＳＫ波の符号の位相を正しく判定することができ
る。
ェーズ・ロック・ループにより符号捕捉モード時のＶＣ
Ｏ出力周波数を高安定に保つようにしたので、入力ＰＮ
−ＰＳＫ波の符号の位相を正しく判定することができ
る。
【００１４】
【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の一実施例によるスペクトル拡散信
号同期回路のブロック構成を示すブロック回路図であ
り、図において、２１は高安定発振器、２２は位相比較
器、２３はループフィルタ、２４はフェーズ・ロック・
ループである。
する。図１は本発明の一実施例によるスペクトル拡散信
号同期回路のブロック構成を示すブロック回路図であ
り、図において、２１は高安定発振器、２２は位相比較
器、２３はループフィルタ、２４はフェーズ・ロック・
ループである。
【００１５】次に動作について説明する。符号捕捉モー
ド時にはスイッチ９は符号捕捉モード端子９ａ側に倒れ
ている。このとき位相比較器２２，ループフィルタ２
３，ＶＣＯ１０はフェーズ・ロック・ループ２４を構成
しており、ＶＣＯ１０の出力は高安定発振器２１の出力
に位相同期（フェーズ・ロック）している。従って符号
捕捉モード時、巡回積分回路４ａで平均化操作が行われ
ている間、ＶＣＯ１０の出力周波数は高安定発振器２１
の出力周波数と同一であり、入力ＰＮ−ＰＳＫ波のチッ
プレートとＶＣＯ１０の出力周波数の差は小さく保たれ
る。この結果、平均化操作が行われている間もクロック
位相のずれは小さく、従って入力ＰＮ−ＰＳＫ波の符号
の位相を正しく判定することが可能となる。なお上記高
安定発振器２１は通常別途設ける必要はなく、送信側の
ＰＮ符号を発生するための発振器と共用することができ
る。
ド時にはスイッチ９は符号捕捉モード端子９ａ側に倒れ
ている。このとき位相比較器２２，ループフィルタ２
３，ＶＣＯ１０はフェーズ・ロック・ループ２４を構成
しており、ＶＣＯ１０の出力は高安定発振器２１の出力
に位相同期（フェーズ・ロック）している。従って符号
捕捉モード時、巡回積分回路４ａで平均化操作が行われ
ている間、ＶＣＯ１０の出力周波数は高安定発振器２１
の出力周波数と同一であり、入力ＰＮ−ＰＳＫ波のチッ
プレートとＶＣＯ１０の出力周波数の差は小さく保たれ
る。この結果、平均化操作が行われている間もクロック
位相のずれは小さく、従って入力ＰＮ−ＰＳＫ波の符号
の位相を正しく判定することが可能となる。なお上記高
安定発振器２１は通常別途設ける必要はなく、送信側の
ＰＮ符号を発生するための発振器と共用することができ
る。
【００１６】このように上記本実施例では、符号捕捉モ
ードにおいて、巡回積分回路４ａで平均化操作が行われ
ている間、ＶＣＯ１０の出力周波数を高安定発振器２１
の出力周波数と同一になるようにフェーズ・ロック・ル
ープ２４を構成し、判定回路５により最大相関値を示す
拡散符号の位相を判定するようにしたので、低いＣ／Ｎ
においても入力ＰＮ−ＰＳＫ波の符号の位相を正しく判
定することができる。
ードにおいて、巡回積分回路４ａで平均化操作が行われ
ている間、ＶＣＯ１０の出力周波数を高安定発振器２１
の出力周波数と同一になるようにフェーズ・ロック・ル
ープ２４を構成し、判定回路５により最大相関値を示す
拡散符号の位相を判定するようにしたので、低いＣ／Ｎ
においても入力ＰＮ−ＰＳＫ波の符号の位相を正しく判
定することができる。
【００１７】なお上記実施例では、相関手段としてＤＭ
Ｆ２を用いたスペクトル拡散信号同期回路を例にとって
説明したが、上記相関手段としてＣＣＤマッチド・フィ
ルタを用いてもよく、上記実施例と同様の効果を奏す
る。
Ｆ２を用いたスペクトル拡散信号同期回路を例にとって
説明したが、上記相関手段としてＣＣＤマッチド・フィ
ルタを用いてもよく、上記実施例と同様の効果を奏す
る。
【００１８】以下、このような第２の実施例を図につい
て説明する。図２はＣＣＤマッチド・フィルタを用いた
スペクトル拡散信号同期回路のブロック構成を示すブロ
ック回路図であり、図において、３１はＣＣＤマッチド
・フィルタ、３２はＡ／Ｄ変換器である。
て説明する。図２はＣＣＤマッチド・フィルタを用いた
スペクトル拡散信号同期回路のブロック構成を示すブロ
ック回路図であり、図において、３１はＣＣＤマッチド
・フィルタ、３２はＡ／Ｄ変換器である。
【００１９】次に動作について説明する。ＣＣＤマッチ
ド・フィルタ３１は受信ＰＮ符号及びローカルＰＮコー
ドのディジタル値に相当する電荷の量により相関値を求
めるものである。したがって、ＣＣＤマッチド・フィル
タ３１を用いた場合には、該ＣＣＤマッチド・フィルタ
から出力される相関値はアナログ値で得られるため、巡
回積分を行うためにＡ／Ｄ変換器３２によりディジタル
値に変換する必要がある。
ド・フィルタ３１は受信ＰＮ符号及びローカルＰＮコー
ドのディジタル値に相当する電荷の量により相関値を求
めるものである。したがって、ＣＣＤマッチド・フィル
タ３１を用いた場合には、該ＣＣＤマッチド・フィルタ
から出力される相関値はアナログ値で得られるため、巡
回積分を行うためにＡ／Ｄ変換器３２によりディジタル
値に変換する必要がある。
【００２０】また上記２つの実施例では相関を求める手
段としてマッチド・フィルタを用いたものを例にとって
示したが、かけ算器及び積分回路からなるシリアルサー
チを用いてもよく、上記実施例と同様の効果を奏する。
段としてマッチド・フィルタを用いたものを例にとって
示したが、かけ算器及び積分回路からなるシリアルサー
チを用いてもよく、上記実施例と同様の効果を奏する。
【００２１】以下、このような第３の実施例を図につい
て説明する。図３はかけ算器及び積分回路等からなるシ
リアルサーチを用いたスペクトル拡散信号同期回路のブ
ロック構成を示すブロック回路図であり、図において、
４１はかけ算器、４２は積分回路である。また図４はシ
リアルサーチを用いたスペクトル拡散信号同期回路にお
いて、入力コードとＰＮコードとが一致，不一致時の相
関値を示す説明図である。
て説明する。図３はかけ算器及び積分回路等からなるシ
リアルサーチを用いたスペクトル拡散信号同期回路のブ
ロック構成を示すブロック回路図であり、図において、
４１はかけ算器、４２は積分回路である。また図４はシ
リアルサーチを用いたスペクトル拡散信号同期回路にお
いて、入力コードとＰＮコードとが一致，不一致時の相
関値を示す説明図である。
【００２２】次に動作について説明する。ＰＮ符号発生
器６の出力と入力ＰＮ−ＰＳＫ波の相関をかけ算器４１
で求め、その出力を積分回路４２で積分して符号の位相
を検出する。例えば、入力信号のＣ／Ｎが無限大の場合
において、入力コード及びＰＮ符号発生器６のディジタ
ル値“１”を“＋１”とし、“０”を“−１”とする
と、図４に示すように入力コードとＰＮ符号発生器との
位相が一致しておれば、かけ算器４１の出力は全て
“１”となり、積分回路４２で積分（足し算）され
“７”となる。また入力コードとＰＮ符号発生器との位
相が不一致の場合には、積分回路４２の出力は“０”に
近くなり、同図の場合では“−１”となる。なお上述し
た相関を求める方法はいわゆるシリアルサーチと呼ばれ
るもので、前出のジャック ケイ． ホルムズの文献に
その動作が詳細に述べられている。
器６の出力と入力ＰＮ−ＰＳＫ波の相関をかけ算器４１
で求め、その出力を積分回路４２で積分して符号の位相
を検出する。例えば、入力信号のＣ／Ｎが無限大の場合
において、入力コード及びＰＮ符号発生器６のディジタ
ル値“１”を“＋１”とし、“０”を“−１”とする
と、図４に示すように入力コードとＰＮ符号発生器との
位相が一致しておれば、かけ算器４１の出力は全て
“１”となり、積分回路４２で積分（足し算）され
“７”となる。また入力コードとＰＮ符号発生器との位
相が不一致の場合には、積分回路４２の出力は“０”に
近くなり、同図の場合では“−１”となる。なお上述し
た相関を求める方法はいわゆるシリアルサーチと呼ばれ
るもので、前出のジャック ケイ． ホルムズの文献に
その動作が詳細に述べられている。
【００２３】
【発明の効果】以上のように、この発明に係るスペクト
ル拡散信号同期回路によれば、ＤＬＬ中の電圧制御発振
器の出力を入力ＰＮ−ＰＳＫ波の符号の位相を判定する
以前には高安定基準発振器にフェーズ・ロックするよう
に構成したので、低いＣ／Ｎにおいても入力ＰＮ−ＰＳ
Ｋ波の符号の位相を正しく判定することができる効果が
ある。
ル拡散信号同期回路によれば、ＤＬＬ中の電圧制御発振
器の出力を入力ＰＮ−ＰＳＫ波の符号の位相を判定する
以前には高安定基準発振器にフェーズ・ロックするよう
に構成したので、低いＣ／Ｎにおいても入力ＰＮ−ＰＳ
Ｋ波の符号の位相を正しく判定することができる効果が
ある。
【図１】この発明の第１の実施例によるスペクトル拡散
信号同期回路を示すブロック図である。
信号同期回路を示すブロック図である。
【図２】この発明の第２の実施例によるスペクトル拡散
信号同期回路を示すブロック図である。
信号同期回路を示すブロック図である。
【図３】この発明の第３の実施例によるスペクトル拡散
信号同期回路を示すブロック図である。
信号同期回路を示すブロック図である。
【図４】第３の実施例によるスペクトル拡散信号同期回
路において入力コードとＰＮコードとが一致，不一致時
の相関値を示す説明図である。
路において入力コードとＰＮコードとが一致，不一致時
の相関値を示す説明図である。
【図５】従来のスペクトル拡散信号同期回路を示すブロ
ック図である。
ック図である。
【図６】ＤＭＦのブロック構成を示すブロック回路図で
ある。
ある。
【図７】ＤＭＦから出力されるマッチドパルスの波形を
示す波形図である。
示す波形図である。
【図８】ＰＮ符号をチップレートのクロックでサンプル
した場合と，チップレートの２倍のクロックとでサンプ
ルした場合のそれぞれの波形を示す波形図である。
した場合と，チップレートの２倍のクロックとでサンプ
ルした場合のそれぞれの波形を示す波形図である。
【図９】巡回積分回路により平均化された出力波形を示
す波形図である。
す波形図である。
【図１０】入力コードとＰＮコードとの位相差を示す説
明図である。
明図である。
１ 入力端子 ２ ディジタル・マッチド・フィルタ ３ 加算器 ４ 遅延回路 ４ａ 巡回積分回路 ５ 判定手段 ６ ＰＮ符号発生回路 ７ 位相誤差検出回路 ８ ループフィルタ ９ 切替スイッチ ９ａ 符号捕捉モード端子 ９ｂ 符号追尾モード端子 １０ 電圧制御発振器 ２１ 高安定発振器 ２２ 位相比較器 ２３ ループフィルタ ２４ フェーズ・ロック・ループ ２５ ディレィ・ロック・ループ ３１ ＣＣＤマッチド・フィルタ ３２ Ａ／Ｄ変換器 ４１ ミキサ ４２ 積分回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【課題を解決するための手段】この発明に係るスペクト
ル拡散信号同期回路は、符号捕捉モードにおいて巡回積
分回路で平均化操作が行われている間、ＶＣＯの出力を
フェーズ・ロック・ループにより高安定発振器に位相同
期するようにしたものである。
ル拡散信号同期回路は、符号捕捉モードにおいて巡回積
分回路で平均化操作が行われている間、ＶＣＯの出力を
フェーズ・ロック・ループにより高安定発振器に位相同
期するようにしたものである。
Claims (4)
- 【請求項１】 受信スペクトル拡散通信波の変調用の拡
散符号と復調用の拡散符号との相関をとる相関手段と，
該相関手段の出力を巡回積分する、遅延回路からなる巡
回積分手段と，該巡回積分手段の出力に接続し最大相関
値を示す拡散符号の位相を判定する判定手段と，該判定
手段の出力された最大相関値を示す拡散符号の位相によ
り同期を引き込む、電圧制御発振器を有するディレィ・
ロック・ループ手段とを備えた直接拡散方式スペクトル
拡散信号同期回路において、 上記拡散符号の位相を判定する以前に上記ディレィ・ロ
ック・ループ中の電圧制御発振器の出力をフェーズ・ロ
ックする、高安定基準発振器を有するフェーズ・ロック
・ループ手段を備えたことを特徴とするスペクトル拡散
信号同期回路。 - 【請求項２】 上記相関手段はディジタル・マッチド・
フィルタを用いたものであることを特徴とする請求項１
記載のスペクトル拡散信号同期回路。 - 【請求項３】 上記相関手段はチャージ・カップルド・
デバイス・マッチド・フィルタを用いたものであること
を特徴とする請求項１記載のスペクトル拡散信号同期回
路。 - 【請求項４】 上記相関手段はシリアルサーチを用いた
ものであることを特徴とする請求項１記載のスペクトル
拡散信号同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225069A JPH0548570A (ja) | 1991-08-07 | 1991-08-07 | スペクトル拡散信号同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225069A JPH0548570A (ja) | 1991-08-07 | 1991-08-07 | スペクトル拡散信号同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548570A true JPH0548570A (ja) | 1993-02-26 |
Family
ID=16823548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3225069A Pending JPH0548570A (ja) | 1991-08-07 | 1991-08-07 | スペクトル拡散信号同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597676B1 (en) | 1996-07-09 | 2003-07-22 | Hitachi, Ltd. | CDMA communication system and method |
-
1991
- 1991-08-07 JP JP3225069A patent/JPH0548570A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597676B1 (en) | 1996-07-09 | 2003-07-22 | Hitachi, Ltd. | CDMA communication system and method |
| US7545777B2 (en) | 1996-07-09 | 2009-06-09 | Hitachi Communication Technologies, Ltd. | CDMA communication system and method |
| US7916699B2 (en) | 1996-07-09 | 2011-03-29 | Hitachi, Ltd. | CDMA communication system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6459721B1 (en) | Spread spectrum receiving apparatus | |
| US5579338A (en) | Spread spectrum receiver using partial correlations | |
| US5260969A (en) | Spectrum diffusion communication receiving apparatus | |
| US5574998A (en) | Automatic frequency control circuit for control of reference oscillator in communication apparatus | |
| US5402442A (en) | Receiving device for receiving and demodulating spread spectrum-modulated GPS wave | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| JPH09168004A (ja) | デジタルｐｌｌ装置 | |
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| US5903593A (en) | Spread spectrum signal receiver | |
| JP2001272453A (ja) | Ｇｐｓ信号の復調方法並びにｇｐｓ受信装置 | |
| JP3627054B2 (ja) | スペクトル拡散符号タイミング同期装置 | |
| JP2698506B2 (ja) | スペクトル拡散受信機 | |
| KR960000612B1 (ko) | 직접대역 확산방식의 수신기에 있어서 동기 추적방식 및 회로 | |
| JP3252566B2 (ja) | スペクトラム拡散通信における自動周波数制御回路及びその受信装置 | |
| JP2770995B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JP3234446B2 (ja) | スペクトル拡散信号復調装置 | |
| EP0369375B1 (en) | Spread spectrum communication receiving apparatus | |
| GB2310091A (en) | Frequency control circuit | |
| JP2676241B2 (ja) | スペクトラム拡散通信装置 | |
| JP2841873B2 (ja) | 同期保持回路 | |
| JP2650557B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| KR0181159B1 (ko) | 대역확산 통신시스템에서 의사잡음 동기추적장치 | |
| JPH04172728A (ja) | スペクトラム拡散信号受信装置 | |
| JPH08149044A (ja) | スペクトラム拡散受信装置 | |
| JPH02132935A (ja) | スペクトラム拡散通信用受信装置 |