JPH0548631B2 - - Google Patents
Info
- Publication number
- JPH0548631B2 JPH0548631B2 JP58500434A JP50043483A JPH0548631B2 JP H0548631 B2 JPH0548631 B2 JP H0548631B2 JP 58500434 A JP58500434 A JP 58500434A JP 50043483 A JP50043483 A JP 50043483A JP H0548631 B2 JPH0548631 B2 JP H0548631B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- nitride
- oxynitride
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Non-Volatile Memory (AREA)
- Static Random-Access Memory (AREA)
- Formation Of Insulating Films (AREA)
Description
技術分野
この発明は、半導体基板と、前記半導体基板上
に設けらてた酸化シリコン層と、前記酸化シリコ
ン層の上に設けられたシリコン酸素窒化物（シリ
コン・オキシナイトライド又は酸素窒化シリコ
ン）層と、前記酸素窒化物層上に設けられた窒化
シリコン層と、前記窒化シリコン層上に設けられ
たシリコン・ゲート電極とを含む種類の不揮発性
半導体メモリー装置に関する。 この発明は、又不揮発性半導体メモリー装置を
形成する方法に関する。 背景技術 不揮発性メモリー装置は電力の供給なしに記憶
情報を保持し続けることができる装置である。装
置のゲート絶縁物にトラツプされた電荷（又はチ
ヤージ）によつてしきい値電圧が決定される電界
効果トランジスタを使用することがそれを達成す
る１つの方法である。そのように電荷をトラツプ
するためには、例えばMNOS及びSNOS装置の
二酸化シリコン及び窒化シリコンのようなゲート
絶縁物に対して重複した誘電体層を使用すること
によつて達成される。適当な電圧がMNOSトラ
ンジスタの端子に供給されたときに、トランジス
タのチヤンネル領域からの電荷は通常では非常に
薄い酸化物層を通してトンネルし、酸化物と窒化
物の界面に及び窒化物の容積中又はバルクにトラ
ツプされる。その窒化物はそこを通して更に電荷
がトンネルするのを防止することができるだけの
厚さにする。最初電荷が薄い酸化物層を通してト
ンネルし始めるためには、それに対して極性反対
の電界の力を与える必要があるので、そこのほと
んどの電荷はトラツプされた場所に留まるであろ
う。この現象がその構造に不揮発性特性を与え
る。 この薄いメモリー酸化物−窒化物不揮発性半導
体メモリー装置の最も重要な特性の中に電荷の長
期保持性（力）がある。その保持性とはメモリー
装置が書込又はクリヤ動作の後記憶した電荷を保
持するための能力のことである。 MNOSメモリー装置の電荷保持力に対する改
良は常にマイクロエレクトロニクス技術の目標で
ある。これら装置の電荷保持力を改良する一つの
方法は最初の（又は第１の）誘電体（酸化物）層
を相当厚くすることである。しかし、厚いメモリ
ー酸化物は書込又は該装置を消去するために比較
的高い電圧が必要であり、装置の消去速度を遅く
する。厚いメモリー酸化物装置の書込／消去電圧
を下げるためには、一般に薄い窒化物層を使用す
る。しかし、薄い窒化物層を使用すると、保持特
性が悪くなる。その上、読出モード中に発生した
わずかな量のホツト・チヤージ・キヤリヤによつ
て、読出モードにおいて不要な情報が書込まれ、
装置の動作を誤まらせる。 そのほかの不揮発性メモリー装置の好ましい特
徴としては動作電圧が低いことがあり、それによ
つて電力消費が減少する。 この種の不揮発性半導体メモリー装置は米国特
許明細書第4151537号から知ることができる。 発明の開示 この発明の目的は高度の保持力を提供すること
ができる種類の不揮発性半導体メモリー装置を提
供することである。 従つて、この発明によると、前記窒化シリコン
層が前記酸化シリコン層の上に設けられた前記酸
素窒化シリコン層で構成することができるグレー
デツド（又は組成傾斜；graded）酸素窒化シリ
コンの層と接触することを特徴とする種類の不揮
発性半導体メモリー装置を提供する。 そのほかのこの発明の特徴によると、グレーデ
ツド酸素窒化シリコンの層を窒化シリコン層とシ
リコン・ゲート電極との間に横たわる第２の酸素
窒化シリコン層として設けることができる。 この発明の他の面によると、半導体基板を提供
し、前記半導体基板上に酸化シリコン層を提供
し、前記酸化シリコン層の上に酸素窒化シリコン
層を提供し、前記酸素窒化シリコン層の上に窒化
シリコン層を提供し、前記窒化シリコン層の上に
横たわるシリコン・ゲート電極を提供する各工程
を含む不揮発性半導体メモリー装置の形成方法で
あつて、前記酸化シリコン層の上に設けられた前
記酸素窒化シリコン層を含むことができ更に前記
窒化シリコン層と接触するグレーデツド酸素窒化
シリコン層を提供する工程を含むことを特徴とす
る不揮発性半導体メモリー装置の形成方法を提供
する。 この発明による方法は製造コストが低く、相当
高い生産性及び大きなスループツトを有するとい
う利点を持つ。 参照を容易にするために、この時点で、以下適
用しうる下記の定義を挙げておく。 “シリコン”は多結晶シリコン（ポリシリコ
ン）と端結晶シリコンとを含む。 “SNOS”はシリコン−窒化物−メモリー酸化
物−半導体である。 “SNOOS”はシリコン−窒化物−アングレー
デツド酸素窒化物−メモリー酸化物−半導体で
ある。 “SNOgOS”はシリコン−窒化物−グレーデ
ツド酸素窒化物−メモリー酸化物−半導体であ
る。 “SONOOS”はシリコン−アングレーデツド
酸素窒化物−窒化物−アングレーデツド酸素窒
化物−酸化物−半導体である。 “SONOgOS”はシリコン−アングレーデツド
酸素窒化物−窒化物−グレーデツド酸素窒化物
−メモリー酸化物−半導体である。 “SOgNOOS”はシリコン−グレーデツド酸素
窒化物−窒化物−アングレーデツド酸素窒化物
−メモリー酸化物−半導体である。 “SOgNOgOS”はシリコン−グレーデツド酸
素窒化物−窒化物−グレーデツド酸素窒化物
−メモリー酸化物−半導体である。 SNＯOS又はSNＯ gOS装置の単一酸素窒化物
は酸素窒化物又はメモリー酸化窒化物と呼ばれ
る。最後に、SONOOS、SOgNOOS、SONOgOS
及びSOgNOgOS装置について論ずる際、酸化物
の上に形成された酸素窒化物は（その場合に応じ
てグレーデツド又はアングレーデツド（傾斜な
し）の）酸素窒化物又はメモリー酸化窒化物
（例えば、SONＯOS）と呼ばれ、窒化物の上に
形成された窒化窒素物は（その場合に応じてグレ
ーデツド又はアングレーデツドの）酸素窒化物
又は界面の酸素窒化物（例えば、ＳＯNOOS）
と呼ばれる。 この発明の一実施例を簡単に要約すると、その
メモリー装置はシリコン−ゲート酸素窒化物−
窒化物−酸素窒化物−酸化物−シリコン基板構
造で構成される。２つの酸化窒化物層は酸素と窒
素の組成の変化する（グレーデツド）もの又は均
一（アングレーデツド）なものを持つことができ
る。SOgNOgOS構造においては、酸素窒化物
層の組成は、酸素対窒素比は漸進的に酸化物−酸
素窒化物界面における最大から酸素窒化物−
窒化物界面における最小まで変化するようにさ
れ、酸素窒化物層の組成は、酸素対窒素比は漸
進的に窒化物−酸素窒化物界面における最小か
ら酸素窒化物−シリコン界面における最大まで
変化するようにされる。SOgNOOS構造におい
て、界面の酸素窒化物はSOgNOgOS構造の対応
する酸素窒化物層と同一方法に従つてグレーデツ
ドされる。SONOgOS構造において、メモリー酸
素窒化物はSOgNOgOS構造の対応する酸素窒化
物と同一方法に従つてグレーデツドされる。メモ
リー装置がSNOgOS構造から成るこの発明の他
の実施例における単一の酸素窒化物は上記の
SOgNOgOS構造の酸素窒化物と同一方法でグ
レーデツドされる。 この発明による形成方法の一実施例を簡単に要
約すると、まず半導体基板の上に薄いシリコン酸
化物層を形成する。次に、酸素窒化物及び窒化物
層がすべて同一の蒸着炉管内において、低圧化学
的蒸着（LPCVD）技術により同一温度を用い、
これら層の形成に使用する反応ガスを制御するこ
とによつて、薄い酸化物の上に連続的に形成され
る。SNOgOS構造においては、シングル・グレ
ーデツド酸素窒化物層は酸化物−酸素窒化物
界面における最大から酸素窒化物−窒化物界面
まで酸素対窒素比を徐々に変化して形成される。 SOgNOgOS構造においては、酸素窒化物層
はSNOgOS装置について説明したものと同様に
して形成され、酸素窒化物層は窒化物−酸素窒
化物界面における最小から酸素窒化物−シリ
コン界面における最大まで酸素対窒素比を徐々に
変化するようにして形成される。SOgNOOS及び
SONOgOS構造においては、グレーデツド酸素窒
化物及びグレーデツド酸素窒化物は夫々SOg
NOgOS構造の対応するグレーデツド酸素窒化物
層における場合と同一方法で形成される。
SONOOS構造については、２つの酸素窒化物層
は固定した酸素対窒素比を使用して形成される。
に設けらてた酸化シリコン層と、前記酸化シリコ
ン層の上に設けられたシリコン酸素窒化物（シリ
コン・オキシナイトライド又は酸素窒化シリコ
ン）層と、前記酸素窒化物層上に設けられた窒化
シリコン層と、前記窒化シリコン層上に設けられ
たシリコン・ゲート電極とを含む種類の不揮発性
半導体メモリー装置に関する。 この発明は、又不揮発性半導体メモリー装置を
形成する方法に関する。 背景技術 不揮発性メモリー装置は電力の供給なしに記憶
情報を保持し続けることができる装置である。装
置のゲート絶縁物にトラツプされた電荷（又はチ
ヤージ）によつてしきい値電圧が決定される電界
効果トランジスタを使用することがそれを達成す
る１つの方法である。そのように電荷をトラツプ
するためには、例えばMNOS及びSNOS装置の
二酸化シリコン及び窒化シリコンのようなゲート
絶縁物に対して重複した誘電体層を使用すること
によつて達成される。適当な電圧がMNOSトラ
ンジスタの端子に供給されたときに、トランジス
タのチヤンネル領域からの電荷は通常では非常に
薄い酸化物層を通してトンネルし、酸化物と窒化
物の界面に及び窒化物の容積中又はバルクにトラ
ツプされる。その窒化物はそこを通して更に電荷
がトンネルするのを防止することができるだけの
厚さにする。最初電荷が薄い酸化物層を通してト
ンネルし始めるためには、それに対して極性反対
の電界の力を与える必要があるので、そこのほと
んどの電荷はトラツプされた場所に留まるであろ
う。この現象がその構造に不揮発性特性を与え
る。 この薄いメモリー酸化物−窒化物不揮発性半導
体メモリー装置の最も重要な特性の中に電荷の長
期保持性（力）がある。その保持性とはメモリー
装置が書込又はクリヤ動作の後記憶した電荷を保
持するための能力のことである。 MNOSメモリー装置の電荷保持力に対する改
良は常にマイクロエレクトロニクス技術の目標で
ある。これら装置の電荷保持力を改良する一つの
方法は最初の（又は第１の）誘電体（酸化物）層
を相当厚くすることである。しかし、厚いメモリ
ー酸化物は書込又は該装置を消去するために比較
的高い電圧が必要であり、装置の消去速度を遅く
する。厚いメモリー酸化物装置の書込／消去電圧
を下げるためには、一般に薄い窒化物層を使用す
る。しかし、薄い窒化物層を使用すると、保持特
性が悪くなる。その上、読出モード中に発生した
わずかな量のホツト・チヤージ・キヤリヤによつ
て、読出モードにおいて不要な情報が書込まれ、
装置の動作を誤まらせる。 そのほかの不揮発性メモリー装置の好ましい特
徴としては動作電圧が低いことがあり、それによ
つて電力消費が減少する。 この種の不揮発性半導体メモリー装置は米国特
許明細書第4151537号から知ることができる。 発明の開示 この発明の目的は高度の保持力を提供すること
ができる種類の不揮発性半導体メモリー装置を提
供することである。 従つて、この発明によると、前記窒化シリコン
層が前記酸化シリコン層の上に設けられた前記酸
素窒化シリコン層で構成することができるグレー
デツド（又は組成傾斜；graded）酸素窒化シリ
コンの層と接触することを特徴とする種類の不揮
発性半導体メモリー装置を提供する。 そのほかのこの発明の特徴によると、グレーデ
ツド酸素窒化シリコンの層を窒化シリコン層とシ
リコン・ゲート電極との間に横たわる第２の酸素
窒化シリコン層として設けることができる。 この発明の他の面によると、半導体基板を提供
し、前記半導体基板上に酸化シリコン層を提供
し、前記酸化シリコン層の上に酸素窒化シリコン
層を提供し、前記酸素窒化シリコン層の上に窒化
シリコン層を提供し、前記窒化シリコン層の上に
横たわるシリコン・ゲート電極を提供する各工程
を含む不揮発性半導体メモリー装置の形成方法で
あつて、前記酸化シリコン層の上に設けられた前
記酸素窒化シリコン層を含むことができ更に前記
窒化シリコン層と接触するグレーデツド酸素窒化
シリコン層を提供する工程を含むことを特徴とす
る不揮発性半導体メモリー装置の形成方法を提供
する。 この発明による方法は製造コストが低く、相当
高い生産性及び大きなスループツトを有するとい
う利点を持つ。 参照を容易にするために、この時点で、以下適
用しうる下記の定義を挙げておく。 “シリコン”は多結晶シリコン（ポリシリコ
ン）と端結晶シリコンとを含む。 “SNOS”はシリコン−窒化物−メモリー酸化
物−半導体である。 “SNOOS”はシリコン−窒化物−アングレー
デツド酸素窒化物−メモリー酸化物−半導体で
ある。 “SNOgOS”はシリコン−窒化物−グレーデ
ツド酸素窒化物−メモリー酸化物−半導体であ
る。 “SONOOS”はシリコン−アングレーデツド
酸素窒化物−窒化物−アングレーデツド酸素窒
化物−酸化物−半導体である。 “SONOgOS”はシリコン−アングレーデツド
酸素窒化物−窒化物−グレーデツド酸素窒化物
−メモリー酸化物−半導体である。 “SOgNOOS”はシリコン−グレーデツド酸素
窒化物−窒化物−アングレーデツド酸素窒化物
−メモリー酸化物−半導体である。 “SOgNOgOS”はシリコン−グレーデツド酸
素窒化物−窒化物−グレーデツド酸素窒化物
−メモリー酸化物−半導体である。 SNＯOS又はSNＯ gOS装置の単一酸素窒化物
は酸素窒化物又はメモリー酸化窒化物と呼ばれ
る。最後に、SONOOS、SOgNOOS、SONOgOS
及びSOgNOgOS装置について論ずる際、酸化物
の上に形成された酸素窒化物は（その場合に応じ
てグレーデツド又はアングレーデツド（傾斜な
し）の）酸素窒化物又はメモリー酸化窒化物
（例えば、SONＯOS）と呼ばれ、窒化物の上に
形成された窒化窒素物は（その場合に応じてグレ
ーデツド又はアングレーデツドの）酸素窒化物
又は界面の酸素窒化物（例えば、ＳＯNOOS）
と呼ばれる。 この発明の一実施例を簡単に要約すると、その
メモリー装置はシリコン−ゲート酸素窒化物−
窒化物−酸素窒化物−酸化物−シリコン基板構
造で構成される。２つの酸化窒化物層は酸素と窒
素の組成の変化する（グレーデツド）もの又は均
一（アングレーデツド）なものを持つことができ
る。SOgNOgOS構造においては、酸素窒化物
層の組成は、酸素対窒素比は漸進的に酸化物−酸
素窒化物界面における最大から酸素窒化物−
窒化物界面における最小まで変化するようにさ
れ、酸素窒化物層の組成は、酸素対窒素比は漸
進的に窒化物−酸素窒化物界面における最小か
ら酸素窒化物−シリコン界面における最大まで
変化するようにされる。SOgNOOS構造におい
て、界面の酸素窒化物はSOgNOgOS構造の対応
する酸素窒化物層と同一方法に従つてグレーデツ
ドされる。SONOgOS構造において、メモリー酸
素窒化物はSOgNOgOS構造の対応する酸素窒化
物と同一方法に従つてグレーデツドされる。メモ
リー装置がSNOgOS構造から成るこの発明の他
の実施例における単一の酸素窒化物は上記の
SOgNOgOS構造の酸素窒化物と同一方法でグ
レーデツドされる。 この発明による形成方法の一実施例を簡単に要
約すると、まず半導体基板の上に薄いシリコン酸
化物層を形成する。次に、酸素窒化物及び窒化物
層がすべて同一の蒸着炉管内において、低圧化学
的蒸着（LPCVD）技術により同一温度を用い、
これら層の形成に使用する反応ガスを制御するこ
とによつて、薄い酸化物の上に連続的に形成され
る。SNOgOS構造においては、シングル・グレ
ーデツド酸素窒化物層は酸化物−酸素窒化物
界面における最大から酸素窒化物−窒化物界面
まで酸素対窒素比を徐々に変化して形成される。 SOgNOgOS構造においては、酸素窒化物層
はSNOgOS装置について説明したものと同様に
して形成され、酸素窒化物層は窒化物−酸素窒
化物界面における最小から酸素窒化物−シリ
コン界面における最大まで酸素対窒素比を徐々に
変化するようにして形成される。SOgNOOS及び
SONOgOS構造においては、グレーデツド酸素窒
化物及びグレーデツド酸素窒化物は夫々SOg
NOgOS構造の対応するグレーデツド酸素窒化物
層における場合と同一方法で形成される。
SONOOS構造については、２つの酸素窒化物層
は固定した酸素対窒素比を使用して形成される。
第１図は、この発明による不揮発性メモリー装
置の一実施例を表わす横断面図である。 第１Ａ図乃至第１Ｄ図は、この発明の処理方法
に従つて第１図のメモリー装置を形成する種々の
工程を表わす横断面図である。 第２図は、この発明による第２の実施例の不揮
発性メモリー装置を表わす横断面図である。 第３図は、この発明を用いて形成した不揮発性
トライゲート（trigate）メモリー装置を表わす
横断面図である。 第４図は、この発明による方法に従つてゲート
構造を形成するに適切なLPCVDシステムを表わ
す模式図である。 第５図は、この発明の装置と先行装置との保持
力の比較を例示したグラフ図である。 発明を実施するための最良の形態 次に、この発明の原理を実施した典型的なメモ
リー装置５０の一部の部分的断面図を表わす第１
図を参照する。特に、第１図はシリコン−酸素窒
化物−窒化物、酸素窒化物−酸化物−シリコ
ン又はSONOOSゲート構造４０を持つｎチヤン
ネル・トランジスタ５０を例示する。第１図の装
置５０は一導電形、例示的にＰ形シリコンの基板
１０から成る。ｎチヤンネル・トランジスタ５０
は夫々該基板の注入又は拡散された一対のｎ形表
面隣接ソース不純物領域２０及びドレイン不純物
領域２１と、一対の絶縁酸化物領域１１−１１と
を有する。該ソース及びドレイン領域の間のチヤ
ンネル領域の上に設けられたゲート構造４０は順
に薄いゲート酸化物層１３と、第１のシリコン酸
素窒化物（以下、酸素窒化物又はメモリー酸素
窒化物という）層１４と、シリコン窒化物層１５
と、第２のシリコン酸素窒化物（以下、酸素窒化
物又は界面酸素窒化物という）層１６とシリコ
ン・ゲート電極１９とを含んで構成される。ゲー
ト電極１９はｎ形不純物でドープされて該メモリ
ー装置のための高導電性ゲート電極を提供する。 一実施例における両酸素窒化物層１４，１６
（第１図）はグレーデツド（又は傾斜）酸素窒化
物層となる酸素と窒化との可変組成から成り、
SOgNOgOS構造を得るようにする。酸素窒化物
（１４、第１図）のグレーデイング又は傾斜
は、この層の酸素対窒素比を酸化物１３−酸素窒
化物１４界面における最大から酸素窒化物１
４−窒化物１５界面における最小まで変化するよ
うにする。酸素窒化物（１６、第１図）のグレ
ーデイング（又は傾斜）は、この層の酸素対窒素
比を窒化物１５−酸素窒化物１６界面における
最小から酸素窒化物１６−シリコン１９界面に
おける最大まだ変化するようにする。この発明の
その他の実施例はSONOgOS及びSOgNOOS構造
を含む。それらの構造の夫々の酸素窒化物層のグ
レーデンイング又は傾斜は上記で説明した実施例
の対応する酸素窒化物層の傾斜に類似する。 第１図のメモリー装置は該トランジスタ構造を
カバーするように適当にパターン化した例えば、
ホスホシリケート・ガラスで作つた厚い絶縁層３
０が設けられる。絶縁層３０はポリシリコン・ゲ
ート１９をその上に設けられる金属導体３１，３
２から電気絶縁する。例えば、アルミニウムから
成る電気導体３１，３２は夫々ソース２０及びド
レイン２１を電源のような関連する電気回路（図
示していない）に接続する。電気導体３３はゲー
トに接続される。 次に、第２図をみると、それはこの発明の原理
による他の典型的な実施例を表わす。この実施例
はゲート構造６０（第２図）が２つの酸素窒化物
層の代りに１つの酸素窒化物層から成り、
SNOgOS構造となるところが第１図の実施例と
異なる。この装置の単一又はシングル酸素窒化物
層のグレーデイング（傾斜）は十分上記で説明し
た第１図のグレーデツド酸素窒化物層１４のそ
れと類似する。 酸素物、酸素窒化物、窒化物及びシリコンの各
層を形成するために使用するLPCVDシステムは
第４図の模式図に表わす。該システム１００は典
型的にはヒユーズド・クオーツで作られた炉管１
１１を含むLPCVD反応炉から成る。不活性な反
応体ガスはマニホールド又は分岐管１１２，１１
３を通して炉管１１１に送入される。すなわち、
酸化二窒素（N2O）、アンモニア（NH3）及びジ
クロロシラン（SiH2Cl2、又はここではDCSとも
呼ぶ）が夫々オン−オフ・バルブ１１４，１１
５，１１６を介してマニホールド１１２に送入さ
れ、それらの流率又は流速は従来の電子流量制御
器１１７，１１８，１１９によつて制御される。
同様にして、酸素（O2）と窒素（N2）とがオン
−オフ・バルブ１２０，１２１を介してマニホー
ルド１１３に送入され、それらの流量は流量制御
器１２２，１２３によつて制御される。圧力セン
サ１２４が炉管１１１の内部に接続されて内部圧
力の読みを与える。 第４図に表わす典型的な配列においては、オン
−オフ・バルブ１２６により排気口１２５を開放
及び閉止し、ウエハの負荷中炉管１１１からの酸
素及び窒素の排出を可能にして酸素と排気サイク
ルを行わせる。 マニホールド１１３は真空ポンプ（図示してい
ない）に対する炉管１１１の接続を制御するオン
−オフ・バルブ１２７を有する。電源及び温度制
御器１２８は炉管１１１を加熱するために抵抗加
熱コイル１２９に接続される。 第４図に表わすように、そこからこの発明によ
るメモリー装置が製造されるシリコン・ウエハ１
３０がボート１３１に支持される。 次に、第１Ａ図乃至第１Ｄ図を参照すると、そ
こには、この発明の全体的な理解を与えるために
多くの特有な詳細を説明するこの発明の製造方法
の連続工程が例示してある。以下の説明はSOg
NOgOS構造を持つ不揮発性メモリー装置に関す
る。又、下記の説明はｎチヤンネル装置の製造に
関するものであるが、当業者は容易にＰチヤンネ
ル装置又は両者の組合せ、すなわちCMOSの製
造にこの方法を適用することができるということ
を理解するべきである。その上、これら各種工程
を実行するための特別な処理方法は多くの異なる
方法によつて実行可能であるということもマイク
ロエレクトロニクス業界の当業者には明白なこと
である。 図面の寸法は原寸ではない。その大きさは構造
を明確に表わすために拡大が必要とされた。 第１Ａ図はＰ形半導体基板１０の表面に隣接し
て形成された厚い酸化シリコン領域１１を有する
該基板１０の一部を表わす。厚い酸化物領域１１
は10〜20時間の間、高温（典型的に900℃乃至
1200℃の範囲）において、従来の方法のシリコン
の局部酸化（LOCOS）法を使用して成長される。
厚い酸化物領域１１は隣接する装置を電気的に絶
縁し、又該装置の活性領域を規定する。そのよう
な１活性領域は第１Ａ図において数字１２で指定
される。該領域１１の厚さの範囲は典型的に
10000〜20000オングストローム（１〜２ミクロ
ン）である。厚い酸化物領域を成長した後、シリ
コン基板１０の熱酸化によつて薄い均一なメモリ
一質の二酸化シリコン層１３が活性領域１２に形
成される。酸化物層１３を形成するための典型的
な手順はそこを通して流れるガス状酸素を有し、
温度約700〜900℃及び圧力約１気圧に維持された
LPCVDシステムの炉管１１１（第４図）の中に
半導体構造を導入してそれを酸化することであ
る。薄い酸化物層１３の厚さは典型的に15〜30Å
（0.0015〜0.0030ミクロン）の範囲である。 次に、第１Ｂ図を見ると、第１のシリコン酸素
窒化物層１４、窒化シリコン層１５及び第２の
シリコン酸化窒化物層１６が同一温度の同一
LPCVDシステムにおいて中断せず、連続的に低
圧化学蒸着法（LPCVD）によつて形成される。 酸素窒化物層１４を形成するために、炉管の
温度を変えることなく、反応体ガス、アンモニ
ア、ジクロロシラン及び酸化二窒素を次のように
このシステムに導入する。すなわち、酸素窒化物
層を形成する初期におけるアンモニア対ジクロ
ロシラン対酸化二窒素の比を約3.5：１：２にし、
その比をその後の各シーケンスの工程において
徐々に減少し、酸素窒化物層の形成終了時にお
けるその比率を約3.5：１：０（N2O流れは止め
る）にする。換言すると、酸素窒化物層はその
酸素対窒素の内容がメモリー酸化物−酸素窒化物
界面における最大からその直後に続く工程で形
成される酸素窒化物−窒化シリコン界面におけ
る最小まで徐々に減少するように形成される。酸
素窒化物の蒸着中、炉管内の圧力は（0.3〜１）
トル（torr）の範囲内にあり、典型的には約0.5
トルである。そのようにして形成された酸素窒化
物層１４の厚さは20〜80Å（0.002〜0.008ミク
ロン）の範囲内にある。 次に、温度を変えずに、アンモニア対ジクロロ
シランの比が3.5：１となるようにアンモニアと
ジクロロシランの流量を維持することによつて酸
素窒化物層１４の上に窒化シリコン層１５を形
成する。この蒸着又はデポジシヨン工程中、炉管
内圧力を（0.3〜１）トルの範囲に維持し、これ
は酸素窒化物層が蒸着された圧力と同一圧力で
あるのが望ましい。この方法によつて形成された
窒化物層１５の厚さは200〜400Å（0.02〜0.04ミ
クロン）の範囲内にある。 希望する厚さの窒化物層１５を形成した後、温
度を変えずに、徐々にN2OガスをLPCVDシステ
ムの反応チヤンバの中に再導入して酸素窒化物
層１６を形成する。反応体ガスの比率は次のよう
に変化する。すなわち、酸素窒化物層を形成す
る最初では、アンモニア対ジクロロシラン対酸化
二窒素の比は3.5：１：０であるが、酸素窒化物
層の形成の完了時においてはその比は3.5：
１：２である。換言すると、酸素窒化物層の酸
素対窒素の比は窒化物−酸素窒化物の界面では
最小であり、次の工程で形成される酸素窒化物
−シリコンの界面ではその比は最大となるように
徐々に増加する。この蒸着又はデポジシヨン工程
中、炉管内圧力は（0.3〜１）トルの範囲の固定
レベルに維持され、酸素窒化物層１４及び窒化
物１５が蒸着されるときの圧力と同一圧力である
のが望ましい。酸素窒化物層１６の厚さは典型
的に60〜200Å（0.006〜0.02ミクロン）の範囲で
ある。 従つて、上記の方法で形成された２つの酸素窒
化物層１４，１６はその酸素対窒素の組成比は変
化することになる。第１の酸素窒化物層１４にお
いて、酸素対窒素比はメモリー酸化物１３と酸素
窒化物１４との界面では最大であり、そこから
最小である酸素窒化物１４と窒化物１５との界
面まで漸進的に変化する。第２の酸素窒化物層１
６においては、酸素対窒素比は窒化物１５と酸素
窒化物１６との界面における最小から酸素窒化
物１６とシリコン１７との界面における最大ま
で変化することになる。 酸素窒化物層１６を形成した後、第１Ｂ図に
表わすように、典型的にシリコン層１７は温度範
囲600〜700℃における大気圧CVD又はLPCVDの
ような通常の技術を用いて夫々シラン（SiH4）
又はジクロロシラン（SiH2Cl2）気中で該構造全
体の上に約3000〜5000Å（0.3〜0.5ミクロン）の
厚さに形成される。 シリコン蒸着後、通常のホトリソグラフ法を用
いて、シリコン層１７、酸素窒化物層１６、窒
化物層１５、酸素窒化物層１４及びメモリー酸
化物層１３がエツチングされた第１Ｃ図に表わす
シリコン・ゲート構造１８を規定する。同図にお
いて、１９はシリコン・ゲート電極を指定する。
ゲート構造１８の種々の誘電層１３〜１６はシリ
コン・ゲート１９と精密に整列される。 次に、第１Ｄ図を見ると、そこのｎ形ソース２
０及びドレイン２１は例えばｎ形イオンの注入に
よつて、又は構造全体上に形成されたｎドープド
二酸化シリコン・ガラス層（図示していない）か
らの燐のようなｎ形不純物のような標準高温
（900℃）拡散によつて形成される。このドーピン
グ工程を実行するに際し、ゲート構造１８はトラ
ンジスタのソース２０及びドレイン２１と電極１
９とを整列するように働くマスクとして使用する
ことができる。公知の如き自己整合シリコン・ゲ
ートは装置の性能を改善する。又、このドーピン
グ工程を達成する際に、シリコン・ゲート１９を
n+にドープすることができ、それによつてそれ
を高導電性にして電力浪費を少くし、装置の動作
速度を上昇する。第１図に見られるように、完成
した構造体は、例えば、ホスホ・シリケート・ガ
ラスから成る絶縁層３０でカバーされ、該ゲート
構造をそれに隣接形成されるソース及びドレイン
の金属コンタクト３１，３２からの電気絶縁を行
う。 第１図に表わすように、この構造体は次にアル
ミニウムのようなコンタクト金属で被覆されてか
らエツチングされて、普通の方法で金属コンタク
ト３１，３２，３３を形成する。その上、希望に
より、この装置の上に保護層又は不活性層を形成
することができる。しかし、この形の層は標準的
な公知の方法であるからこれ以上説明し、表示す
ることはしない。 次に掲げるテーブルはこの発明の方式に従つ
てSOgNOgOS構造を形成するための適切なパラ
メータの要約を提供する。
置の一実施例を表わす横断面図である。 第１Ａ図乃至第１Ｄ図は、この発明の処理方法
に従つて第１図のメモリー装置を形成する種々の
工程を表わす横断面図である。 第２図は、この発明による第２の実施例の不揮
発性メモリー装置を表わす横断面図である。 第３図は、この発明を用いて形成した不揮発性
トライゲート（trigate）メモリー装置を表わす
横断面図である。 第４図は、この発明による方法に従つてゲート
構造を形成するに適切なLPCVDシステムを表わ
す模式図である。 第５図は、この発明の装置と先行装置との保持
力の比較を例示したグラフ図である。 発明を実施するための最良の形態 次に、この発明の原理を実施した典型的なメモ
リー装置５０の一部の部分的断面図を表わす第１
図を参照する。特に、第１図はシリコン−酸素窒
化物−窒化物、酸素窒化物−酸化物−シリコ
ン又はSONOOSゲート構造４０を持つｎチヤン
ネル・トランジスタ５０を例示する。第１図の装
置５０は一導電形、例示的にＰ形シリコンの基板
１０から成る。ｎチヤンネル・トランジスタ５０
は夫々該基板の注入又は拡散された一対のｎ形表
面隣接ソース不純物領域２０及びドレイン不純物
領域２１と、一対の絶縁酸化物領域１１−１１と
を有する。該ソース及びドレイン領域の間のチヤ
ンネル領域の上に設けられたゲート構造４０は順
に薄いゲート酸化物層１３と、第１のシリコン酸
素窒化物（以下、酸素窒化物又はメモリー酸素
窒化物という）層１４と、シリコン窒化物層１５
と、第２のシリコン酸素窒化物（以下、酸素窒化
物又は界面酸素窒化物という）層１６とシリコ
ン・ゲート電極１９とを含んで構成される。ゲー
ト電極１９はｎ形不純物でドープされて該メモリ
ー装置のための高導電性ゲート電極を提供する。 一実施例における両酸素窒化物層１４，１６
（第１図）はグレーデツド（又は傾斜）酸素窒化
物層となる酸素と窒化との可変組成から成り、
SOgNOgOS構造を得るようにする。酸素窒化物
（１４、第１図）のグレーデイング又は傾斜
は、この層の酸素対窒素比を酸化物１３−酸素窒
化物１４界面における最大から酸素窒化物１
４−窒化物１５界面における最小まで変化するよ
うにする。酸素窒化物（１６、第１図）のグレ
ーデイング（又は傾斜）は、この層の酸素対窒素
比を窒化物１５−酸素窒化物１６界面における
最小から酸素窒化物１６−シリコン１９界面に
おける最大まだ変化するようにする。この発明の
その他の実施例はSONOgOS及びSOgNOOS構造
を含む。それらの構造の夫々の酸素窒化物層のグ
レーデンイング又は傾斜は上記で説明した実施例
の対応する酸素窒化物層の傾斜に類似する。 第１図のメモリー装置は該トランジスタ構造を
カバーするように適当にパターン化した例えば、
ホスホシリケート・ガラスで作つた厚い絶縁層３
０が設けられる。絶縁層３０はポリシリコン・ゲ
ート１９をその上に設けられる金属導体３１，３
２から電気絶縁する。例えば、アルミニウムから
成る電気導体３１，３２は夫々ソース２０及びド
レイン２１を電源のような関連する電気回路（図
示していない）に接続する。電気導体３３はゲー
トに接続される。 次に、第２図をみると、それはこの発明の原理
による他の典型的な実施例を表わす。この実施例
はゲート構造６０（第２図）が２つの酸素窒化物
層の代りに１つの酸素窒化物層から成り、
SNOgOS構造となるところが第１図の実施例と
異なる。この装置の単一又はシングル酸素窒化物
層のグレーデイング（傾斜）は十分上記で説明し
た第１図のグレーデツド酸素窒化物層１４のそ
れと類似する。 酸素物、酸素窒化物、窒化物及びシリコンの各
層を形成するために使用するLPCVDシステムは
第４図の模式図に表わす。該システム１００は典
型的にはヒユーズド・クオーツで作られた炉管１
１１を含むLPCVD反応炉から成る。不活性な反
応体ガスはマニホールド又は分岐管１１２，１１
３を通して炉管１１１に送入される。すなわち、
酸化二窒素（N2O）、アンモニア（NH3）及びジ
クロロシラン（SiH2Cl2、又はここではDCSとも
呼ぶ）が夫々オン−オフ・バルブ１１４，１１
５，１１６を介してマニホールド１１２に送入さ
れ、それらの流率又は流速は従来の電子流量制御
器１１７，１１８，１１９によつて制御される。
同様にして、酸素（O2）と窒素（N2）とがオン
−オフ・バルブ１２０，１２１を介してマニホー
ルド１１３に送入され、それらの流量は流量制御
器１２２，１２３によつて制御される。圧力セン
サ１２４が炉管１１１の内部に接続されて内部圧
力の読みを与える。 第４図に表わす典型的な配列においては、オン
−オフ・バルブ１２６により排気口１２５を開放
及び閉止し、ウエハの負荷中炉管１１１からの酸
素及び窒素の排出を可能にして酸素と排気サイク
ルを行わせる。 マニホールド１１３は真空ポンプ（図示してい
ない）に対する炉管１１１の接続を制御するオン
−オフ・バルブ１２７を有する。電源及び温度制
御器１２８は炉管１１１を加熱するために抵抗加
熱コイル１２９に接続される。 第４図に表わすように、そこからこの発明によ
るメモリー装置が製造されるシリコン・ウエハ１
３０がボート１３１に支持される。 次に、第１Ａ図乃至第１Ｄ図を参照すると、そ
こには、この発明の全体的な理解を与えるために
多くの特有な詳細を説明するこの発明の製造方法
の連続工程が例示してある。以下の説明はSOg
NOgOS構造を持つ不揮発性メモリー装置に関す
る。又、下記の説明はｎチヤンネル装置の製造に
関するものであるが、当業者は容易にＰチヤンネ
ル装置又は両者の組合せ、すなわちCMOSの製
造にこの方法を適用することができるということ
を理解するべきである。その上、これら各種工程
を実行するための特別な処理方法は多くの異なる
方法によつて実行可能であるということもマイク
ロエレクトロニクス業界の当業者には明白なこと
である。 図面の寸法は原寸ではない。その大きさは構造
を明確に表わすために拡大が必要とされた。 第１Ａ図はＰ形半導体基板１０の表面に隣接し
て形成された厚い酸化シリコン領域１１を有する
該基板１０の一部を表わす。厚い酸化物領域１１
は10〜20時間の間、高温（典型的に900℃乃至
1200℃の範囲）において、従来の方法のシリコン
の局部酸化（LOCOS）法を使用して成長される。
厚い酸化物領域１１は隣接する装置を電気的に絶
縁し、又該装置の活性領域を規定する。そのよう
な１活性領域は第１Ａ図において数字１２で指定
される。該領域１１の厚さの範囲は典型的に
10000〜20000オングストローム（１〜２ミクロ
ン）である。厚い酸化物領域を成長した後、シリ
コン基板１０の熱酸化によつて薄い均一なメモリ
一質の二酸化シリコン層１３が活性領域１２に形
成される。酸化物層１３を形成するための典型的
な手順はそこを通して流れるガス状酸素を有し、
温度約700〜900℃及び圧力約１気圧に維持された
LPCVDシステムの炉管１１１（第４図）の中に
半導体構造を導入してそれを酸化することであ
る。薄い酸化物層１３の厚さは典型的に15〜30Å
（0.0015〜0.0030ミクロン）の範囲である。 次に、第１Ｂ図を見ると、第１のシリコン酸素
窒化物層１４、窒化シリコン層１５及び第２の
シリコン酸化窒化物層１６が同一温度の同一
LPCVDシステムにおいて中断せず、連続的に低
圧化学蒸着法（LPCVD）によつて形成される。 酸素窒化物層１４を形成するために、炉管の
温度を変えることなく、反応体ガス、アンモニ
ア、ジクロロシラン及び酸化二窒素を次のように
このシステムに導入する。すなわち、酸素窒化物
層を形成する初期におけるアンモニア対ジクロ
ロシラン対酸化二窒素の比を約3.5：１：２にし、
その比をその後の各シーケンスの工程において
徐々に減少し、酸素窒化物層の形成終了時にお
けるその比率を約3.5：１：０（N2O流れは止め
る）にする。換言すると、酸素窒化物層はその
酸素対窒素の内容がメモリー酸化物−酸素窒化物
界面における最大からその直後に続く工程で形
成される酸素窒化物−窒化シリコン界面におけ
る最小まで徐々に減少するように形成される。酸
素窒化物の蒸着中、炉管内の圧力は（0.3〜１）
トル（torr）の範囲内にあり、典型的には約0.5
トルである。そのようにして形成された酸素窒化
物層１４の厚さは20〜80Å（0.002〜0.008ミク
ロン）の範囲内にある。 次に、温度を変えずに、アンモニア対ジクロロ
シランの比が3.5：１となるようにアンモニアと
ジクロロシランの流量を維持することによつて酸
素窒化物層１４の上に窒化シリコン層１５を形
成する。この蒸着又はデポジシヨン工程中、炉管
内圧力を（0.3〜１）トルの範囲に維持し、これ
は酸素窒化物層が蒸着された圧力と同一圧力で
あるのが望ましい。この方法によつて形成された
窒化物層１５の厚さは200〜400Å（0.02〜0.04ミ
クロン）の範囲内にある。 希望する厚さの窒化物層１５を形成した後、温
度を変えずに、徐々にN2OガスをLPCVDシステ
ムの反応チヤンバの中に再導入して酸素窒化物
層１６を形成する。反応体ガスの比率は次のよう
に変化する。すなわち、酸素窒化物層を形成す
る最初では、アンモニア対ジクロロシラン対酸化
二窒素の比は3.5：１：０であるが、酸素窒化物
層の形成の完了時においてはその比は3.5：
１：２である。換言すると、酸素窒化物層の酸
素対窒素の比は窒化物−酸素窒化物の界面では
最小であり、次の工程で形成される酸素窒化物
−シリコンの界面ではその比は最大となるように
徐々に増加する。この蒸着又はデポジシヨン工程
中、炉管内圧力は（0.3〜１）トルの範囲の固定
レベルに維持され、酸素窒化物層１４及び窒化
物１５が蒸着されるときの圧力と同一圧力である
のが望ましい。酸素窒化物層１６の厚さは典型
的に60〜200Å（0.006〜0.02ミクロン）の範囲で
ある。 従つて、上記の方法で形成された２つの酸素窒
化物層１４，１６はその酸素対窒素の組成比は変
化することになる。第１の酸素窒化物層１４にお
いて、酸素対窒素比はメモリー酸化物１３と酸素
窒化物１４との界面では最大であり、そこから
最小である酸素窒化物１４と窒化物１５との界
面まで漸進的に変化する。第２の酸素窒化物層１
６においては、酸素対窒素比は窒化物１５と酸素
窒化物１６との界面における最小から酸素窒化
物１６とシリコン１７との界面における最大ま
で変化することになる。 酸素窒化物層１６を形成した後、第１Ｂ図に
表わすように、典型的にシリコン層１７は温度範
囲600〜700℃における大気圧CVD又はLPCVDの
ような通常の技術を用いて夫々シラン（SiH4）
又はジクロロシラン（SiH2Cl2）気中で該構造全
体の上に約3000〜5000Å（0.3〜0.5ミクロン）の
厚さに形成される。 シリコン蒸着後、通常のホトリソグラフ法を用
いて、シリコン層１７、酸素窒化物層１６、窒
化物層１５、酸素窒化物層１４及びメモリー酸
化物層１３がエツチングされた第１Ｃ図に表わす
シリコン・ゲート構造１８を規定する。同図にお
いて、１９はシリコン・ゲート電極を指定する。
ゲート構造１８の種々の誘電層１３〜１６はシリ
コン・ゲート１９と精密に整列される。 次に、第１Ｄ図を見ると、そこのｎ形ソース２
０及びドレイン２１は例えばｎ形イオンの注入に
よつて、又は構造全体上に形成されたｎドープド
二酸化シリコン・ガラス層（図示していない）か
らの燐のようなｎ形不純物のような標準高温
（900℃）拡散によつて形成される。このドーピン
グ工程を実行するに際し、ゲート構造１８はトラ
ンジスタのソース２０及びドレイン２１と電極１
９とを整列するように働くマスクとして使用する
ことができる。公知の如き自己整合シリコン・ゲ
ートは装置の性能を改善する。又、このドーピン
グ工程を達成する際に、シリコン・ゲート１９を
n+にドープすることができ、それによつてそれ
を高導電性にして電力浪費を少くし、装置の動作
速度を上昇する。第１図に見られるように、完成
した構造体は、例えば、ホスホ・シリケート・ガ
ラスから成る絶縁層３０でカバーされ、該ゲート
構造をそれに隣接形成されるソース及びドレイン
の金属コンタクト３１，３２からの電気絶縁を行
う。 第１図に表わすように、この構造体は次にアル
ミニウムのようなコンタクト金属で被覆されてか
らエツチングされて、普通の方法で金属コンタク
ト３１，３２，３３を形成する。その上、希望に
より、この装置の上に保護層又は不活性層を形成
することができる。しかし、この形の層は標準的
な公知の方法であるからこれ以上説明し、表示す
ることはしない。 次に掲げるテーブルはこの発明の方式に従つ
てSOgNOgOS構造を形成するための適切なパラ
メータの要約を提供する。
【表】
変化する
例 〔SOgNOgOS〕 この発明の方法によりSOgNOgOS構造を形成
する一例において、最初上述のように、約750℃
の温度の大気圧に維持されたLPCVDシステムの
炉管１１１内に支持されたシリコン基板１０の上
に流れる流速毎分4000c.c.の純粋なドライ酸素流の
存在下において、約20Åのメモリー酸化物層１３
（第１図）がドライ熱（thermal）酸化によつて
形成された。酸化物層１３の形成後、酸素流は遮
断され、すべての残留酸素は炉管の外にポンプ排
出された。次に、炉内圧力を約0.5トルに維持し、
アンモニア／ジクロロシラン／酸化二窒素の反応
体混合ガスを使用して、温度を変えることなくグ
レーデツド酸素窒化物１４、窒化物１５及びグ
レーデツド酸素窒化物１６の各層を、LPCVD
システムの流量制御をプログラムすることによつ
て中断することなく連続的に形成された。グレー
デツド酸素窒化物層１４は下述するように４セ
グメントに分けられた蒸着シーケンスを使用して
形成された。最初、約10分間、流速70sccmのアン
モニを該チヤンバを通して流してLPCVDシステ
ムを清める。このアンモニアの流速は酸素窒化物
の蒸着シーケンス中を通して維持された。次の
工程において、約２分間、反応チヤンバ内に40sc
cmの流速でN2Oが導入され、DCSの導入まで
夫々チヤンバ圧及び温度を安定な0.5トル及び750
℃に維持するのを保証する。次に、グレーデツド
酸素窒化物の蒸着の第１セグメントは約１分間
流速20sccmでDCSをLPCVDチヤンバに導入する
ことによつて始動された。このセグメント中の
NH3：DCS：N2Oの比は最大の酸素対窒素比を
提供する3.5：１：２であつた。次に、DCS流は
遮断され、N2O流は30sccmに減らされた。N2O及
びNH3の流速を維持することによつて、このシ
ステムを安定化した後、グレーデツド酸素窒化物
の第２セグメントの蒸着は約１分間前述と同じ
流速の20sccmでDCSを導入することによつて形成
された。このセグメント中のNH3：DCS：N2O
の比は3.5：１：1.5であつた。グレーデツド酸素
窒化物の第３及び第４セグメントは夫々N2O
の20sccm及び10sccm流速を用いることによつて前
の２つのセグメントと同一方法で達成された。換
言すると、第３及び第４セグメントのNH3：
DCS：N2Oの比は夫々3.5：１：１及び3.5：１：
0.5であつた。そのようにして形成された酸素窒
化物は約40Åの厚さであつた。 グレーデツド酸素窒化物層１４を形成した
後、夫夫アンモニア及びジクロロシランの流速を
70sccm及び20sccmに維持し（すなわち、NH3：
DCSの比が3.5：１であつた）たが、N2Oの流れ
を完全に遮断してLPCVDの窒化物層１５が形成
された。この方法によつて形成された窒化物は約
280Å厚であつた。 次に、上記のグレーデツド酸素窒化物層１４
の形成に使用した４セグメント蒸着シーケンスを
逆にすることによつて窒化物１５の上にグレーデ
ツド酸素窒化物層１６が形成された。換言する
と、アンモニアでこのシステムを清め、流速10sc
cmでN2Oを導入し、約１分間チヤンバを安定化
した後、約１分間流速20sccmでDCSが導入され
た。これは４セグメント蒸着シーケンスの第１セ
グメントであつた。酸素窒化物蒸着シーケンス
（DCS及びアンモニアの流速は夫々20sccm及び
70sccmに維持された）の第２、第３及び第４セグ
メントにおいて使用されたN2Oの流速は夫々20sc
cm、30sccm及び40sccmであつた。そのようにして
形成された酸素窒化物層１６は約80Å厚であつ
た。 例 〔SONOgOS〕 シリコン・ゲート−アングレーデツド酸素窒化
物−窒化物−グレーデツド酸素窒化物−酸化
物−シリコン基板又はSONOgOS構造を形成する
ためには、SOgNOgOS構造を形成するために上
記した各工程のシーケンスを使用し、ただ酸素窒
化物の蒸着中、アンモニア対ジクロロシラン対
酸化二窒化の比を変化させないで、35：１：0.5
乃至3.5：１：２の範囲に予め選ばれたバルブで
固定するように変更した。 例 〔SOgNOOS〕 シリコン・ゲート−グレーデツト酸素窒化物
−窒化物−アングレーデツド酸素窒化物−酸化
物−シリコン基板又はSOgNOOS構造を形成する
ために、SOgNOgOS構造を形成するについて説
明した処理工程が使用され、ただ酸素窒化物の
蒸着中、アンモニア対ジクロロシラン対酸化二窒
素の比を変化させないで、3.5：１：0.5乃至3.5：
１：２の範囲に予め選ばれたバルブによつて固定
されるように変更した。 例 〔SNOgOS〕 シリコン１９−窒化物１５−グレーデツド酸素
窒化物１４−酸化物１３−シリコン基板１０又は
SNOgOS構造を有するこの発明の実施例（第２
図に表わす）を形成するために、SOgNOgOS構
造について上記したこの発明による方法を使用
し、グレーデツド酸素窒化物層１６（第１図）
の形成に使用したシーケンス工程を省略する大き
な変更を行つた。換言すると、グレーデツド酸素
窒化物層１４の上に窒化物層を形成した後、構
造全体上にシリコン１９が蒸着される。 この発明による新規な装置の改良された保持力
特性を例示するために、数個のｎチヤンネル装置
が作られ、テストされ、テスト結果が評価され
た。これら装置は従来の方法を用いて形成された
SNOS装置と、範囲50〜200Å厚の酸素窒化物層
及び範囲300〜650Å厚の窒化物層を持つSNOOS
装置と、SNOgOS装置（第２図に表わす基本構
造を持つ）と、SOgNOgOS及びSOgNOOS装置
（第１図に表わす基本構造を持つ）とを含み、上
記最後の３つの装置はこの発明の教示に従つて形
成されたものである。これら装置の保持力特性に
のみ集中したテスト結果は第５図に要約した。 上記の方法で作成した装置をテストするために
使用する処理方法は周知である。例えば、種々の
パルス荷重状態（パルスの高さ及び幅又は周期）
を該装置に加えることによつて書込及び消去曲線
を作成した。そのパルスの振幅又は高さ±25Vで
あり、正及び負の値が夫々書込及び消去に適用で
きる。 この装置における電荷の保持力を確認するため
のデータは次のようにしてい得られる。すなわ
ち、(1)装置をイニシヤライズ（又は初期設定）し
て初期の書込及び消去しきいち電圧を確認又は決
定する(2)105秒までの期間100℃に高めた温度中に
装置を格納してこの時間中の各点でしきいち電圧
を確認することによつてこの装置の保持力グラフ
を得ることができる。イニシヤライゼーシヨン
（又は初期設定）処理手段（工程１）、すなわち、
イニシヤル又は初期書込及び消去状態しきい電圧
を得る処理はメモリー装置のゲートに対して夫々
10ミリ秒幅の＋25Vパルスと100ミリ秒幅の−
25Vパルスとを供給することを含む。ソース２
０、ドレイン２１及び基板１０（第１図及び第２
図）はすべてこのイニシヤライゼーシヨン中接地
に接続される。以上の方法で得られた保持力デー
タを使用して第５図のグラフを作成した。 第５図は各種装置に対する正規化した交差時間
対初期メモリー・ウインドウのプロツトである。
正規化交差時間は初期メモリー・ウインドウによ
つて区切られた書込及び消去保持力曲線の交差す
る時間を指定した。このパラメータは装置の保持
力の計量方法であつて、一般に正規化交差時間が
大であるということは保持力が良いということで
ある。ほとんどの応用の場合、大きな初期ウイン
ドウ及び長い正規化交差時間を持つメモリー装置
を持つことが望ましい。 Ａ、Ｂ、Ｃ、Ｄ、Ｅとラベルされた第５図の曲
線は、従来の(A)SNOS装置及び(B)SNOOS装置と
共に、この発明の方式による(C)SNOgOS装置、
(D)SOgNOOS装置及び(E)SOgNOgOS装置等に対す
る保持力データを表わす。これらすべての装置に
おけるメモリー酸化物の厚さは（20〜30）Åの範
囲にあつた。又、この発明による装置の酸素窒化
物及び酸素窒化物層は夫々範囲（20〜60）Å
及び（70〜90）Åの厚さであつた。その上、テス
トした全装置のゲート誘電層を組合わせた全厚は
範囲（360〜470）Å内にあつた。合計誘電体の厚
さは酸素窒化物及び酸素窒化物の各層の存否
に適応させるために窒化物層の厚さを変化させる
ことによつて上記の範囲内に維持された。種々の
厚さの測定は層を形成するときの蒸着速度及び時
間を使用して得られた。従来のSNOS装置及び
SNOOS装置のそれらを含み各テストした装置に
共通な種々の誘電体層は同一の温度、圧力及び蒸
着動力学を用いて形成された。 第５図の結果はこの発明のその他の利益と共に
下記の種々利益を表わす。すなわち、(1)この発明
のSNOgOSメモリー装置は従来の両装置SNOS及
びSNOOS装置以上に改良された保持力を有す
る。換言すると、グレーデツド酸素窒化物−窒化
物デユアル・ゲート誘導体を持つメモリー装置は
夫々単一窒化ゲート誘導体及びデユアル・アング
レーデツド酸素窒化物−窒化物ゲート誘電体を持
つ従来の装置以上に改良した保持力を有するとい
うことである。(2)この発明によるSOgNOOSメモ
リー装置は従来のSNOS及びSNOOS装置だけで
なく、上記(1)項で説明したこの発明によるSNOg
OS装置よりも更に改良された保持力を表わす。
換言すると、界面のグレーデツド酸素窒化物はま
だ更に保持力が改良されるということである。(3)
この発明によるSOgNOgOSメモリー装置は従来
のSNOS及びSNOOS装置だけでなく、又上記(1)
及び(2)項で説明した新たなSNOgOS及びSOg
NOOS装置よりも更に大きな保持力の改良を示
した。 又、これら装置に夫々振幅＋25V幅10ミリ秒及
び振幅−25V幅100ミリ秒のパルスを使用して105
回までプログラム及び消去サイクルを受けさせる
ことによつて、上記の新規な装置の耐久特製を確
認する測定が行われた。上記サイクル終了後にお
いては、その反復プログラミング及び消去が幾分
装置のメモリーを劣化させたが、まだ適切なチヤ
ージの保持力があつたということがわかつた。こ
のことは、この装置は普通のプログラム及び消去
サイクルを受けたときでさえ十分に実際の使用に
適合するということを示すものである。 以上説明したこの発明のマルチ誘電体構造がい
かにメモリー装置の保持力の改良に貢献するかと
いうことについてはまだ明確ではない。それを説
明することができることの１つは、この新規な構
造及びこの構造を形成するに選ばれた独特な処理
パラメータがマルチ誘導体層の電流密度を強化す
ることによつて保持力の改良に貢献するというこ
とである。説明することができるもう１つは、酸
素窒化物層は装置が書込まれ又は消去された後、
電荷の漏洩に対する障壁として作用するというこ
とである。しかし、上記のこれらの説明は証明さ
れた事実ではなく、単にもつともらしい理由のよ
うなものかもしれない。 以上、新規なグレーデツド多層ゲート誘導体構
造を持つ新規なメモリー装置及びこれら構造を制
するための処理方法を説明した。これらは、(1)
SOgNOgOS、(2)SONOgOS、(3)SOgNOOS、(4)
SNOgOS装置を含む。各これら装置は新規なゲ
ート誘導体構造及び従来の不揮発性シリコン・メ
モリー・ゲート装置以上に改良した保持力を有す
る。 以上、この発明はモノゲート構造についてのみ
説明したが、この発明による方法及び装置は1973
年３月６日にNaber及びLockwoodに発行され、
この発明の譲受人に譲渡された米国特許第
3719866号に教示されたスプリツト・ゲート及び
トライゲート・メモリー構造にも等しく完全に適
合しうるものである。第３図を見ると、厚い絶縁
酸化物領域１１を形成した後、厚さ約500Å
（0.05ミクロン）の比較的厚い二酸化シリコン層
２２が基板１０の上に形成される。そこで、この
酸化物層の中央部分が従来のホトリソグラフ技術
を用いて基板の方にエツチングされる。その後、
典型的に20Å厚のメモリー酸化物２３（第３図）
がこのエツチングされた部分に形成される。
SONOOSトライゲート構造を形成する残りの工
程はモノゲート構造について説明したシーケンス
に従う。この発明の方法に従つて形成されたトラ
イゲート構造２８（第３図）は２つの比較的厚い
厚いゲート酸化物部２２−２２と薄いメモリー酸
化物部２３とから成るであろう。これら酸化物部
の上には酸素窒化物層２４、窒化物層２５、酸
素窒化物層２６及びポリシリコン・ゲート２７
が設けられる。 この発明装置を適用することができるものとし
ては多くの用途がある。これらの適用の例として
は、超LSIのための不揮発性電気的に書換可能な
メモリー、高速及び低電圧EAROM及び大容量
記憶装置用シフト・レジスタなどを含む。
例 〔SOgNOgOS〕 この発明の方法によりSOgNOgOS構造を形成
する一例において、最初上述のように、約750℃
の温度の大気圧に維持されたLPCVDシステムの
炉管１１１内に支持されたシリコン基板１０の上
に流れる流速毎分4000c.c.の純粋なドライ酸素流の
存在下において、約20Åのメモリー酸化物層１３
（第１図）がドライ熱（thermal）酸化によつて
形成された。酸化物層１３の形成後、酸素流は遮
断され、すべての残留酸素は炉管の外にポンプ排
出された。次に、炉内圧力を約0.5トルに維持し、
アンモニア／ジクロロシラン／酸化二窒素の反応
体混合ガスを使用して、温度を変えることなくグ
レーデツド酸素窒化物１４、窒化物１５及びグ
レーデツド酸素窒化物１６の各層を、LPCVD
システムの流量制御をプログラムすることによつ
て中断することなく連続的に形成された。グレー
デツド酸素窒化物層１４は下述するように４セ
グメントに分けられた蒸着シーケンスを使用して
形成された。最初、約10分間、流速70sccmのアン
モニを該チヤンバを通して流してLPCVDシステ
ムを清める。このアンモニアの流速は酸素窒化物
の蒸着シーケンス中を通して維持された。次の
工程において、約２分間、反応チヤンバ内に40sc
cmの流速でN2Oが導入され、DCSの導入まで
夫々チヤンバ圧及び温度を安定な0.5トル及び750
℃に維持するのを保証する。次に、グレーデツド
酸素窒化物の蒸着の第１セグメントは約１分間
流速20sccmでDCSをLPCVDチヤンバに導入する
ことによつて始動された。このセグメント中の
NH3：DCS：N2Oの比は最大の酸素対窒素比を
提供する3.5：１：２であつた。次に、DCS流は
遮断され、N2O流は30sccmに減らされた。N2O及
びNH3の流速を維持することによつて、このシ
ステムを安定化した後、グレーデツド酸素窒化物
の第２セグメントの蒸着は約１分間前述と同じ
流速の20sccmでDCSを導入することによつて形成
された。このセグメント中のNH3：DCS：N2O
の比は3.5：１：1.5であつた。グレーデツド酸素
窒化物の第３及び第４セグメントは夫々N2O
の20sccm及び10sccm流速を用いることによつて前
の２つのセグメントと同一方法で達成された。換
言すると、第３及び第４セグメントのNH3：
DCS：N2Oの比は夫々3.5：１：１及び3.5：１：
0.5であつた。そのようにして形成された酸素窒
化物は約40Åの厚さであつた。 グレーデツド酸素窒化物層１４を形成した
後、夫夫アンモニア及びジクロロシランの流速を
70sccm及び20sccmに維持し（すなわち、NH3：
DCSの比が3.5：１であつた）たが、N2Oの流れ
を完全に遮断してLPCVDの窒化物層１５が形成
された。この方法によつて形成された窒化物は約
280Å厚であつた。 次に、上記のグレーデツド酸素窒化物層１４
の形成に使用した４セグメント蒸着シーケンスを
逆にすることによつて窒化物１５の上にグレーデ
ツド酸素窒化物層１６が形成された。換言する
と、アンモニアでこのシステムを清め、流速10sc
cmでN2Oを導入し、約１分間チヤンバを安定化
した後、約１分間流速20sccmでDCSが導入され
た。これは４セグメント蒸着シーケンスの第１セ
グメントであつた。酸素窒化物蒸着シーケンス
（DCS及びアンモニアの流速は夫々20sccm及び
70sccmに維持された）の第２、第３及び第４セグ
メントにおいて使用されたN2Oの流速は夫々20sc
cm、30sccm及び40sccmであつた。そのようにして
形成された酸素窒化物層１６は約80Å厚であつ
た。 例 〔SONOgOS〕 シリコン・ゲート−アングレーデツド酸素窒化
物−窒化物−グレーデツド酸素窒化物−酸化
物−シリコン基板又はSONOgOS構造を形成する
ためには、SOgNOgOS構造を形成するために上
記した各工程のシーケンスを使用し、ただ酸素窒
化物の蒸着中、アンモニア対ジクロロシラン対
酸化二窒化の比を変化させないで、35：１：0.5
乃至3.5：１：２の範囲に予め選ばれたバルブで
固定するように変更した。 例 〔SOgNOOS〕 シリコン・ゲート−グレーデツト酸素窒化物
−窒化物−アングレーデツド酸素窒化物−酸化
物−シリコン基板又はSOgNOOS構造を形成する
ために、SOgNOgOS構造を形成するについて説
明した処理工程が使用され、ただ酸素窒化物の
蒸着中、アンモニア対ジクロロシラン対酸化二窒
素の比を変化させないで、3.5：１：0.5乃至3.5：
１：２の範囲に予め選ばれたバルブによつて固定
されるように変更した。 例 〔SNOgOS〕 シリコン１９−窒化物１５−グレーデツド酸素
窒化物１４−酸化物１３−シリコン基板１０又は
SNOgOS構造を有するこの発明の実施例（第２
図に表わす）を形成するために、SOgNOgOS構
造について上記したこの発明による方法を使用
し、グレーデツド酸素窒化物層１６（第１図）
の形成に使用したシーケンス工程を省略する大き
な変更を行つた。換言すると、グレーデツド酸素
窒化物層１４の上に窒化物層を形成した後、構
造全体上にシリコン１９が蒸着される。 この発明による新規な装置の改良された保持力
特性を例示するために、数個のｎチヤンネル装置
が作られ、テストされ、テスト結果が評価され
た。これら装置は従来の方法を用いて形成された
SNOS装置と、範囲50〜200Å厚の酸素窒化物層
及び範囲300〜650Å厚の窒化物層を持つSNOOS
装置と、SNOgOS装置（第２図に表わす基本構
造を持つ）と、SOgNOgOS及びSOgNOOS装置
（第１図に表わす基本構造を持つ）とを含み、上
記最後の３つの装置はこの発明の教示に従つて形
成されたものである。これら装置の保持力特性に
のみ集中したテスト結果は第５図に要約した。 上記の方法で作成した装置をテストするために
使用する処理方法は周知である。例えば、種々の
パルス荷重状態（パルスの高さ及び幅又は周期）
を該装置に加えることによつて書込及び消去曲線
を作成した。そのパルスの振幅又は高さ±25Vで
あり、正及び負の値が夫々書込及び消去に適用で
きる。 この装置における電荷の保持力を確認するため
のデータは次のようにしてい得られる。すなわ
ち、(1)装置をイニシヤライズ（又は初期設定）し
て初期の書込及び消去しきいち電圧を確認又は決
定する(2)105秒までの期間100℃に高めた温度中に
装置を格納してこの時間中の各点でしきいち電圧
を確認することによつてこの装置の保持力グラフ
を得ることができる。イニシヤライゼーシヨン
（又は初期設定）処理手段（工程１）、すなわち、
イニシヤル又は初期書込及び消去状態しきい電圧
を得る処理はメモリー装置のゲートに対して夫々
10ミリ秒幅の＋25Vパルスと100ミリ秒幅の−
25Vパルスとを供給することを含む。ソース２
０、ドレイン２１及び基板１０（第１図及び第２
図）はすべてこのイニシヤライゼーシヨン中接地
に接続される。以上の方法で得られた保持力デー
タを使用して第５図のグラフを作成した。 第５図は各種装置に対する正規化した交差時間
対初期メモリー・ウインドウのプロツトである。
正規化交差時間は初期メモリー・ウインドウによ
つて区切られた書込及び消去保持力曲線の交差す
る時間を指定した。このパラメータは装置の保持
力の計量方法であつて、一般に正規化交差時間が
大であるということは保持力が良いということで
ある。ほとんどの応用の場合、大きな初期ウイン
ドウ及び長い正規化交差時間を持つメモリー装置
を持つことが望ましい。 Ａ、Ｂ、Ｃ、Ｄ、Ｅとラベルされた第５図の曲
線は、従来の(A)SNOS装置及び(B)SNOOS装置と
共に、この発明の方式による(C)SNOgOS装置、
(D)SOgNOOS装置及び(E)SOgNOgOS装置等に対す
る保持力データを表わす。これらすべての装置に
おけるメモリー酸化物の厚さは（20〜30）Åの範
囲にあつた。又、この発明による装置の酸素窒化
物及び酸素窒化物層は夫々範囲（20〜60）Å
及び（70〜90）Åの厚さであつた。その上、テス
トした全装置のゲート誘電層を組合わせた全厚は
範囲（360〜470）Å内にあつた。合計誘電体の厚
さは酸素窒化物及び酸素窒化物の各層の存否
に適応させるために窒化物層の厚さを変化させる
ことによつて上記の範囲内に維持された。種々の
厚さの測定は層を形成するときの蒸着速度及び時
間を使用して得られた。従来のSNOS装置及び
SNOOS装置のそれらを含み各テストした装置に
共通な種々の誘電体層は同一の温度、圧力及び蒸
着動力学を用いて形成された。 第５図の結果はこの発明のその他の利益と共に
下記の種々利益を表わす。すなわち、(1)この発明
のSNOgOSメモリー装置は従来の両装置SNOS及
びSNOOS装置以上に改良された保持力を有す
る。換言すると、グレーデツド酸素窒化物−窒化
物デユアル・ゲート誘導体を持つメモリー装置は
夫々単一窒化ゲート誘導体及びデユアル・アング
レーデツド酸素窒化物−窒化物ゲート誘電体を持
つ従来の装置以上に改良した保持力を有するとい
うことである。(2)この発明によるSOgNOOSメモ
リー装置は従来のSNOS及びSNOOS装置だけで
なく、上記(1)項で説明したこの発明によるSNOg
OS装置よりも更に改良された保持力を表わす。
換言すると、界面のグレーデツド酸素窒化物はま
だ更に保持力が改良されるということである。(3)
この発明によるSOgNOgOSメモリー装置は従来
のSNOS及びSNOOS装置だけでなく、又上記(1)
及び(2)項で説明した新たなSNOgOS及びSOg
NOOS装置よりも更に大きな保持力の改良を示
した。 又、これら装置に夫々振幅＋25V幅10ミリ秒及
び振幅−25V幅100ミリ秒のパルスを使用して105
回までプログラム及び消去サイクルを受けさせる
ことによつて、上記の新規な装置の耐久特製を確
認する測定が行われた。上記サイクル終了後にお
いては、その反復プログラミング及び消去が幾分
装置のメモリーを劣化させたが、まだ適切なチヤ
ージの保持力があつたということがわかつた。こ
のことは、この装置は普通のプログラム及び消去
サイクルを受けたときでさえ十分に実際の使用に
適合するということを示すものである。 以上説明したこの発明のマルチ誘電体構造がい
かにメモリー装置の保持力の改良に貢献するかと
いうことについてはまだ明確ではない。それを説
明することができることの１つは、この新規な構
造及びこの構造を形成するに選ばれた独特な処理
パラメータがマルチ誘導体層の電流密度を強化す
ることによつて保持力の改良に貢献するというこ
とである。説明することができるもう１つは、酸
素窒化物層は装置が書込まれ又は消去された後、
電荷の漏洩に対する障壁として作用するというこ
とである。しかし、上記のこれらの説明は証明さ
れた事実ではなく、単にもつともらしい理由のよ
うなものかもしれない。 以上、新規なグレーデツド多層ゲート誘導体構
造を持つ新規なメモリー装置及びこれら構造を制
するための処理方法を説明した。これらは、(1)
SOgNOgOS、(2)SONOgOS、(3)SOgNOOS、(4)
SNOgOS装置を含む。各これら装置は新規なゲ
ート誘導体構造及び従来の不揮発性シリコン・メ
モリー・ゲート装置以上に改良した保持力を有す
る。 以上、この発明はモノゲート構造についてのみ
説明したが、この発明による方法及び装置は1973
年３月６日にNaber及びLockwoodに発行され、
この発明の譲受人に譲渡された米国特許第
3719866号に教示されたスプリツト・ゲート及び
トライゲート・メモリー構造にも等しく完全に適
合しうるものである。第３図を見ると、厚い絶縁
酸化物領域１１を形成した後、厚さ約500Å
（0.05ミクロン）の比較的厚い二酸化シリコン層
２２が基板１０の上に形成される。そこで、この
酸化物層の中央部分が従来のホトリソグラフ技術
を用いて基板の方にエツチングされる。その後、
典型的に20Å厚のメモリー酸化物２３（第３図）
がこのエツチングされた部分に形成される。
SONOOSトライゲート構造を形成する残りの工
程はモノゲート構造について説明したシーケンス
に従う。この発明の方法に従つて形成されたトラ
イゲート構造２８（第３図）は２つの比較的厚い
厚いゲート酸化物部２２−２２と薄いメモリー酸
化物部２３とから成るであろう。これら酸化物部
の上には酸素窒化物層２４、窒化物層２５、酸
素窒化物層２６及びポリシリコン・ゲート２７
が設けられる。 この発明装置を適用することができるものとし
ては多くの用途がある。これらの適用の例として
は、超LSIのための不揮発性電気的に書換可能な
メモリー、高速及び低電圧EAROM及び大容量
記憶装置用シフト・レジスタなどを含む。
Claims (1)
- 【特許請求の範囲】 １ 半導体基体１０上に形成するソース２０、ド
レイン２１及びゲート構造４０からなる不揮発性
半導体メモリー装置５０であつて、 前記ゲート構造４０は、 該半導体基体１０上に設けられた酸化シリコン
層１３と、 該酸化シリコン層１３上に設けられた酸化窒化
シリコン層１４と、 該酸化窒化シリコン層１４上に設けられた窒化
シリコン層１５と、 該窒化シリコン層１５上に設けられたシリコ
ン・ゲート電極１９、からなり、 前記酸化窒化シリコン層１４は、その組成が傾
斜的に変化して、前記酸化シリコン層１０との境
界面では酸化シリコンの比率が最大となり、前記
窒化シリコン層１５との境界面では窒化シリコン
の比率が最大となる、ことを特徴とする不揮発性
半導体メモリー装置。 ２ 前記窒化シリコン層１５と前記シリコン・ゲ
ート電極１９との間には、さらに、追加の酸化窒
化シリコン層１６を有する特許請求の範囲第１項
記載の不揮発性半導体メモリー装置。 ３ 半導体基体１０の上にソース２０、ドレイン
２１及びゲート構造４０を形成して不揮発性半導
体メモリー装置５０を製造する方法であつて、 前記ゲート構造４０を形成する工程は、 半導体基体１０の上に酸化シリコン層１３を形
成する工程と、 該酸化シリコン層１３上に酸化窒化シリコン層
１４を形成する工程と、 該酸化窒化シリコン層１４上に窒化シリコン層
１５を形成する工程と、 該窒化シリコン層１５上にシリコン・ゲート電
極１９を形成する工程、からなり、 前記酸化窒化シリコン層１４を形成する工程
は、アンモニア、ジクロロシラン及び酸化二窒素
から成る混合反応ガスの構成比を、前記酸化シリ
コン層１３との境界面を形成する始点において
3.5：1.2とし、前記窒化シリコン層１５との境界
面における終点で、3.5：１：０まで連続的に変
化させることにより、前記酸化シリコン層１０と
の境界では酸化シリコンの比率が最大となり、前
記窒化シリコン層１５との境界では窒化シリコン
の比率が最大となる傾斜的な組成を形成すること
を特徴とする不揮発性半導体メモリー装置の製造
方法。 ４ 前記酸化窒化シリコン層１４を形成する工程
においては、前記混合反応ガスは、温度範囲を
700〜900℃及び圧力範囲を0.3〜１トルとし、低
圧化学蒸着法を用いた特許請求の範囲第３項に記
載の不揮発性半導体メモリー装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US33034581A | 1981-12-14 | 1981-12-14 | |
| US330345 | 1981-12-14 | ||
| PCT/US1982/001731 WO1983002199A1 (en) | 1981-12-14 | 1982-12-10 | Non-volatile semiconductor memory device and manufacturing method therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58502126A JPS58502126A (ja) | 1983-12-08 |
| JPH0548631B2 true JPH0548631B2 (ja) | 1993-07-22 |
Family
ID=23289354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP83500434A Granted JPS58502126A (ja) | 1981-12-14 | 1982-12-10 | 不揮発性半導体メモリ−装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0096062B1 (ja) |
| JP (1) | JPS58502126A (ja) |
| CA (1) | CA1188419A (ja) |
| DE (2) | DE3271603D1 (ja) |
| WO (1) | WO1983002199A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984000852A1 (en) * | 1982-08-12 | 1984-03-01 | Ncr Co | Non-volatile semiconductor memory device |
| JP2515715B2 (ja) * | 1984-02-24 | 1996-07-10 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| EP0215064A1 (en) * | 1985-03-08 | 1987-03-25 | Ncr Corporation | Floating gate nonvolatile field effect memory device |
| JP2664685B2 (ja) * | 1987-07-31 | 1997-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5017979A (en) | 1989-04-28 | 1991-05-21 | Nippondenso Co., Ltd. | EEPROM semiconductor memory device |
| US6373093B2 (en) | 1989-04-28 | 2002-04-16 | Nippondenso Corporation | Semiconductor memory device and method of manufacturing the same |
| US5397720A (en) * | 1994-01-07 | 1995-03-14 | The Regents Of The University Of Texas System | Method of making MOS transistor having improved oxynitride dielectric |
| US5478765A (en) * | 1994-05-04 | 1995-12-26 | Regents Of The University Of Texas System | Method of making an ultra thin dielectric for electronic devices |
| JP2871530B2 (ja) * | 1995-05-10 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR0171982B1 (ko) * | 1995-12-02 | 1999-03-30 | 김주용 | 반도체 소자의 필드 산화막 형성방법 |
| GB2389963A (en) * | 1998-12-04 | 2003-12-24 | Nec Electronics Corp | Semiconductor device and method of manufacture |
| US6255233B1 (en) | 1998-12-30 | 2001-07-03 | Intel Corporation | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application |
| US6548422B1 (en) * | 2001-09-27 | 2003-04-15 | Agere Systems, Inc. | Method and structure for oxide/silicon nitride interface substructure improvements |
| US20060113586A1 (en) * | 2004-11-29 | 2006-06-01 | Macronix International Co., Ltd. | Charge trapping dielectric structure for non-volatile memory |
| US9331184B2 (en) | 2013-06-11 | 2016-05-03 | United Microelectronics Corp. | Sonos device and method for fabricating the same |
| KR20250085480A (ko) * | 2023-12-05 | 2025-06-12 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 전자 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2889848A (en) * | 1955-12-22 | 1959-06-09 | Redmer Sons Company | Flow control clamp |
| US3685795A (en) * | 1970-07-06 | 1972-08-22 | Baxter Laboratories Inc | Fluid flow valve |
| GB1428391A (en) * | 1972-06-23 | 1976-03-17 | Avon Medicals | Couplings |
| US4151537A (en) * | 1976-03-10 | 1979-04-24 | Gte Laboratories Incorporated | Gate electrode for MNOS semiconductor memory device |
| US4080965A (en) * | 1976-09-30 | 1978-03-28 | Baxter Travenol Laboratories, Inc. | In-line cannula valve assembly |
| JPS5924547B2 (ja) * | 1976-11-04 | 1984-06-09 | ソニー株式会社 | 不揮発性メモリトランジスタ |
| DE2967538D1 (en) * | 1978-06-14 | 1985-12-05 | Fujitsu Ltd | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride |
| US4217601A (en) * | 1979-02-15 | 1980-08-12 | International Business Machines Corporation | Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure |
-
1982
- 1982-12-09 CA CA000417316A patent/CA1188419A/en not_active Expired
- 1982-12-10 EP EP83900315A patent/EP0096062B1/en not_active Expired
- 1982-12-10 WO PCT/US1982/001731 patent/WO1983002199A1/en not_active Ceased
- 1982-12-10 DE DE8383900315T patent/DE3271603D1/de not_active Expired
- 1982-12-10 DE DE198383900315T patent/DE96062T1/de active Pending
- 1982-12-10 JP JP83500434A patent/JPS58502126A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58502126A (ja) | 1983-12-08 |
| DE96062T1 (de) | 1984-04-26 |
| DE3271603D1 (en) | 1986-07-10 |
| EP0096062B1 (en) | 1986-06-04 |
| CA1188419A (en) | 1985-06-04 |
| WO1983002199A1 (en) | 1983-06-23 |
| EP0096062A1 (en) | 1983-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6458677B1 (en) | Process for fabricating an ONO structure | |
| US6248628B1 (en) | Method of fabricating an ONO dielectric by nitridation for MNOS memory cells | |
| JP4907815B2 (ja) | ２ビットｅｅｐｒｏｍデバイスにおけるｏｎｏ浮遊ゲート電極の製造方法 | |
| US6406960B1 (en) | Process for fabricating an ONO structure having a silicon-rich silicon nitride layer | |
| US5731238A (en) | Integrated circuit having a jet vapor deposition silicon nitride film and method of making the same | |
| KR970009976B1 (ko) | 증착된 반도체상에 형성된 개선된 유전체 | |
| TWI436455B (zh) | 半導體-氧化物-氮化物-氧化物-半導體（ｓｏｎｏｓ）氧化物-氮化物-氧化物（ｏｎｏ）堆疊縮放 | |
| JPH0548631B2 (ja) | ||
| US6319775B1 (en) | Nitridation process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device | |
| US6461949B1 (en) | Method for fabricating a nitride read-only-memory (NROM) | |
| US6127227A (en) | Thin ONO thickness control and gradual gate oxidation suppression by b. N.su2 treatment in flash memory | |
| JPH0371674A (ja) | 絶縁層の製造方法 | |
| US20050045943A1 (en) | [non-volatile memory cell and fabrication thereof] | |
| US7001810B2 (en) | Floating gate nitridation | |
| US6297092B1 (en) | Method and structure for an oxide layer overlaying an oxidation-resistant layer | |
| KR19990068059A (ko) | 금속 산화물 반도체 실리콘 소자 제조 방법 | |
| US5977585A (en) | Deposited tunneling oxide | |
| US6339000B1 (en) | Method for fabricating interpoly dielectrics in non-volatile stacked-gate memory structures | |
| US6649514B1 (en) | EEPROM device having improved data retention and process for fabricating the device | |
| JP3140023B2 (ja) | 半導体装置及びその製造方法 | |
| US6620705B1 (en) | Nitriding pretreatment of ONO nitride for oxide deposition | |
| KR100416816B1 (ko) | 반도체소자의플로팅게이트형성방법 | |
| JP2004146665A (ja) | 半導体装置の製造方法 | |
| US6858496B1 (en) | Oxidizing pretreatment of ONO layer for flash memory | |
| KR100274352B1 (ko) | 플래쉬메모리셀제조방법 |