JPH0548991B2 - - Google Patents
Info
- Publication number
- JPH0548991B2 JPH0548991B2 JP61158337A JP15833786A JPH0548991B2 JP H0548991 B2 JPH0548991 B2 JP H0548991B2 JP 61158337 A JP61158337 A JP 61158337A JP 15833786 A JP15833786 A JP 15833786A JP H0548991 B2 JPH0548991 B2 JP H0548991B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level
- signal
- output
- comparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画信号レベルの制御方式を改良した原
稿読取り回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an original reading circuit with an improved image signal level control method.
第３図は従来の原稿読取り回路の一例を示す。
第３図において、２は二値化データ出力端子、３
は背景制御を行なう区間信号の入力端子、１は
CCD、４，７は抵抗器、１は一定の利得を持つ
増幅器、６は可変抵抗素子、８はコンデンサ、９
はダイオード、１０はアナログスイツチ、１１，
１２はコンパレータ、＋V1は出力端における背景
レベルの電圧、＋VSは画信号の二値化のためのス
ライス電圧である。
FIG. 3 shows an example of a conventional document reading circuit.
In Fig. 3, 2 is a binary data output terminal;
is the input terminal of the interval signal that performs background control, 1 is the input terminal of the section signal that performs background control,
CCD, 4 and 7 are resistors, 1 is an amplifier with constant gain, 6 is a variable resistance element, 8 is a capacitor, 9
is a diode, 10 is an analog switch, 11,
12 is a comparator, +V 1 is a background level voltage at the output end, and +V S is a slice voltage for binarizing the image signal.
始めに、CCD１から出力された画信号は抵抗
器４と可変抵抗素子６により分圧され増幅器によ
つて増幅されコンパレータ１１に入力される。コ
ンパレータ１１では増幅された画信号が＋V1を
越えた場合、コンパレータ１１の出力電圧が上が
りアナログスイツチ１０のON区間を通してダイ
オード９に印加される。ダイオード９は順方向バ
イアスとなりコンデンサ８を充電し可変抵抗素子
６のゲート電圧を上げる。可変抵抗素子６のゲー
ト電圧が上がると可変抵抗素子６の抵抗値が減少
し、増幅器５への入力電圧を下げ再び増幅器５で
増幅しコンパレータ１１に入力され増幅した画信
号が＋V1より低い場合、コンパレータ１１の出
力電圧は下がりアナログスイツチ１０のON区間
を通してダイオード９に印加されるがダイオード
９は逆方向バイアスとなり、ダイオード９はカツ
トオフしてしまう。すると、コンデンサ８に充電
されていた電圧は抵抗器７を通してゆつくり放電
して行き可変抵抗素子６のゲート電圧を下げて行
く。可変抵抗素子６のゲート電圧が下がると、可
変抵抗素子６の抵抗値が増加し、増幅器５への入
力電圧を上げる。上述した動作をくりかえしなが
らCCD１からの画信号のレベルは＋V1の電圧に
かぎりなく近きコンパレータ１２により＋VSと
比較され二値化データを得ていた。 First, an image signal output from the CCD 1 is voltage-divided by a resistor 4 and a variable resistance element 6, amplified by an amplifier, and input to a comparator 11. When the amplified image signal exceeds + V1 in the comparator 11, the output voltage of the comparator 11 increases and is applied to the diode 9 through the ON period of the analog switch 10. The diode 9 becomes forward biased, charges the capacitor 8, and increases the gate voltage of the variable resistance element 6. When the gate voltage of the variable resistance element 6 increases, the resistance value of the variable resistance element 6 decreases, the input voltage to the amplifier 5 is lowered, the amplifier 5 amplifies it again, and the image signal input to the comparator 11 is lower than +V 1 . , the output voltage of the comparator 11 decreases and is applied to the diode 9 through the ON period of the analog switch 10, but the diode 9 becomes reverse biased and is cut off. Then, the voltage charged in the capacitor 8 is slowly discharged through the resistor 7, and the gate voltage of the variable resistance element 6 is lowered. When the gate voltage of variable resistance element 6 decreases, the resistance value of variable resistance element 6 increases, and the input voltage to amplifier 5 increases. While repeating the above-described operation, the level of the image signal from the CCD 1 was as close as possible to the voltage +V 1 and was compared with +V S by the comparator 12 to obtain binarized data.
次に、第３図、第４図及び第５図を参照しなが
ら画信号の状態を説明する。 Next, the state of the image signal will be explained with reference to FIGS. 3, 4, and 5.
１５はCCDの有効画信号領域、１６は原稿の
読取り幅、１７は１０をONさせる領域を示す。
又、波形左側の１，０はON，OFFの状態を示
し、Ｗは白のレベル、Ｂは黒のレベルであること
を示す。第４図は全白の原稿を読取つた場合の波
形であり、第５図は全黒の原稿を読取つた場合の
波形である。 Reference numeral 15 indicates the effective image signal area of the CCD, 16 indicates the reading width of the document, and 17 indicates the area where 10 is turned ON.
Further, 1 and 0 on the left side of the waveform indicate ON and OFF states, W indicates a white level, and B indicates a black level. FIG. 4 shows waveforms when an all-white original is read, and FIG. 5 shows waveforms when an all-black original is read.
CCD１により原稿を読取つた画信号２０１の
原稿幅１６の領域では原稿の背景によつてレベル
が変化しており、その原稿幅１６の領域のレベル
を一定レベルにする為、外部制御信号２０４を入
力しアナログスイツチ１０をONさせる。その結
果、信号２０２の領域１６が一定のレベル＋V1
となりレベル＋VSにより二値化され二値化デー
タ２０３を得ることができる。しかし従来の回路
では原稿が全白であつても全黒であつても二値化
データは白レベルとなつていた。 The level of the image signal 201 in the original width 16 area of the original read by the CCD 1 changes depending on the background of the original, and in order to keep the level of the original width 16 area at a constant level, an external control signal 204 is input. Then turn on analog switch 10. As a result, region 16 of signal 202 is at a constant level +V 1
Then, the signal is binarized by level +V S to obtain binarized data 203. However, in conventional circuits, whether the original is completely white or completely black, the binary data is at the white level.
しかしながら、従来の原稿読取り回路は、アナ
ログスイツチのON区間で制御しているため、ア
ナログスイツチがONの時CCDの出力信号が黒レ
ベルであつた場合、その黒のレベルが＋V1のレ
ベルになるよう動作する。すると、＋VSのレベル
を越えてしまい、ほんらい黒である信号を誤まつ
て白と認識し二値化データとして出力してしまう
欠点があつた。
However, since conventional document reading circuits are controlled during the ON period of the analog switch, if the CCD output signal is at a black level when the analog switch is ON, the black level becomes +V 1 level. It works like that. When this happens, the signal exceeds the +V S level, causing a signal that is almost black to be mistakenly recognized as white and output as binary data.
本発明の原稿読取り回路は、上記の欠点を解決
するためにアナログスイツチのON区間以外の
CCD出力信号レベルを検出し、新たに設けたコ
ンパレータにより可変抵抗素子のゲート電圧を制
御し、増幅器への入力信号に一定の制御を設けさ
せる回路を有している。
In order to solve the above-mentioned drawbacks, the original reading circuit of the present invention is designed to
It has a circuit that detects the CCD output signal level, controls the gate voltage of the variable resistance element using a newly installed comparator, and provides certain control over the input signal to the amplifier.
本発明の原稿読取り回路は、原稿の画情報を光
から電気信号に変換する光電変換手段と、前記光
電変換手段より出力された電気信号のレベルを可
変する可変抵抗器と、前記可変抵抗器によつて可
変された電気信号を増幅するための一定の利得を
持つた増幅手段と、前記増幅手段により増幅され
た電気信号のレベルと背景レベルの電圧とを比較
する第１の比較手段と、前記第１の比較手段から
の出力信号を入切断するために、原稿幅の領域を
示す信号により開閉する入切断手段と、画信号の
二値化のためのスライス電圧と前記増幅手段によ
り増幅された電気信号のレベルとを比較する第２
の比較手段と、あらかじめ定められた電圧と前記
可変抵抗器によつて可変された電気信号のピーク
値のレベルとを比較する第３の比較手段とを具備
し、前記増幅手段により増幅された信号レベルが
背景レベルの電圧より高い場合に第１の比較手段
より出力される電圧と、前記可変抵抗器によつて
可変された電気信号のピーク値のレベルが前記あ
らかじめ定められた電圧より高い場合に第３の比
較手段より出力される電圧のうちの高いほうによ
り前記可変抵抗器の抵抗値を変化させることを特
徴とする。 A document reading circuit according to the present invention includes a photoelectric conversion means for converting image information of a document from light into an electric signal, a variable resistor for varying the level of the electric signal output from the photoelectric conversion means, and a variable resistor for changing the level of the electric signal output from the photoelectric conversion means. amplifying means having a constant gain for amplifying the electrical signal thus varied; first comparing means for comparing the level of the electrical signal amplified by the amplifying means with a background level voltage; In order to input and disconnect the output signal from the first comparison means, an input and disconnection means is opened and closed according to a signal indicating the document width area, and a slice voltage for binarizing the image signal and amplified by the amplification means are provided. The second step is to compare the level of the electrical signal.
and third comparison means for comparing a predetermined voltage with the level of the peak value of the electrical signal varied by the variable resistor, the signal amplified by the amplification means. The voltage output from the first comparison means when the level is higher than the background level voltage and the level of the peak value of the electric signal varied by the variable resistor are higher than the predetermined voltage. It is characterized in that the resistance value of the variable resistor is changed depending on the higher of the voltages outputted from the third comparison means.
次に、本発明について図面を参照して説明す
る。
Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の回路図である。１
〜１２，＋V1，＋VSは第３図の同一記号と同じも
のである。１３はダイオード、１４はコンパレー
タ、＋V2はリミツター電圧である。 FIG. 1 is a circuit diagram of an embodiment of the present invention. 1
~12, +V 1 , +V S are the same as the same symbols in FIG. 13 is a diode, 14 is a comparator, and +V 2 is a limiter voltage.
第２図は全黒の原稿を読取つた時の第１図の回
路図の各部の波形である。 FIG. 2 shows waveforms at various parts of the circuit diagram of FIG. 1 when an all-black original is read.
CCD１より出力された信号は抵抗器４と可変
抵抗素子６で分圧され増幅器５に入力され増幅し
てコンパレータ１１に入力される。コンパレータ
１１では＋V1の電圧で比較され＋V1より低けれ
ばコンパレータ１１の出力電圧は低くなりアナロ
グスイツチ１０のON区間を通りダイオード９を
カツトオフさせコンデンサ８に充電していた電圧
を抵抗器７を通して放電して行き可変抵抗素子６
のゲート電圧を下げ、可変抵抗素子６の抵抗値を
大きくする。可変抵抗素子６の抵抗値が大きくな
れば増幅器５への入力レベルは大きくなる。そこ
で増幅器５への入力レベルのピーク値をコンパレ
ータ１４で＋V2と比較し＋V2を越えたならばコ
ンパレータ１４の出力電圧を高くしダイオード１
３を通してコンデンサ８を充電し可変抵抗素子６
のゲート電圧を上げ可変抵抗素子６の抵抗値を下
げ、増幅器５への入力レベルを下げて、黒レベル
の信号を＋VSを越えない様に制御する。すなわ
ち、第２図の画信号１０１の電圧が可変抵抗素子
６の抵抗値が増せば大きくなり、増幅器５によつ
て増幅され画信号１０２となる。その時、画信号
１０１の電圧VAが画信号１０２の電圧VBになり、
電圧VBが電圧＋VSを越えないように画信号１０
１の電圧のピーク値を電圧＋V2になつた所で検
出し可変抵抗素子６の抵抗値を制御する。その結
果、二値化された信号１０３は黒レベルの所は黒
と検出できる。又、原稿が全白の場合は画信号１
０１の電圧が電圧＋V2を越えることがないので
コンパレータ１４の出力電圧は常に低く、ダイオ
ード１３はカツトオフしているので従来の回路と
同じ動作となる。 The signal output from the CCD 1 is voltage-divided by a resistor 4 and a variable resistance element 6, inputted to an amplifier 5, amplified, and inputted to a comparator 11. The comparator 11 compares the voltage with +V 1 , and if it is lower than +V 1 , the output voltage of the comparator 11 becomes low, passes through the ON section of the analog switch 10, cuts off the diode 9, and discharges the voltage charged in the capacitor 8 through the resistor 7. Then variable resistance element 6
The gate voltage of the variable resistance element 6 is lowered, and the resistance value of the variable resistance element 6 is increased. As the resistance value of the variable resistance element 6 increases, the input level to the amplifier 5 increases. Therefore, the peak value of the input level to the amplifier 5 is compared with +V 2 by the comparator 14, and if it exceeds +V 2 , the output voltage of the comparator 14 is increased and the diode 1
3 to charge the capacitor 8 through the variable resistance element 6.
The gate voltage is increased to lower the resistance value of the variable resistance element 6, and the input level to the amplifier 5 is lowered to control the black level signal so that it does not exceed +V S. That is, the voltage of the image signal 101 in FIG. 2 increases as the resistance value of the variable resistance element 6 increases, and is amplified by the amplifier 5 to become the image signal 102. At that time, the voltage V A of the image signal 101 becomes the voltage V B of the image signal 102,
Image signal 10 so that voltage V B does not exceed voltage + V S
The peak value of the voltage 1 is detected when the voltage reaches +V 2 and the resistance value of the variable resistance element 6 is controlled. As a result, the binarized signal 103 can be detected as black at the black level. Also, if the original is completely white, image signal 1
Since the voltage of 01 never exceeds the voltage + V2 , the output voltage of the comparator 14 is always low, and the diode 13 is cut off, so the operation is the same as that of the conventional circuit.
以上説明したように本発明は新たに一定の制限
回路を設けることにより原稿に忠実な二値化デー
タを得る効果がある。
As explained above, the present invention has the effect of obtaining binary data faithful to the original by newly providing a certain limiting circuit.
第１図は本発明の一実施例を示す回路図、第２
図は第１図の動作を示す波形図、第３図は従来例
の回路図、第４図、第５図は第３図の動作を示す
波形図である。
１……CCD、２……二値化データ出力電子、
３……背景制御区間信号入力端子、４，７……抵
抗器、５……一定の利得を持つ増幅器、６……可
変抵抗素子、８……コンデンサ、９，１３……ダ
イオード、１０……アナログスイツチ、１１……
コンパレータ、１２……コンパレータ、１４……
コンパレータ、１５……CCDの有効画信号領域、
１６……原稿幅、１７……アナログスイツチの
ON区間、＋V1……出力端における背景レベルの
電圧、＋V2……リミツター電圧、＋VS……二値化
のためのスライス電圧、Ｇ……接地。
Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
3 is a waveform diagram showing the operation of FIG. 1, FIG. 3 is a circuit diagram of a conventional example, and FIGS. 4 and 5 are waveform diagrams showing the operation of FIG. 3. 1...CCD, 2...Binarized data output electronic,
3...Background control section signal input terminal, 4, 7...Resistor, 5...Amplifier with constant gain, 6...Variable resistance element, 8...Capacitor, 9, 13...Diode, 10... Analog switch, 11...
Comparator, 12... Comparator, 14...
Comparator, 15... Effective image signal area of CCD,
16... Original width, 17... Analog switch
ON section, +V 1 ... Background level voltage at the output terminal, +V 2 ... Limiter voltage, +V S ... Slice voltage for binarization, G ... Ground.
Claims (1)
電変換手段と、 前記光電変換手段より出力された電気信号のレ
ベルを可変する可変抵抗器と、 前記可変抵抗器によつて可変された電気信号を
増幅するための一定の利得を持つた増幅手段と、 前記増幅手段により増幅された電気信号のレベ
ルと背景レベルの電圧とを比較する第１の比較手
段と、 前記第１の比較手段からの出力信号を入切断す
るために、原稿幅の領域を示す信号により開閉す
る入切断手段と 画信号の二値化のためのスライス電圧と前記増
幅手段により増幅された電気信号のレベルとを比
較する第２の比較手段と、 あらかじめ定められた電圧と前記可変抵抗器に
よつて可変された電気信号のピーク値のレベルと
を比較する第３の比較手段とを具備し、 前記増幅手段により増幅された信号レベルが背
景レベルの電圧より高い場合に第１の比較手段よ
り出力される電圧と、前記可変抵抗器によつて可
変された電気信号のピーク値のレベルが前記あら
かじめ定められた電圧より高い場合に第３の比較
手段より出力される電圧のうちの高いほうにより
前記可変抵抗器の抵抗値を変化させることを特徴
とする原稿読取り回路。[Scope of Claims] 1. A photoelectric conversion means for converting image information of a document from light into an electric signal; a variable resistor for varying the level of the electric signal output from the photoelectric conversion means; amplifying means having a constant gain for amplifying the electrical signal varied by the amplifying means; first comparing means for comparing the level of the electrical signal amplified by the amplifying means with a background level voltage; an on/off means that opens and closes in response to a signal indicating an area of the document width in order to input/cut off the output signal from the comparing means 1; a slice voltage for binarizing the image signal; and an electric signal amplified by the amplifying means. and third comparing means for comparing a predetermined voltage with a peak value level of the electrical signal varied by the variable resistor, When the signal level amplified by the amplifying means is higher than the background level voltage, the voltage output from the first comparing means and the level of the peak value of the electric signal varied by the variable resistor are equal to the predetermined level. A document reading circuit characterized in that when the voltage is higher than a predetermined voltage, the resistance value of the variable resistor is changed by the higher of the voltages output from the third comparing means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61158337A JPS6313576A (en) | 1986-07-04 | 1986-07-04 | Original reading circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61158337A JPS6313576A (en) | 1986-07-04 | 1986-07-04 | Original reading circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6313576A JPS6313576A (en) | 1988-01-20 |
| JPH0548991B2 true JPH0548991B2 (en) | 1993-07-23 |
Family
ID=15669429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61158337A Granted JPS6313576A (en) | 1986-07-04 | 1986-07-04 | Original reading circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313576A (en) |
-
1986
- 1986-07-04 JP JP61158337A patent/JPS6313576A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6313576A (en) | 1988-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003447B1 (en) | Schmittrigger circuit | |
| US4748419A (en) | Isolation amplifier with precise timing of signals coupled across isolation barrier | |
| US4835486A (en) | Isolation amplifier with precise timing of signals coupled across isolation barrier | |
| US4272789A (en) | Pulse-forming circuit for on/off conversion of an image analysis signal | |
| US3723649A (en) | Adaptive binary state decision system | |
| US3832627A (en) | Transistor circuit with slow voltage rise and fast voltage fall characteristic | |
| JPH0564395B2 (en) | ||
| KR20000075877A (en) | Voltage divider providing switchable resolution | |
| US4142110A (en) | Circuit to eliminate DC bias | |
| JPH0113658B2 (en) | ||
| US4965692A (en) | Overload detector and protection circuit | |
| JPS5927499B2 (en) | Background density compensation circuit | |
| JPS6313576A (en) | Original reading circuit | |
| US5781039A (en) | Frequency controlled switch | |
| JP2856787B2 (en) | Binarization circuit, intermediate level detection circuit, and peak envelope detection circuit | |
| JPH0479784A (en) | Current limit circuit for pwm amplifier | |
| JPH0528814Y2 (en) | ||
| US5907300A (en) | A/D conversion device with dynamic input control | |
| JPS5845874B2 (en) | Video signal quantization method | |
| JP3182164B2 (en) | Pulse demodulation circuit | |
| JP3113775B2 (en) | Binarization circuit | |
| JPH0438566Y2 (en) | ||
| JPS6190283A (en) | Background density compensation circuit | |
| JP2671007B2 (en) | Image sensor circuit | |
| JPS6336764Y2 (en) |