JPH0549593B2 - - Google Patents
Info
- Publication number
- JPH0549593B2 JPH0549593B2 JP59219876A JP21987684A JPH0549593B2 JP H0549593 B2 JPH0549593 B2 JP H0549593B2 JP 59219876 A JP59219876 A JP 59219876A JP 21987684 A JP21987684 A JP 21987684A JP H0549593 B2 JPH0549593 B2 JP H0549593B2
- Authority
- JP
- Japan
- Prior art keywords
- brake
- integral
- speed
- released
- elevator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Elevator Control (AREA)
Description
【発明の詳細な説明】
〔発明の分野〕
本発明はエレベータの速度制御方法に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method for controlling the speed of an elevator.
第4図はエレベータ速度制御の一例を示すブロ
ツク図である。
FIG. 4 is a block diagram showing an example of elevator speed control.
同図において、1はエレベータの速度指令1a
を発生する速度指令発生装置、2は速度指令1a
およびエレベータ駆動用電動機3の回転速度を検
出するための速度検出器4からの速度信号4aを
入力する速度制御器、10はエレベータ乗かご7
の積載荷重を検出する荷重検出装置8からの荷重
信号8aにより、乗かごとつり合いおもり9の不
平衡トルクを補償するための荷重補償信号10a
を出力する荷重補償回路、5は速度制御器2の出
力信号2a、電動機3の電流を検出する電流検出
機6からの電流信号6aおよび荷重補償信号10
aを入力する電流制御器、11は電流制御器5の
出力信号5aにより電動機3を制御するための電
力変換装置である。又、12は電動機回転軸に直
接又は減速機を介して結合される綱車、13は綱
車12を介して、乗かご7とつり合いおもり9を
接続する主索、14はブレーキ装置である。 In the same figure, 1 is the elevator speed command 1a
2 is a speed command generator that generates a speed command 1a.
and a speed controller which inputs a speed signal 4a from a speed detector 4 for detecting the rotational speed of the elevator driving electric motor 3; 10 is an elevator car 7;
A load compensation signal 10a for compensating for the unbalanced torque of the car and the counterweight 9 based on the load signal 8a from the load detection device 8 that detects the live load of the car.
A load compensation circuit 5 outputs an output signal 2a of the speed controller 2, a current signal 6a from a current detector 6 that detects the current of the motor 3, and a load compensation signal 10.
11 is a power conversion device for controlling the electric motor 3 using the output signal 5a of the current controller 5. Further, 12 is a sheave connected directly to the electric motor rotating shaft or via a speed reducer, 13 is a main rope connecting the car 7 and the counterweight 9 via the sheave 12, and 14 is a brake device.
第5図は第4図中の速度制御器2の構成例を示
す図である。同図において、21は演算増幅器、
22,23,24は抵抗器、25はコンデンサで
比例積分回路を構成する。26は、制御停止時に
コンデンサ25の蓄積をクリアするためのスイツ
チである。第5図に示したような比例積分で構成
される速度制御器は、乗かご7の積載荷重の変動
に対し、制御系としての定常偏差量が零となり、
高精度な速度制御、着床制御を必要とするエレベ
ータ制御系にはきわめて好適である。 FIG. 5 is a diagram showing an example of the configuration of the speed controller 2 in FIG. 4. In the figure, 21 is an operational amplifier;
22, 23, and 24 are resistors, and 25 is a capacitor, which constitute a proportional-integral circuit. 26 is a switch for clearing the accumulation in the capacitor 25 when the control is stopped. The speed controller configured with proportional integral as shown in FIG.
It is extremely suitable for elevator control systems that require highly accurate speed control and floor landing control.
しかしながら、エレベータにおいては安全性を
確保するため、また乗り心地を良好にするため
に、起動時にはブレーキを釈放した状態(ブレー
キをかけた状態)で上記荷重補償信号10aによ
り不平衡トルク制御を行なつてからブレーキを開
放する方法や、着床時、電動機3を停止状態まで
制御し、ブレーキを釈放してから制御を停止する
方法が行なわれている。特に、着床時において、
ブレーキを釈放してからも一定の遅延時間が経過
するまでの間は、制御が継続して行われている。
これは、ブレーキを釈放するタイミングよりも制
御を停止するタイミングの方が早いと、乗かごが
落下する危険性があるためである。 However, in order to ensure safety and improve ride comfort in elevators, unbalanced torque control is performed using the load compensation signal 10a with the brakes released (brakes applied) at startup. There are two methods: one is to control the electric motor 3 until it is stopped when the passenger lands on the floor, and then the control is stopped after the brake is released. Especially at the time of implantation,
Control continues until a certain delay time elapses after the brake is released.
This is because if the timing of stopping the control is earlier than the timing of releasing the brake, there is a risk that the car may fall.
このような、ブレーキ釈放後から制御が行われ
ている間、理論的に完全に適性な制御が行われた
場合には、速度制御器2のコンデンサ25は充電
されない。ところが、現実の制御系では常に誤差
が存在する。例えば、速度指令信号1aには常に
偏差が内在し、また演算増幅器21自体にも偏差
が存在する。よつて、このブレーキ釈放後から制
御が行われている間、コンデンサ25は充電され
る。この結果、乗かごが停止しているにもかかわ
らず電動機3に流れる制御電流が増大し、素子の
損傷を招いたり、電動機3から騒音が発生するな
どの問題が発生していた。 While such control is being performed after the brake is released, if theoretically completely appropriate control is performed, the capacitor 25 of the speed controller 2 will not be charged. However, in real control systems, errors always exist. For example, there is always a deviation in the speed command signal 1a, and there is also a deviation in the operational amplifier 21 itself. Therefore, the capacitor 25 is charged while the control is being performed after the brake is released. As a result, the control current flowing through the electric motor 3 increases even though the car is stopped, causing problems such as damage to elements and generation of noise from the electric motor 3.
本発明は上記、比例積分で構成される速度制御
器の制御タイミングの変更により、上記不具合を
改善した速度制御方法を提供することを目的とす
る。
It is an object of the present invention to provide a speed control method that improves the above-mentioned problems by changing the control timing of the speed controller configured by proportional integration.
本発明はエレベータブレーキ装置のブレーキの
状態に応じ速度制御器の積分動作を制御して、不
適正な積分動作を防止するようにしたものであ
る。
The present invention prevents improper integral operation by controlling the integral operation of a speed controller according to the state of the brake of an elevator brake device.
第1図に本発明に係る方法の実施に用いられる
速度制御器の構成例を示す。この速度制御器は、
例えば第4図のシステムの速度制御器2として用
いられる。第1図において、31〜34は演算増
幅器、35〜43は抵抗器、44はコンデンサ、
45,46はスイツチである。演算増幅器31,
32,34は比例の反転加算回路、33は積分回
路をそれぞれ構成する。又、スイツチ45は速度
制御開始時に開放して積分特性とし、速度制御停
止に閉成してコンデンサ44をクリアする。更に
スイツチ46はブレーキの開放に同期して閉成
し、信号の入力を許可しブレーキ釈放時に開放し
て入力を遮断する。
FIG. 1 shows an example of the configuration of a speed controller used to implement the method according to the present invention. This speed controller is
For example, it is used as the speed controller 2 in the system shown in FIG. In FIG. 1, 31 to 34 are operational amplifiers, 35 to 43 are resistors, 44 is a capacitor,
45 and 46 are switches. operational amplifier 31,
32 and 34 constitute proportional inverting and adding circuits, and 33 constitutes an integrating circuit, respectively. Further, the switch 45 is opened when speed control is started to obtain an integral characteristic, and is closed when speed control is stopped to clear the capacitor 44. Furthermore, the switch 46 closes in synchronization with the release of the brake to permit input of a signal, and opens when the brake is released to cut off the input.
まずエレベータ起動時の動作について説明す
る。上記荷重補償信号10aによりブレーキ釈放
状態で不平衡トルク制御が開始され、次にブレー
キが開放される。ブレーキ開放に同期して、スイ
ツチ45が開き、スイツチ46が閉じ、同時に速
度指令が発生して信号1aを入力し比例積分特性
で速度制御が開始される。速度制御開始時、コン
デンサ44の充電は零から開始される。更に、不
平衡トルク補償を行なわない場合でも同一のタイ
ミングで制御を開始すれば、ブレーキ開放と同時
に比例特性、積分特性の作用により吊り落とし、
飛び出しを防止するように、速度制御器が作用す
る。 First, the operation when the elevator starts will be explained. Unbalanced torque control is started in the brake released state by the load compensation signal 10a, and then the brake is released. In synchronization with the release of the brake, switch 45 opens and switch 46 closes, and at the same time a speed command is generated, signal 1a is input, and speed control is started using proportional-integral characteristics. At the start of speed control, charging of the capacitor 44 is started from zero. Furthermore, even if unbalanced torque compensation is not performed, if control is started at the same timing, the suspension will drop due to the action of proportional and integral characteristics at the same time as the brake is released.
A speed controller acts to prevent ejection.
次に着床停止時について説明する。 Next, a description will be given of when the implantation stops.
着床時は速度制御器のコンデンサ44が積分作
用により、不平衡トルクの誤差を補償した形で高
精度な着床制御が行なわれる。エレベータが完全
停止に近い状態でブレーキがまず釈放し、ブレー
キ釈放信号に同期してスイツチ46が開き、積分
器への入力を遮断する。スイツチ46の開放と同
時にコンデンサ44の充電量はその時の値に固定
される。さらに遅延時間を持つてスイツチ45が
閉じコンデンサ44の充電をクリアする。尚スイ
ツチ45の閉成によるコンデンサ44の放電は、
上記のようにブレーキの釈放から所定の遅延時間
としなくとも、次にエレベータが起動される前、
従つてブレーキの開放の前であればいつ行なつて
もよい。 At the time of landing, the capacitor 44 of the speed controller performs an integral action to perform highly accurate landing control while compensating for the error of unbalanced torque. The brake is first released when the elevator is close to a complete stop, and the switch 46 opens in synchronization with the brake release signal to cut off the input to the integrator. As soon as the switch 46 is opened, the amount of charge in the capacitor 44 is fixed to the value at that time. After a further delay time, the switch 45 closes and the charge in the capacitor 44 is cleared. Furthermore, the discharge of the capacitor 44 due to the closing of the switch 45 is as follows.
Even if there is no predetermined delay time after the brake is released as described above, before the elevator is started next time,
Therefore, it can be done at any time before the brake is released.
以上の動作を運転毎に行なうので、速度指令信
号1aや演算増幅器の偏差によりコンデンサ44
が不適正に充電されることが防止できる。 Since the above operation is performed every time the operation is performed, the capacitor 44 is
can be prevented from being charged inappropriately.
例えば正常な着床時には、着床のための速度指
令信号1aはほとんど零となつて、積分器の入力
信号も小さくコンデンサ44の充電電圧の変化も
緩やかである。しかしながら、他の要因によつ
て、着床のための速度指令信号が大きい位置、つ
まり、着床誤差の大きい位置で、ブレーキが釈放
した場合など、積分器への入力信号が大きいた
め、コンデンサ44の充電電圧の変化が非常に大
きい場合があり、電動機3への電流指令値が増大
して、電動機電流が過電流になつたりすることが
あるが、本発明によればブレーキ釈放と同時に積
分器への入力信号が遮断されて、コンデンサ44
の充電が固定されるため、電流の増大は防止でき
る。これにより、素子が損傷したり電動機3から
騒音が発生するのを防止することができる。 For example, during normal landing, the speed command signal 1a for landing on the floor is almost zero, and the input signal to the integrator is small, and the change in the charging voltage of the capacitor 44 is gradual. However, due to other factors, such as when the brake is released at a position where the speed command signal for landing is large, that is, at a position where the landing error is large, the input signal to the integrator is large, so the capacitor 44 In some cases, the change in the charging voltage of The input signal to the capacitor 44 is cut off.
Since the charge is fixed, an increase in current can be prevented. This can prevent damage to the elements and generation of noise from the motor 3.
第1図に示したスイツチは継電器等の接点を用
いても実現できるが、電子素子例えば電界効果ト
ランジスタを利用して、構成することもできる。 The switch shown in FIG. 1 can be implemented using contacts such as relays, but it can also be constructed using electronic elements such as field effect transistors.
第1図の例では、積分回路の入力信号を遮断す
るスイツチ46はブレーキの開放、釈放に同期し
て開放閉成するようにしたが、この信号は、例え
ば、ブレーキ装置に設けられたブレーキ動作検出
スイツチに同期した信号により容易に得ることが
可能でありタイミングも確実に得ることができ
る。 In the example shown in FIG. 1, the switch 46 that cuts off the input signal to the integral circuit is opened and closed in synchronization with the release and release of the brake, but this signal can be transmitted, for example, to the brake operation provided in the brake device. This can be easily obtained by using a signal synchronized with the detection switch, and the timing can be obtained reliably.
ブレーキ装置に動作検出スイツチがない場合に
はブレーキ開放指令信号を用いて実現することも
可能である。 If the brake device does not have an operation detection switch, it can also be realized using a brake release command signal.
第2図に、論理演算回路を用いた構成例を示
す。図中47,48は反転の論理演算素子、4
9,50は抵抗、51はコンデンサである。信号
47aはブレーキ開放指令信号に同期して開放時
に“1”、釈放時に“0”となるように入力する。
抵抗器49とコンデンサ51はオンおよびオフの
遅延時間を生じさせるための遅延回路であり、抵
抗50は入力制限用の抵抗である。本回路により
入力のブレーキ開放指令信号47aに対し、出力
信号48aは、遅延時間だけ遅れて動作する。出
力信号“1”でスイツチ44をオンさせるように
構成することとすればよい。遅延時間の設定は、
ブレーキ開放指令信号が与えられてからブレーキ
が実際に開放するまでの遅延時間あるいは、ブレ
ーキが釈放するまでの遅延時間になるように行な
えば、ブレーキの動作に同期した信号を得ること
ができる。 FIG. 2 shows an example of a configuration using a logic operation circuit. In the figure, 47 and 48 are inverted logic operation elements, 4
9 and 50 are resistors, and 51 is a capacitor. The signal 47a is input in synchronization with the brake release command signal so that it becomes "1" when the brake is released and becomes "0" when it is released.
The resistor 49 and the capacitor 51 are a delay circuit for generating on and off delay times, and the resistor 50 is an input limiting resistor. With this circuit, the output signal 48a operates with a delay of a delay time with respect to the input brake release command signal 47a. The switch 44 may be configured to be turned on by the output signal "1". To set the delay time,
If the delay time from when the brake release command signal is applied until the brake is actually released, or the delay time until the brake is released, a signal synchronized with the brake operation can be obtained.
以上、演算増幅器を用いたアナログ回路で説明
したが、デジタル回路の速度制御演算部でも同様
に構成することが可能である。 Although the analog circuit using an operational amplifier has been described above, a similar configuration can be applied to a speed control calculation section of a digital circuit.
第3図に第1図の演算増幅器33で構成される
積分回路と同様の作用をプログラムされたコンピ
ユータに行なわせる場合のフローチヤートを示
す。図示のように、積分入力許可信号の判別によ
り、新規に入力信号を読み込むか、入力信号を零
にセツトするかを決定する。入力信号の零によつ
て積分の演算が停止され、前回の出力値に固定さ
れる。 FIG. 3 shows a flowchart when a programmed computer is caused to perform the same function as the integrating circuit constituted by the operational amplifier 33 of FIG. 1. As shown in the figure, by determining the integral input permission signal, it is determined whether to read a new input signal or set the input signal to zero. The integral operation is stopped by zero of the input signal, and the previous output value is fixed.
以上不平衡トルク制御や停止制御などの特殊な
制御を行なうエレベータについて述べたが、同様
な運転を必要とする他の用途にも適用可能であ
る。 Although the elevators that perform special controls such as unbalanced torque control and stop control have been described above, they can also be applied to other applications that require similar operations.
以上述べたように、本発明では、比例積分特性
で構成されるエレベータの速度制御器においてエ
レベータのブレーキ開放検出信号又は開放指令信
号に同期して積分回路の入力を遮断したり導通さ
せることにより、積分の平常動作又は積分の固定
動作を行なう。従つて、速度指令信号1aや演算
増幅器の偏差により、コンデンサ44が不適正に
充電されることが防止され、素子の損傷や電動機
からの騒音の発生を防止することができる。更
に、エレベータ停止時などには積分出力は零にク
リアされて安全に動作する。
As described above, in the present invention, in an elevator speed controller configured with proportional-integral characteristics, the input of the integral circuit is cut off or made conductive in synchronization with the elevator brake release detection signal or release command signal. Performs normal integral operation or fixed integral operation. Therefore, the capacitor 44 is prevented from being improperly charged due to a deviation in the speed command signal 1a or the operational amplifier, and damage to the element and generation of noise from the motor can be prevented. Furthermore, when the elevator is stopped, the integral output is cleared to zero, allowing safe operation.
第1図は本発明の速度制御器の一構成例を示す
図、第2図は第1図のスイツチ46の動作信号を
得るための回路の例を示す図、第3図は第1図の
積分回路部をデジタル演算で行なう動作を示すフ
ローチヤート、第4図はエレベータ速度制御の一
例を示すブロツク図、第5図は、第4図の速度制
御器の一構成例を示す図である。
1……速度指令発生装置、2……速度制御器、
3……電動機、4……速度検出器、31〜34…
…演算増幅器、35〜43,49,50……抵抗
器、44,51……コンデンサ、45,46……
スイツチ、47,48……論理演算素子。
1 is a diagram showing an example of the configuration of the speed controller of the present invention, FIG. 2 is a diagram showing an example of a circuit for obtaining an operating signal of the switch 46 in FIG. 1, and FIG. FIG. 4 is a flowchart showing the operation of digitally calculating the integrating circuit section, FIG. 4 is a block diagram showing an example of elevator speed control, and FIG. 5 is a diagram showing an example of the configuration of the speed controller shown in FIG. 4. 1...Speed command generator, 2...Speed controller,
3...Electric motor, 4...Speed detector, 31-34...
...Operation amplifier, 35-43, 49, 50...Resistor, 44,51...Capacitor, 45,46...
Switch, 47, 48...Logic operation element.
Claims (1)
し、この比較結果に基づいて速度制御を行なうエ
レベータの制御方法において、速度制御演算に積
分要素を付加し、エレベータのブレーキ釈放時に
上記積分要素が積分動作を停止して積分値が固定
され、エレベータのブレーキ釈放から所定時間経
過した後でかつ次にブレーキを開放する前に前記
積分値が零になることを特徴とするエレベータの
速度制御方法。 2 ブレーキの釈放をブレーキ動作検出スイツチ
で検出し、これに基づき上記積分動作の停止を行
なわせることを特徴とする特許請求の範囲第1項
記載の方法。 3 ブレーキの釈放を指令する指令信号に基づ
き、上記積分動作の停止を行なわせることを特徴
とする特許請求の範囲第1項記載の方法。 4 ブレーキの開放に同期して上記速度指令値の
供給が開始されることを特徴とする特許請求の範
囲第1項記載の方法。 5 ブレーキの開放に同期して上記積分動作を開
始させることを特徴とする特許請求の範囲第1〜
4項のいずれかに記載の方法。[Claims] 1. In an elevator control method in which a speed signal is negatively fed back, compared with a speed command value, and speed control is performed based on the comparison result, an integral element is added to the speed control calculation, and an elevator control method is provided. When the brake is released, the integral element stops the integral operation and the integral value is fixed, and the integral value becomes zero after a predetermined time has elapsed since the elevator brake is released and before the next brake is released. Elevator speed control method. 2. The method according to claim 1, wherein release of the brake is detected by a brake operation detection switch, and the integral operation is stopped based on this. 3. The method according to claim 1, characterized in that the integral operation is stopped based on a command signal instructing release of the brake. 4. The method according to claim 1, wherein the supply of the speed command value is started in synchronization with the release of the brake. 5. Claims 1 to 5 are characterized in that the integral operation is started in synchronization with the release of the brake.
The method described in any of Section 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219876A JPS61101380A (en) | 1984-10-19 | 1984-10-19 | Method of controlling speed of elevator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219876A JPS61101380A (en) | 1984-10-19 | 1984-10-19 | Method of controlling speed of elevator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61101380A JPS61101380A (en) | 1986-05-20 |
| JPH0549593B2 true JPH0549593B2 (en) | 1993-07-26 |
Family
ID=16742442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219876A Granted JPS61101380A (en) | 1984-10-19 | 1984-10-19 | Method of controlling speed of elevator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61101380A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4537043B2 (en) * | 2003-12-09 | 2010-09-01 | 三菱電機株式会社 | Elevator brake control device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430167B2 (en) * | 1973-12-24 | 1979-09-28 |
-
1984
- 1984-10-19 JP JP59219876A patent/JPS61101380A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61101380A (en) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3023335B2 (en) | Elevator emergency operation control device and control method | |
| US4506766A (en) | Method and apparatus for fault time operating of an elevator _ | |
| JPS6223387A (en) | Controller of elevator | |
| JPH0634593B2 (en) | Inverter power transistor protection device | |
| GB2088092A (en) | Control apparatus for electric vehicles | |
| JPH0739002A (en) | Electric vehicle controller | |
| JPH0549593B2 (en) | ||
| JPS6246474B2 (en) | ||
| JPH058962A (en) | Elevator abnormal speed protection circuit | |
| JP2688814B2 (en) | Elevator emergency operation device | |
| JPH0214273B2 (en) | ||
| JPS6116796Y2 (en) | ||
| JPS642984A (en) | Rescue operation device for elevator | |
| JPH0712911B2 (en) | Control device for hoisting / lowering machine | |
| JPH0647884Y2 (en) | Control device for elevator doors | |
| JPS6027627B2 (en) | Elevator failure detection device | |
| JP3279003B2 (en) | Control device for linear motor | |
| JPH05254754A (en) | Control device for elevator | |
| JPS62235181A (en) | Safety device for elevator | |
| JPS6031429Y2 (en) | DC motor control device | |
| JPH012984A (en) | elevator control device | |
| JPS6044226B2 (en) | Elevator safety device | |
| JPS6339511B2 (en) | ||
| JPS6141832B2 (en) | ||
| JPH0633142B2 (en) | Elevator control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |