JPH0550163B2

JPH0550163B2 -

Info

Publication number: JPH0550163B2
Application number: JP59062068A
Authority: JP
Inventors: Jeemusu Metsutsu Aasaa
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1983-03-31
Filing date: 1984-03-29
Publication date: 1993-07-28
Also published as: JPS59186407A; US4484147A

Description

【発明の詳細な説明】（技術分野）本発明は帰還増幅器、特にブートストラツプ構
成の増幅器に関する。

（従来技術とその問題点）米国特許第3868580号（対応日本特許、特公昭
54−15743号）公報は容量性負荷に対して大振幅、
高速電圧変化を高効率且つ正確に駆動するブート
ストラツプ構成の並列帰還増幅器を開示してい
る。この従来増幅器にあつては、入力信号がエミ
ツタ接地トランジスタ段を駆動し、その出力をエ
ミツタ接地段とブートストラツプ構成のエミツタ
フオロワ出力段間に結合する。この構成により、
この増幅器はいずれの極性の電流であつても十分
多量に負荷に供給でき、電流ステアリング回路は
トランジスタのオン・オフスイツチングによるデ
ツドゾーンを生じることなくそのダイナミツクレ
ンジ全体にわたり出力電圧の発生が可能であり、
これにより出力波形の歪を排除することができ
る。大きな電圧励振を可能とするため、この従来
の増幅器にあつては、並列帰還の下側部分もエミ
ツタフオロアの上側部分も共にトーテムポール構
成に付加トランジスタを重ね（従属接続）するこ
とにより、増幅器内の各能動素子に高電圧ストレ
スが生じるのを除去している。この従来の増幅器
の欠点は、並列帰還増幅トランジスタにストレス
が生じるのを避けて正常動作を行わせるには多く
のトランジスタを必要とすること、更にトランジ
スタを付加すると出力電圧の正確な制御が多少減
じるということである。特にオシロスコープにあ
つては、大きな電圧振幅にわたり信号が正確に再
現されなければ偏向板を正確に駆動することはで
きない。

（発明の目的）従つて、本発明の目的の１つは、容量性負荷に
対して十分大振幅且つ高速の電圧変化が生じさせ
ることのできる改良された帰還増幅器を提供する
ことである。

本発明の他の目的は、回路構成が簡単にして、
広帯域であると共に増幅器が正確な帰還増幅器を
提供することである。

本発明の更に他の目的は、２つの電圧レベル間
で高いスルーレートを有し、回路内の能動素子に
対する電圧及び電力ストレスが少なく、しかも定
常消費電力の少ない帰還増幅器を提供することで
ある。

本発明のその他の目的、特徴及び作用効果につ
いては、添付図面を参照しながら次の説明を読む
ことにより、当業者には容易に理解されよう。

（発明の概要）本発明による帰還増幅器は、最少数のトランジ
スタを用いて消費電力を軽減し、高速応答を可能
とし、出力電圧のスルーレートを高め、且つ正確
な増幅度を得る。これにより信号の再現性を良好
ならしめる。本発明の帰還増幅器の好適実施例に
よると、１対の３端子合成トランジスタを使用
し、各合成トランジスタの電流利得は１個のトラ
ンジスタの約倍である。これら合成トランジスタ
対の一方は帰還増幅器のエミツタ接地制御段と
し、他方はエミツタフオロア兼プルアツプ電流路
として使用する。更に、これらトランジスタを使
用することによりオープンループゲインが高くな
る。この帰還増幅器の特徴は、能動素子に不可避
的に存する寄生容量を最小にするトランジスタバ
イアス回路を使用することである。ベース接地増
幅段として動作するトランジスタをエミツタ接地
段と出力端子間に挿入して、エミツタ接地制御素
子のミラー効果を減少する。トランジスタのβ損
失を補償して閉ループゲインをも改善すると共に
ベース接地増幅トランジスタの電圧ストレスを減
少するブートストラツプ構成をも採用している。

（実施例）第１図は本発明による帰還増幅器の一実施例の
回路図を示し、電流源１０で発生した入力信号は
出力端子１２において電圧信号として正確に再現
される。出力端子１２には陰極線管（CRT）等
の容量性負荷に接続される。この増幅器は基本素
子としてトランジスタQ₁と、エミツタがQ₁のベ
ースに接続されたトランジスタQ₂と、帰還抵抗
器１４とを有する。Q₁は増幅制御素子であると
共に出力電圧減少時のプルダウン電流導通路であ
る。一方、Q₂はエミツタフオロアであつて、出
力電圧増加時のプルアツプ電流導通路である。
Q₁のエミツタは接地されている。ベース接地増
幅器として動作するトランジスタQ₃をQ₁のコレ
クタにカスコード接続して帰還増幅器の閉ループ
ゲインを増加すると共にQ₁のミラー効果を低減
する。Q₃のベースは所望のベースバイアス電源
に接続する。抵抗器１６をQ₂のエミツタとQ₃の
コレクタ間に接続し、ダイオード接続トランジス
タQ₄をQ₂のベースからQ₃のコレクタに接続する。
Q₄と抵抗器１６はQ₂のバイアス回路網をなす。
出力電圧が静止及び増加している状態では、Q₄
により抵抗器１６の両端が等電圧に保たれるの
で、抵抗器１６には直流電流がほとんど流れな
い。それは、抵抗器１６両端はQ₂のベース電圧
からみるといずれもQ₂及びQ₄によつてベース・
エミツタ間電圧だけ電圧降下しているからであ
る。静止状態では、負荷には電流は流れず、Q₂
の定常電流はすべて帰還抵抗器１４に流れる。出
力電圧が正（増加）方向に変化するときには、エ
ミツタフオロワのQ₂が負荷に必要なすべての電
流を供給する。出力電圧が負（減少）方向に変化
するときには、抵抗器１６がプルダウン電流導通
路の一部となり、その両端に電圧降下を生じて
Q₂を逆バイアスし、負荷から流れる電流のすべ
てをQ₃及びQ₁を介して接地に流す。

このとき、Q₂が逆バイアスされることにより
正電源＋Vccから電流が流れ込まなくなるので、
容量性負荷からの電流はすばやく接地に流れるこ
とになる。

ブートストラツプ回路網は、トランジスタQ₅、
その付随バイアス抵抗器１８，２０及びコンデン
サ２２より成り、エミツタフオロワ段を駆動する
と共に同時にQ₂の電圧ストレスを軽減し且つQ₂
のコレクタ・ベース間静電容量の影響を減少す
る。これによつて本発明の増幅器は、より効果的
に動作することができる。抵抗器１８及び２０は
所望正電源＋VccとQ₄のコレクタ及びベース共通
接続点との間に直列接続する。Q₅のベースは抵
抗器１８，２０の共通接続点に、コレクタは正電
源＋Vccに、またエミツタはQ₂のコレクタに夫々
接続する。比較的大容量のブートストラツプ・コ
ンデンサ２２をQ₅のベースとQ₂のエミツタ（又
は出力端子１２）間に接続する。本明細書でブー
トストラツプという語は、Q₂の両端電圧をダイ
ナミツク動作状態中は略々一定に維持する技法一
般を意味するものとする。換言すると、この特定
例では出力端子１２に現われた電圧信号をコンデ
ンサ２２を介してQ₅のベースに伝達して、その
結果Q₂のコレクタに伝達する。ブートストラツ
プ・コンデンサ２２の略々一定の電圧降下によ
り、抵抗器２０の両端電圧は略々一定値であるの
で、抵抗器２０はダイナミツク動作状態下では定
電流源となり、ブートストラツプされた電圧信号
をQ₂のベースに印加する。更に、Q₄は出力電圧
が正方向に変化するときには抵抗器１６の両端電
圧を０ボルトに維持されるので電圧信号はQ₄を
介して同様にQ₂のベースに供給される。

第２図の帰還増幅器は第１図の改良型であつ
て、本発明の好適実施例である。説明の便宜上、
第１図の参照符号と同様の符号を用いている。ト
ランジスタQ₁及びQ₂は夫々３端子の合成トラン
ジスタに置換し、単一トランジスタの約２倍の電
流利得を有する構成としている。この３端子合成
トランジスタは米国特許第4236119号公報に開示
されているので、参照されたい。トランジスタ
Q_1A−Q_1B−Q_1C及びトランジスタQ_2A−Q_2B−Q_2C
は高速性が改善され、出力電圧のスルーレートを
増加すると共に高い閉ループゲインを有する。更
に、これら合成トランジスタのバイアス電流は減
少するので、必要な入力信号も少なくてよい。
Q₄のベースはQ_2Bのエミツタに、またそのコレク
タはQ_2Bのベースに接続されている点に注目され
たい。Q_2Bの付加により、先に述べた条件下で抵
抗器１６の両端電圧を０ボルトに維持するには、
Q₄のバイアス効果を２倍にする必要がある。し
かし、Q₄をダイオード接続せず第２図に示すよ
うに変更することにより、単に２個のダイオード
を直列接続することによる寄生容量を付加するこ
となく電圧降下を２倍にできる。また、この構成
により、Q₄のコレクタ・ベース電圧を増加する
ので、一層小型トランジスタの使用が可能とな
り、浮遊容量を減少し、スルーレートが増加す
る。

本発明のこの構成により、Q₃のベースは第１
図の場合の如く固定せず出力電圧にブートストラ
ツプし、Q₃の電圧ストレスを減少でき、もつて
一定破壊電圧に対してより大きな出力電圧振幅が
可能となる。帰還抵抗器１４は２個の直列抵抗器
１４−１と１４−２に置換して、その接続点にエ
ミツタフオロワ・トランジスタQ₆のベースを接
続し、Q₆のエミツタ出力をQ₃のベースに供給す
る。Q₆のエミツタは更に抵抗器２８と所望電源
３０とより成る適当なバイアス回路網に接続す
る。抵抗器１４−１，１４−２の抵抗値は、出力
信号電圧を適当に分圧してQ₆のベースに印加す
るよう選定し、これによりQ₃のベースに適当な
ブートストラツプ作用を生じる。ここに説明した
ブートストラツプ技法は、Q₃の電圧ストレスを
軽減するのみならず、３端子合成トランジスタ
Q₁のβ損失の補償により閉ループゲインをも改
善する。帰還回路網はまた抵抗器２８の抵抗値の
β倍の付加が生じる。ここで、βは周知の如くト
ランジスタの電流ゲインである。よつて、βが減
少すると、帰還も減少して閉ループゲインが増加
する。抵抗器２８の値はこの降下を積極的に活用
して、βの減少による閉ループゲインの損失を補
償し、もつて増幅器の利得をβに対し実質的に無
関係にするか或はβが減少するにつれて増加させ
て他の回路補償を行なわしめることができる。

第２図の好適実施例はモノリシツクIC化に特
に好適である。Q₁，Q₂をカール・バツチエス発
明の米国特許第4236119号に開示する３端子合成
トランジスタに置換すると、高周波特性が改善さ
れると共に制御電流をQ_1BとQ_1Aで共用すること
により入力ベース電流が減少できるので帰還増幅
器の閉ループゲインが改善できる。更にまた、同
様にQ_2Bのベース電流も減少するので、スルーレ
ートが改善される。Q_2Bの導通電流は少ないの
で、Q_2Bを小型化し、スルーレートの改善に役立
たせることができる。Q_1A／Q_1C及びQ_2A／Q_2Cの
トランジスタ接合面積比は、これら３端子合成ト
ランジスタの電流分割を決める。１対１の場合に
は、ベース電流は半分となり、同様に、この比を
高くすると、ベース電流は一層減少する。選択す
る面積比は高閉ループゲイン（大面積比）と高周
波安定性（約１の小面積比）とのかね合いで決ま
る。

以上は本発明の好適実施例についてのみ行つた
ものであるが、本発明の要旨を逸脱することなく
種々の変更変形をなし得ること当業者には理解さ
れよう。例えば、抵抗器１６と並列に（カソード
Q₃のコレクタ側として）ダイオードを接続して
もよい。これによりプルダウン時には低インピー
ダンス導電路を形成し同時にQ₄のエミツタの電
圧励振を制限することにより回路動作を改善す
る。従つて、本発明の技術的範囲にはこれら変更
変形を含むものと解すべきである。

（発明の効果）本発明の帰還増幅器によると、少ないトランジ
スタを用いて容量性付加を大振幅駆動でき、スル
ーレートが高いので高速信号増幅が可能であり、
しかも各能動素子に対する電圧ストレスが軽減で
きる。また入力段トランジスタ及び出力段トラン
ジスタに夫々３個のトランジスタより成る複合ト
ランジスタを用いると、電流ゲインの増加により
入力信号電流が減少できると共に帯域幅の拡大及
び増幅器の応答特性が改善できる。従つて、本発
明の帰還増幅器は、広帯域オシロスコープの水平
偏向増幅器等に使用するのに特に好適である。

【図面の簡単な説明】

第１図は本発明の帰還増幅器の基本回路図、第
２図は本発明の帰還増幅器の好適実施例の回路図
を示す。１０は電流源、１２は出力端子、１４は第１抵
抗器、１６は第２抵抗器、Q₁はエミツタ接地増
幅器を形成するトランジスタ、Q₂はエミツタ・
フオロア段を形成するトランジスタ、Q₃はベー
ス接地増幅器を形成するトランジスタ、Q₄はバ
イアス手段を形成するトランジスタである。

Claims

【特許請求の範囲】１エミツタ接地増幅器とベース接地増幅器とを
カスコード接続し、上記エミツタ接地増幅器のベ
ースを入力端とし、上記ベース接地増幅器のコレ
クタを出力端とする制御入力段と、エミツタ・フオロア段と、上記エミツタ・フオロア段のエミツタ及び上記
エミツタ接地増幅器のベース間に接続された第１
抵抗器と、上記エミツタ・フオロア段のエミツタ及び上記
ベース接地増幅器のコレクタ間に接続された第２
抵抗器と、上記エミツタ・フオロア段のベース及び上記ベ
ース接地増幅器のコレクタ間に接続されたバイア
ス手段とを具え、該バイアス手段は、入力信号が第１極性のとき
は、上記ベース接地増幅器のコレクタ及び上記エ
ミツタ・フオロア段のエミツタ間の電圧差を零に
保ち、入力信号が第２極性のときは、上記ベース
接地増幅器のコレクタ及び上記エミツタ・フオロ
ア段のエミツタ間に上記エミツタ・フオロア段を
逆バイアスするに充分な電圧差を提供することを
特徴とする帰還増幅器。