JPH05507115A - 薄膜状のアルファTaを形成するための方法および構造 - Google Patents

薄膜状のアルファTaを形成するための方法および構造

Info

Publication number
JPH05507115A
JPH05507115A JP91504445A JP50444591A JPH05507115A JP H05507115 A JPH05507115 A JP H05507115A JP 91504445 A JP91504445 A JP 91504445A JP 50444591 A JP50444591 A JP 50444591A JP H05507115 A JPH05507115 A JP H05507115A
Authority
JP
Japan
Prior art keywords
alpha
tantalum
seed layer
substrate
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP91504445A
Other languages
English (en)
Other versions
JPH0819516B2 (ja
Inventor
コルガン、イーヴァン、ジー.
フライアー、ピイーター、エム.
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH05507115A publication Critical patent/JPH05507115A/ja
Publication of JPH0819516B2 publication Critical patent/JPH0819516B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01316—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of elemental metal contacting the insulator, e.g. Ta, W, Mo or Al
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/418—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9335—Product by special process
    • Y10S428/938—Vapor deposition or gas diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 薄膜状のアルファTaを形成するための方法および構造[技術分野] 本発明は、全般的にはアルファTa1lを形成するための構造および方法に関し 、より詳細には、薄膜状のアルファTaを形成するための構造および方法に関す る。窒素を含有する環境で反応性スパッタリングによるTaのシード層を基板上 に成長させ、このTa (N)シード層を使ってアルファTaの層を形成する。
[背景技術] タンタル金属には2つの結晶相がある。抵抗率の低い(12〜2oμΩcm)ア ルファ (bcc)(体心立方)相およびそれより抵抗率の高い(160〜17 0μΩcm)ベータ(正方)相である。アルファ相は抵抗率が低いので、電子工 業の応用分野にはベータ相よりも好ましい。
タンタル膜は一般に、マグネトロン・スパッタリングによって付着する。しかし 、ベータ相は通常、従来のスパッタリング法で付着され、通常の厚さく3000 A未満)の膜用に形成される。これを第1A図に示す。第1A図では、基板上に ベータ・タンタルが形成されている。
大部分の参考文献は、タンタルの特定の相を予測可能な形で再現可能に付着する 方法に関して一貫していない6どの相のタンタルが成長するかを決定する主要な 変数が2つあることを示唆する結果を得た研究者もいる。第1の変数は、付着中 の基板温度であり、第2の変数は真空システムにおける気体汚染の程度である。
このことは、L・マイセル(Maissel)およびR・ブラング(Glang )が、”Handbook of Th1n FilmTechnology” 、 McGraw−Hill、 p、18〜12 (1970年)で論じている 。マイセルおよびブラングは、基板温度が600℃を超えるとアルファ相が形成 されると報告した。また、真空システムの基準圧力が高(、水蒸気、窒素、およ び酸素の含有量が多いと、アルファ相が形成される可能性がある。
これらの知見は、電子工業の応用分野にはそれほど有用ではない。なぜなら、4 00℃を上回る処理温度は通常、デバイス製造に適合しないからである。また、 スパッタ金属付着中にそのように高い基板温度を維持し制御するのは難しい。
さらに、システム内で制御可能な量の不純物を維持することは難しい。
また、N・シュワルツ(S c hwa r t z )およびE−D・ファイ ト(Feit)の研究を含むその他の研究で、これらの結果を使ってどの相のタ ンタルが成長するかを矛盾なく予測できないことが分かった。N・シュワルツお よびE−D・ファイトの”Impurity Effects in t、he  Nucleation of Alpha (bcc)−Tantalum  or Beta−Tantalum Films”、 Journal of  theElectrochemical 5ociety、 Vol、 124 . No、1. p、123〜131(1997年1月)を参照されたい。シュ ワルツおよびファイトは、上記の代りに、アルファ・タンタルの形成をもたらす ”X″不純物の存在を提案した。シュワルツおよびファイトの研究ど、L・マイ セルおよびR・ブラングの研究の違いは、前者では、”X″不純物は、真空チャ ンバ内の気体相中の何かではなく、単に基板上の何かに過ぎないという仮説が立 てられたことである。
最後に、G・ファインシュタイン(Feinstein)およびR・D・バッタ ーマン(Huttemann)は、アルファ・タンタルの形成に対する基板の影 響について研究した。G・ファインシュタインおよびR−D−Aツタ−マンの” Factors Controllingthe 5tructure of  5puttered Tantalum Fi1ms″、 Th1nSolid  Films、 Vol、16. p、129〜145 (1973年)を参照 されたい。
ファインシュタインおよびバッターマンは、基板を3つのグループに分類した。
グループ■には、ベータ・タンタルだけが形成できる、7o59ガラス、石英、 サファイア、ならびに銅やニッケルなどの金属のような基板が含まれた。グルー プIIには、アルファ(bcc)タンタルだけが成長できる基板が含まれた。こ のグループには、金、白金、タングステンなどの厚さ5000Aの金属膜で被覆 された基板が含まれた。最後に、グループIIIには、通常はアルファ・タンタ ルを形成するが、表面の適切な処理により、ベータ・タンタル、またはアルファ とベータの混合物を形成するようにできる基板が含まれた。これには、5000 へのモリブデン、窒化ケイ素、または化学量論量の窒化タンタル(Ta2N)で 被覆された基板が含まれた。G・ファインシュタインおよびR・D・バッターマ ンが記載するような厚い下地層を使用すると、この概念を用いて電子回路用のア ルファ・タンタルを形成することは実際的でなくなる。一般に、デバイス構造に は余分な材料を導入しないことが好ましいので、さまざまな材料(タングステン やモリブデンなど)を使うことは、電子回路用には実際的でない。
米国特許第3558461号では、酸素および窒素の存在下でタンタルを反応性 スパッタし、次に、形成された付着膜を陽極処理およびサーマル・プリエージン グすることにより、薄膜タンタルをベースとするレジスタを製造する方法が開示 されている。N2および02を含む雰囲気中で膜を反応性スパッタして、TCR (抵抗の温度係数)が制御された。抵抗率は、300〜1500μΩcmの範囲 であった。形成された膜は、「酸窒化タンタル」と呼ばれる。これは、本発明の 方法で形成されるアルファ・タンタル膜とは異なる。
米国特許第3847658号では、窒素でドープしたベータ・タンタルの付着が 開示されている。この発明では、窒素でドープしたベータ・タンタルから成る薄 膜電極が適切な非導電性基板上に付着される。この方法は、本発明で開示される アルファ・タンタルど対照的に、コンデンサ形成用のN2でドープされたベータ ・タンタルを形成する。この膜は、0゜1−10%(原子)のN2を有し、抵抗 率が純粋なベータTa膜よりも10〜50%高い。さらに、このベータ・タンタ ルはTa2O,下地層上に成長させたものであるが、本発明者等は、アルファT aの形成のためのシードまたは下地層としてTa(N)を使う方法を開示する。
米国特許第3878079号では、基板を300℃を超える温度まで加熱し、タ ンタル・ターゲット部材に高周波放電を加えることにより、アルファ相bcc  (体心立方)格子中にタンタルの薄膜を形成する方法が開示されている。アルフ ァ・タンタルとベータ・タンタルのどちらが成長するかは、スパッタ・ガス中の N2分圧によって決まる。窒素分圧はスパッタ大気中で提供され、窒素分圧を下 げることにより、次々にTaN、Ta2N、最後にアルファ・タンタルが形成さ れた。
純粋なアルファTaを形成する本発明とは対照的に、このアルファ・タンタルは 外来気体で強(ドープされていた。N2分圧をさらに下げるとベータTaが形成 され、さらに下げると、基板を300℃を上回る温度まで加熱した場合、アルフ ァTaが再び形成できる。300℃より高い温度で形成されるアルファ°タンタ ルの最終的な膜抵抗率は25μΩcmであった。これとは対照的に、本発明の方 法では基板をそれほど高温に加熱する必要はなく、反応性気体が必要なのはシー ド層を付着する際だけであり、米国特許第3878079号で開示された膜の残 りの部分には必要がない。米国特許第3878079号では、Ta205下地層 は基板の洗浄を容易にするために使用された。この下地層は、アルファ・タンタ ル膜の形成には関係がない。
米国特許第4058445号では、非導電性支持部材上にタンタル薄膜電極を装 着した薄膜タンタル・コンデンサを製造する方法が開示されている。タンタル電 極を窒素でドープして、ベータ・タンタルの窒素含有量から窒化タンタルの窒素 含有量までの範囲の窒素含有量が得られている。米国特許第4058445号の 方法は、アルゴン・スパッタ・ガスに10−”トルの分圧でN2を導入すること により、Ta205で被覆された基板上に付着された「アルファ」タンタルを形 成する。これらの「アルファ」タンタル膜は抵抗率が高<(100μΩcm)、 おそらくN2含有量が高い。
米国特許第4251326号では、基板上にアルファ・タンタルのコンデンサ・ ベース電極を形成すると同時に、基板上にアルファ・タンタル陽極処理バス・バ ーを形成することにより、薄膜RCネットワークを形成する方法が開示されてい る。アルファ・タンタル膜は、基板上にタンタル膜をスパッタし、タンタル膜を 熱酸化して下地層を形成した後、付着されたTa205下地層上にアルファ・タ ンタル膜をスパッタすることによって得られた。この下地層の目的は、基板処理 中に腐食性エツチング液による腐食から基板を保護することであり、明らかにア ルファTaの形成と無関係である。これは、アルファ・タンタルの形成にTa( N)シード層または下地層が必要な、本発明とは異なる。上記特許では、アルフ ァ・タンタルは、Ar−N2大気中で3〜6ミリトルの圧力で付着された。得ら れた膜は、BC0411造を有し、10〜20%のN2を含有していた。本発明 は、構造の全体ではなく、シード層だけに窒素が存在するTagを有する。
[発明の目的および要約コ 本発明の目的は、薄腹状のアルファTaを形成する方法を提供することである。
本発明の他の目的は、薄いアルファTa膜を形成するための簡単で再現性の高い 方法を提供することである。
本発明の他の目的は、最終構造の抵抗率を、膜を電子工業の応用分野で使う候補 とするのに十分な低さく40μΩcm以下)に維持することである。
本発明の他の目的は、窒素中で反応性スパッタされたTaをシード層として使用 して、その後のスパッタ中にアルファTaを形成することである。
本発明の他の目的は、Ta(N)シード層を形成するための処理許容範囲を広( することである。
本発明の一態様では、下記の段階を含む、基板上にアルファTaを形成する方法 が開示される。
(a)基板上に、窒素を含む雰囲気中で反応性スパッタされたTa(N)のシー ド層を形成する段階。
(b)Ta (N)シード層上にアルファTaの層を付着する段階。
本発明の別の態様では、基板上にTa(N)のシード層を備え、Ta (N)シ ード層上にアルファTaの追加の層を有し、Ta (N)シード層の厚さが少な くとも20人である構造が開示される。
Ta(N)のシード層の厚さは、20〜500人とすることができる。
スパッタ雰囲気は、0.3〜35.0%の窒素を含有することが好ましい。
アルファTa層は、好ましくは150〜600℃で、より好ましくは150〜3 00℃で付着できる。
[図面の簡単な説明] 斬新であると考えられる本発明の特徴と、本発明に特有の要素については、添付 の特許請求の範囲に詳細に記述する。
図面は例示のためのものにすぎず、実寸に比例してはいない。
しかし、本発明自体は、編成に関しても動作方法に関しても以下の詳細な説明を 添付の図面と併せて参照すればもつともよく理解できよう。
第1A図は、従来技術の方法で付着した、典型的なスパッタTa膜の概略断面図 である。
第1B図は、Ta(N)シード層を使用してアルファTaを形成する方法を示す 、本発明の実施例の概略断面図である。
第2A図は、全構造の抵抗率に対するTa(N)シード層の厚さの効果を示すプ ロットである。
第2B図は、第2A図のプロットを作成するために準備した典型的なサンプルの 概略断面図である。
第3A図は、全構造の抵抗率に対する、シード層付着中の、アルゴン中の窒素濃 度の効果を示すプロットである。
第3B図は、第3A図のプロットを作成するために準儲した典型的なサンプルの 概略断面図である。
[発明の好ましい実施例] 本発明は、基板上にアルファ(bcc)タンタルを再現可能に付着するための簡 単な方法を開示する。この方法では、まず、少量の窒素でドープしたタンタルの 薄いシード層または下地層を付着する。この層を以下ではTa(N)と呼ぶ。
次に、従来の方法で、必要な厚さのタンタル膜を付着する。
本発明の方法で形成される典型的な構造を第1B図に示す。
シード層のドーピングはTa2Nの付着と同じでないことに留意されたい。後者 では、付着プロセス中に気体組成の精密な制御が必要である。様々な金属シード 層が5000人だったファインシュタインおよびバッターマンの研究とは対照的 に、本発明のシード層は、第2A図に示すように極端に薄((32人すなわち3 .2nm)することができる。第2A図では、(Ta (N)シード層とアルフ ァTa層から成る複合構造の)全膜抵抗率をTa (N)シード層の厚さに対し てプロットしである。シード層の厚さが16人(公称厚さ)以下の場合、抵抗率 は50μΩcmより大きく、ベータ・タンタル、またはアルファ・タンタルとベ ータ・タンタルの混合物が形成されることを示した。シード層がこれより厚(, 32〜500A、(公称厚さ)である場合、全抵抗率はアルファ・タンタルが形 成されることを示した。第2A図かられかるように、シード層の厚さがほぼ20 1以上になると、実質的にアルファTaが形成されるが、特に好ましい厚さは3 2〜100Aである。シード層と500人アルファ・タンタル上層の抵抗が並列 であるため、シード層の厚さが増すにつれて、全抵抗率も増加した。
シード層を使用すると、アルファ(b c c)タンタルであるタンタル膜が形 成される。これは、X線回折分析と、前述の抵抗率測定値によって確認されてい る。窒素でドープしたタンタル膜の抵抗率は、通常180μΩcmより高いが、 シード層上に付着されるアルファ・タンタル膜のスタックの抵抗率は、本明細書 の他の部分、たとえば例2で説明するように、厚さに応じて20〜40μΩcm 程度の低さにすることができる。
第3A図は、複合構造または膜の全抵抗率に対する、シード層付着中のアルゴン ・スパッタ・ガス中の窒素の量の効果を示している。Ta(N)シード層の厚さ を250人と一定にし、Ta上層の厚さを25OAとして、アルゴン・スパッタ ・ガス中の窒素の割合を0%から35%まで変化させた。
全抵抗率から、Ta(N)シード層の付着中、アルゴン中に0.3〜35%の窒 素が存在しているとアルファTaが形成されることが分かった。「シード層」の 付着中に窒素が存在しない場合、抵抗率が高く、ベータ・タンタルが形成される ことを示す。ラブフォード後方散乱分光法(RBS)によれば、アルゴン・スパ ッタ雰囲気中の窒素の量を0.5%から35.0%まで変化させると、タンタル ・シード層中には5〜50%の窒素が検出された。アルゴン中に0.3%の窒素 が存在する場合にもアルファ・タンタルが形成されたが、タンタル中の窒素はラ ブフォード後方散乱分光法の検出可能下限より少なかった。
第2A図および第3A図に示すように、アルファTaの形成にとってシード層の 厚さは重大でなく、基板を高温にする必要も、システム不純物を制御する必要も ない。
本発明で開示するプロセスは、初J9J T a付着中にN2を導入することに より、その場で容易に実施できる。第3A図で見たように、シード層中の窒素の 量は重大ではない。(7たがって、高度な反応性スパッタ・プロセスは不要であ る。
アルファ・タンタル層をバッチ装置で付着する場合、基板を意図的に加熱する必 要はない。シングル・ウェーハ装置を使用する場合は、150〜600℃の温度 でアルファTa層が付着できる。アルファTa層は、200’C以下の温度で付 着できることが好ましい。
興 以下の例は、本発明をさらに例示するためのものであり、本発明の範囲を制限す るものではない。
通常、薄いスパッタ膜はベータTaである。バッチ装置によるプロセスが開発さ れた。アルファTaの薄膜を付着するには、Ta(N)シード層を使用する。こ の工程は、32人はどの薄さにできる、窒化Taのシード層を付着する段階(た とえば、スパッタ中にArに5%のN2を含める)と、アルゴン中で窒素なしで Taをスパッタする段階とからなる。
シード層付着中にArスパッタ雰囲気中に0.3〜33.0%のN2を使用し、 シード層を32人を超える厚さにすると、アルファ相が形成された。圧力は、1 0〜100ミリトルの間で変化させ、125人という薄いアルファTa膜が形成 された。参考文献では基板を加熱する必要があると報告されているが、基板には 意図的な加熱は施さなかった。アルファ相とベータ相間の抵抗率の変化が大きい ので、測定技術としては主に面積抵抗率を使用した。さらに、X線回折を行って 形成された相を確認し、ラブフォード後方散乱分光法を使用してシード層の窒素 含有量をめた。X線回折によって、低抵抗率のサンプルにアルファ(bcc)T aが形成されたことが確認された。
例2 シングル・ウェーハ装置を使用し、Ta(N)シード層上にアルファTaの薄い 低抵抗率(20μΩam)の膜を形成するプロセスも開発された。シード層付着 中のN2流量、シード層の厚さ、および基板温度に関する処理許容範囲は広い。
Ta付着条件は次のとおりとした。100OW RF、5゜2ミリトル、ArA r10Osc%N20〜10105c、室温(約20℃)〜300℃の基板温度 。別々に3組のランを行い、シード層付着中のN2流量を変え(○〜]、Osc cm、)、シード層の厚さを変え(50〜20OA)、基板温度を変えた(室温 の20℃から300 ’Cまで)。
第1のランでは、シード層付着中のN2流量を変えた。シード層は厚さ200人 とし、シード層上に750AのTaをさらにスパッタした。これらのランのすべ てにおいて基板温度は200℃とした。シード層がない場合、抵抗率は115μ Ωcmであった。シード層を使用したランでは、抵抗率は23.1〜24.5μ Ωcmであった。これらの膜に対してX線回折を行い、シード層を備えた腹が実 際にアルファTaであることを確認した。
第2組のランではシード層の厚さを50〜200Aの間で変化させ、全厚さは一 定に(公称1000人)維持し7た。基板温度は200℃とした。シード層の厚 さが増すと、シード層の抵抗率が増加するため、全抵抗率(アルファTaとシー ド層)が18.7μΩcmから23.0μΩcmに増加した。
Ar中に5%のN2を含有する混合気体中でシード層をスパッタしたところ、T a(N)の抵抗率は約200μΩcmになった。
最後の1組のランでは、基板の加熱の効果を調べた。全膜厚さを約100o人と し、Ta(N)シード層を200A(Ar中に5%)、Taを750Aとした。
22℃ノサンプルでは、意図的な加熱や冷却は施さなかった。このサンプルでは 温度の制御も監視も行わず、温度は22℃であるものと想定した。22℃、15 0℃、200℃、および300℃のサンプルまたはランの抵抗率から、22℃の ランはベータであり (104μΩcm)、残りはアルファTa(22,4〜2 1、○μΩcm)であることが分かった。この結果から、アルファTaの付着温 度は150〜30 C)、’Cが特に好ましい。
100℃で調製したサンプルの抵抗率は中間の値だった(42および39μΩc m)。これはおそらく、アルファ相とベータTa相の混合物を示す。
シングル・ウェーハ・スパッタ装置でアルファTa1ljを形成する際には処理 許容範囲が広い。抵抗率は低く、約20μΩCmである。バッチ装置に関する前 の実験と異なり (例1)、基板温度は重要である。150’C以上の温度が必 要になる。
これは、バッチ装置を使用する場合、大部分のプロセスでは、意図的に加熱しな くても基板が200℃以上の温度まで加熱されることから説明できる。
本発明を特定の好ましい実施例に関して具体的に説明したが、当業者なら、前述 の説明に照らせば多数の修正および変更を思いつ(ことは明らかである。したが って、添付の特許請求の範囲は、本発明の真の範囲および趣旨に該当する修正お よび変更を包含するものとする。
FIG、IA FIG、IB FjG、28 FIG、3B Ta(N)シード層厚さくλ) FIG、2A Ta(N)1用のArズパッタ ガス中のN2の%FIG、3A 薄膜状のアルファTaを形成するための方法および構造要 約 本発明は、全般的にはアルファTa膜を形成するための構造および方法に関し、 より詳細には、薄膜状のアルファTaを形成するための構造および方法に関する 。窒素を含有する環境で反応性スパッタリングによるTaのシード層を基板上に 成長させ、このTa(N)シード層を使ってアルファTa0層を形成する。
国際調査報告 D、□/IK IIN/nMIR国際調査報告 υ59100515 S^ 44297

Claims (6)

    【特許請求の範囲】
  1. 1.基板上にアルファTa層を形成する方法において、(a)前記基板上に、窒 素を含有する雰囲気中で反応性スパッタしたTa(N)のシード層を形成する段 階と、(b)少なくとも150℃の温度で、前記Ta(N)シード層上にアルフ ァTaの層を付着する段階とを含むことを特徴とする方法。
  2. 2.Ta(N)の前記シード層が2〜50nm(20〜500Å)の厚さである ことを特徴とする、請求項1に記載の方法。
  3. 3.前記雰囲気が0.3〜35%の窒素を含むことを特徴とする、請求項1に記 載の方法。
  4. 4.前記アルファTa層が150〜600℃の温度で付着されることを特徴とす る、請求項1に記載の方法。
  5. 5.前記アルファTa層が200〜300℃の温度で付着されることを特徴とす る、請求項4に記載の方法。
  6. 6.基板上にTa(N)のシード層を備え、前記Ta(N)シード層上にアルフ ァTaの層を有し、Ta(N)の前記シード層が少なくとも2nm(20Å)の 厚さであることを特徴とする構造。
JP3504445A 1990-10-26 1991-01-24 薄膜状のアルファTaを形成するための方法および構造 Expired - Lifetime JPH0819516B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60455690A 1990-10-26 1990-10-26
US604,556 1990-10-26
PCT/US1991/000515 WO1992007968A1 (en) 1990-10-26 1991-01-24 STRUCTURE AND METHOD OF MAKING ALPHA-Ta IN THIN FILMS

Publications (2)

Publication Number Publication Date
JPH05507115A true JPH05507115A (ja) 1993-10-14
JPH0819516B2 JPH0819516B2 (ja) 1996-02-28

Family

ID=24420080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3504445A Expired - Lifetime JPH0819516B2 (ja) 1990-10-26 1991-01-24 薄膜状のアルファTaを形成するための方法および構造

Country Status (3)

Country Link
US (1) US5281485A (ja)
JP (1) JPH0819516B2 (ja)
WO (1) WO1992007968A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08325721A (ja) * 1995-05-31 1996-12-10 Nec Corp 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極
JP2001335919A (ja) * 2000-03-21 2001-12-07 Murata Mfg Co Ltd αタンタル膜の製造方法、αタンタル膜及びそれを用いた素子
JP2002524837A (ja) * 1997-12-19 2002-08-06 アプライド マテリアルズ インコーポレイテッド 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
WO2011010655A1 (ja) * 2009-07-21 2011-01-27 株式会社アルバック αタンタルからなる被膜の成膜方法、及びその被膜

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654207A (en) * 1903-02-03 1997-08-05 Sharp Kabushiki Kaisha Method of making two-terminal nonlinear device and liquid crystal apparatus including the same
EP0582387B1 (en) * 1992-08-05 1999-05-26 Sharp Kabushiki Kaisha Metallic wiring board and method for producing the same
ATE174842T1 (de) * 1993-06-28 1999-01-15 Canon Kk Wärmeerzeugender, tano.8 enthaltender widerstand, substrat mit diesem wärmeerzeugenden widerstand für flüssigkeitsstrahlkopf, flüssigkeitsstrahlkopf mit diesem substrat, und gerät für einen flüssigkeitsstrahl mit diesem flüssigkeitsstrahlkopf
EP0751566A3 (en) 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
EP0930166B1 (en) * 1997-10-21 2005-02-23 Microjet Technology Co., Ltd Manufacturing process and structure of ink jet printhead
US6346175B1 (en) 1997-11-20 2002-02-12 International Business Machines Corporation Modification of in-plate refractory metal texture by use of refractory metal/nitride layer
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6911124B2 (en) * 1998-09-24 2005-06-28 Applied Materials, Inc. Method of depositing a TaN seed layer
US6174582B1 (en) * 1998-02-06 2001-01-16 International Business Machines Corporation Thin film magnetic disk having reactive element doped refractory metal seed layer
WO1999053114A1 (en) * 1998-04-10 1999-10-21 Applied Materials, Inc. Continuous process for sputtering tantalum nitride films
JPH11340228A (ja) 1998-05-28 1999-12-10 Fujitsu Ltd Al合金配線を有する半導体装置
TW520551B (en) 1998-09-24 2003-02-11 Applied Materials Inc Method for fabricating ultra-low resistivity tantalum films
US6395148B1 (en) 1998-11-06 2002-05-28 Lexmark International, Inc. Method for producing desired tantalum phase
US6221757B1 (en) * 1999-01-20 2001-04-24 Infineon Technologies Ag Method of making a microelectronic structure
US6375693B1 (en) 1999-05-07 2002-04-23 International Business Machines Corporation Chemical-mechanical planarization of barriers or liners for copper metallurgy
DE19922557B4 (de) * 1999-05-17 2004-11-04 Infineon Technologies Ag Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere
TW465179B (en) * 1999-05-27 2001-11-21 Murata Manufacturing Co Surface acoustic wave device and method of producing the same
US6498385B1 (en) 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
JP3376969B2 (ja) * 1999-09-02 2003-02-17 株式会社村田製作所 弾性表面波装置及びその製造方法
JP2003524283A (ja) * 2000-02-25 2003-08-12 ラティス・エナジー・エルエルシー 電池、部材および方法
JP3408527B2 (ja) 2000-10-26 2003-05-19 松下電器産業株式会社 半導体装置の製造方法
US6964792B1 (en) 2000-11-03 2005-11-15 Novellus Systems, Inc. Methods and apparatus for controlling electrolyte flow for uniform plating
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US7781327B1 (en) 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US6607977B1 (en) 2001-03-13 2003-08-19 Novellus Systems, Inc. Method of depositing a diffusion barrier for copper interconnect applications
US7186648B1 (en) 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US6642146B1 (en) 2001-03-13 2003-11-04 Novellus Systems, Inc. Method of depositing copper seed on semiconductor substrates
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US6800187B1 (en) 2001-05-31 2004-10-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating wafers
US6551487B1 (en) 2001-05-31 2003-04-22 Novellus Systems, Inc. Methods and apparatus for controlled-angle wafer immersion
TW518680B (en) * 2001-06-13 2003-01-21 Matsushita Electric Industrial Co Ltd Semiconductor device and method for fabricating the same
WO2003008660A1 (en) * 2001-07-19 2003-01-30 Trikon Holdings Limited Depositing a tantalum film
WO2003009372A2 (en) * 2001-07-20 2003-01-30 Applied Materials, Inc. Low resistivity tantalum nitride/tantalum bilayer stack
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
JP2003109956A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置およびその製造方法
US6518588B1 (en) * 2001-10-17 2003-02-11 International Business Machines Corporation Magnetic random access memory with thermally stable magnetic tunnel junction cells
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6755946B1 (en) 2001-11-30 2004-06-29 Novellus Systems, Inc. Clamshell apparatus with dynamic uniformity control
US7033465B1 (en) 2001-11-30 2006-04-25 Novellus Systems, Inc. Clamshell apparatus with crystal shielding and in-situ rinse-dry
US6921469B2 (en) * 2002-03-26 2005-07-26 Lattice Energy Llc Electrode constructs, and related cells and methods
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US7294241B2 (en) * 2003-01-03 2007-11-13 Chartered Semiconductor Manufacturing Ltd. Method to form alpha phase Ta and its application to IC manufacturing
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US6893116B2 (en) * 2003-04-29 2005-05-17 Hewlett-Packard Development Company, L.P. Fluid ejection device with compressive alpha-tantalum layer
US6992390B2 (en) * 2003-11-07 2006-01-31 International Business Machines Corp. Liner with improved electromigration redundancy for damascene interconnects
WO2005095263A2 (en) 2004-03-24 2005-10-13 H. C. Starck Inc. Methods of forming alpha and beta tantalum films with controlled and new microstructures
US20060063025A1 (en) * 2004-04-07 2006-03-23 Jing-Yi Huang Method and system for making thin metal films
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
KR100578976B1 (ko) 2004-10-15 2006-05-12 삼성에스디아이 주식회사 접착력이 우수한 다층 박막 및 이의 제조방법
US20060199386A1 (en) * 2004-12-27 2006-09-07 Jim-Jey Huang Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same
JP4966526B2 (ja) * 2005-09-07 2012-07-04 日立オートモティブシステムズ株式会社 流量センサ
US7517736B2 (en) * 2006-02-15 2009-04-14 International Business Machines Corporation Structure and method of chemically formed anchored metallic vias
US7435674B2 (en) * 2006-03-27 2008-10-14 International Business Machines Corporation Dielectric interconnect structures and methods for forming the same
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
US7855147B1 (en) 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7645696B1 (en) 2006-06-22 2010-01-12 Novellus Systems, Inc. Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US7775508B2 (en) * 2006-10-31 2010-08-17 Applied Materials, Inc. Ampoule for liquid draw and vapor draw with a continuous level sensor
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US20080251889A1 (en) * 2007-04-11 2008-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US8552529B2 (en) * 2007-04-11 2013-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US7985325B2 (en) * 2007-10-30 2011-07-26 Novellus Systems, Inc. Closed contact electroplating cup assembly
US7935231B2 (en) * 2007-10-31 2011-05-03 Novellus Systems, Inc. Rapidly cleanable electroplating cup assembly
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
US7928569B2 (en) * 2008-08-14 2011-04-19 International Business Machines Corporation Redundant barrier structure for interconnect and wiring applications, design structure and method of manufacture
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US10011917B2 (en) 2008-11-07 2018-07-03 Lam Research Corporation Control of current density in an electroplating apparatus
US11225727B2 (en) 2008-11-07 2022-01-18 Lam Research Corporation Control of current density in an electroplating apparatus
JP5237924B2 (ja) * 2008-12-10 2013-07-17 ノベルス・システムズ・インコーポレーテッド ベースプレート、及び電気メッキ装置
US9512538B2 (en) 2008-12-10 2016-12-06 Novellus Systems, Inc. Plating cup with contoured cup bottom
US8475637B2 (en) * 2008-12-17 2013-07-02 Novellus Systems, Inc. Electroplating apparatus with vented electrolyte manifold
US8242600B2 (en) 2009-05-19 2012-08-14 International Business Machines Corporation Redundant metal barrier structure for interconnect applications
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US9455139B2 (en) 2009-06-17 2016-09-27 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US8962085B2 (en) * 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
US8336204B2 (en) * 2009-07-27 2012-12-25 International Business Machines Corporation Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
US9138784B1 (en) 2009-12-18 2015-09-22 Novellus Systems, Inc. Deionized water conditioning system and methods
US9385035B2 (en) 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
JP5184592B2 (ja) * 2010-08-05 2013-04-17 日立オートモティブシステムズ株式会社 流量センサ
US20120057270A1 (en) * 2010-09-06 2012-03-08 Juergen Foerster Capacitor and method for making same
US9028666B2 (en) 2011-05-17 2015-05-12 Novellus Systems, Inc. Wetting wave front control for reduced air entrapment during wafer entry into electroplating bath
US9221081B1 (en) 2011-08-01 2015-12-29 Novellus Systems, Inc. Automated cleaning of wafer plating assembly
US10066311B2 (en) 2011-08-15 2018-09-04 Lam Research Corporation Multi-contact lipseals and associated electroplating methods
US9988734B2 (en) 2011-08-15 2018-06-05 Lam Research Corporation Lipseals and contact elements for semiconductor electroplating apparatuses
US9228270B2 (en) 2011-08-15 2016-01-05 Novellus Systems, Inc. Lipseals and contact elements for semiconductor electroplating apparatuses
SG10201608038VA (en) 2012-03-28 2016-11-29 Novellus Systems Inc Methods and apparatuses for cleaning electroplating substrate holders
KR102092416B1 (ko) 2012-03-30 2020-03-24 노벨러스 시스템즈, 인코포레이티드 역전류 디플레이팅을 이용한 전기도금 기판 홀더의 클리닝
US10416092B2 (en) 2013-02-15 2019-09-17 Lam Research Corporation Remote detection of plating on wafer holding apparatus
US9746427B2 (en) 2013-02-15 2017-08-29 Novellus Systems, Inc. Detection of plating on wafer holding apparatus
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US9435049B2 (en) 2013-11-20 2016-09-06 Lam Research Corporation Alkaline pretreatment for electroplating
US9481942B2 (en) 2015-02-03 2016-11-01 Lam Research Corporation Geometry and process optimization for ultra-high RPM plating
US9617648B2 (en) 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
US10053793B2 (en) 2015-07-09 2018-08-21 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
FR3099490B1 (fr) * 2019-08-02 2022-12-02 X Fab France Procédé de formation d’un film de tantale à basse résistivité
JP7713456B2 (ja) 2020-01-10 2025-07-25 ラム リサーチ コーポレーション Tsv処理窓ならびに長いパルス出力および傾斜部形成による充填性能強化
CN113235060B (zh) * 2021-05-12 2023-01-06 中国兵器工业第五九研究所 一种全α相钽涂层的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE634012A (ja) * 1961-10-03
US3406043A (en) * 1964-11-09 1968-10-15 Western Electric Co Integrated circuit containing multilayer tantalum compounds
US3558461A (en) * 1968-10-28 1971-01-26 Bell Telephone Labor Inc Thin film resistor and preparation thereof
US3663408A (en) * 1969-07-22 1972-05-16 Oki Electric Ind Co Ltd Method of producing tantalum nitride film resistors
US3847658A (en) * 1972-01-14 1974-11-12 Western Electric Co Article of manufacture having a film comprising nitrogen-doped beta tantalum
DE2215151C3 (de) * 1972-03-28 1979-05-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von dünnen Schichten aus Tantal
DE2513858C3 (de) * 1975-03-27 1981-08-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Tantal-Dünnschichtkondensators
US4251326A (en) * 1978-12-28 1981-02-17 Western Electric Company, Inc. Fabricating an RC network utilizing alpha tantalum
EP0024863B1 (en) * 1979-08-31 1983-05-25 Fujitsu Limited A tantalum thin film capacitor and process for producing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08325721A (ja) * 1995-05-31 1996-12-10 Nec Corp 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極
JP2002524837A (ja) * 1997-12-19 2002-08-06 アプライド マテリアルズ インコーポレイテッド 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
JP2001335919A (ja) * 2000-03-21 2001-12-07 Murata Mfg Co Ltd αタンタル膜の製造方法、αタンタル膜及びそれを用いた素子
WO2011010655A1 (ja) * 2009-07-21 2011-01-27 株式会社アルバック αタンタルからなる被膜の成膜方法、及びその被膜

Also Published As

Publication number Publication date
JPH0819516B2 (ja) 1996-02-28
US5281485A (en) 1994-01-25
WO1992007968A1 (en) 1992-05-14

Similar Documents

Publication Publication Date Title
US5281485A (en) Structure and method of making Alpha-Ta in thin films
US5221449A (en) Method of making Alpha-Ta thin films
US5622608A (en) Process of making oxidation resistant high conductivity copper layers
US4359490A (en) Method for LPCVD co-deposition of metal and silicon to form metal silicide
US4952904A (en) Adhesion layer for platinum based sensors
US5427666A (en) Method for in-situ cleaning a Ti target in a Ti + TiN coating process
JP2919306B2 (ja) 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極
JP2000294738A (ja) 薄膜抵抗体およびその製造方法
US5585776A (en) Thin film resistors comprising ruthenium oxide
RU2113034C1 (ru) Полупроводниковое устройство, обладающее двухслойной силицидной структурой и способы его изготовления /варианты/
US8482375B2 (en) Sputter deposition of cermet resistor films with low temperature coefficient of resistance
JP2789309B2 (ja) 高融点金属窒化膜の形成方法
Dirks et al. Al‐Ti and Al‐Ti‐Si thin alloy films
TWI751104B (zh) 包括鉬、鈮、鉭元素之濺鍍靶材和元件及其方法
JPS62222616A (ja) 耐熱性電極薄膜
Zeng et al. Texture in evaporated Ag thin films and its evolution during encapsulation process
US20070281457A1 (en) Copper layer and a method for manufacturing said copper layer
JP2741814B2 (ja) タンタル金属薄膜の製造方法
JP4515676B2 (ja) 透明導電積層体
JP3288301B2 (ja) 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
JPS6121311B2 (ja)
JPH07180029A (ja) 耐食性材料及びその製造方法
Schauer et al. The influence of film thickness on the formation of β-Ta and bcc-Ta
JPH10209160A (ja) 配線及びそれを用いた表示装置
JP3559290B2 (ja) 金属薄膜及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080228

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 15

EXPY Cancellation because of completion of term