JPH0550768U - 回路基板の接続構造 - Google Patents

Abstract

(57)【要約】 【目的】コネクタあるいは電線などの接続部品を省き、
薄型小型な電子機器を提供するとともに、容易なサブア
ッセンブリを実現し低価格の電子機器を提供すること。 【構成】カードエッジ形状のリード端子群を有するメモ
リ基板２を、制御基板１のスリット状の穴に挿入し、ス
リット状の穴の端面に形成されるリード端子群５と導通
させる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はパーソナルコンピュータあるいはプリンタなどの電子機器に使用され る回路基板の接続構造に関する。

【０００２】

【従来の技術】

従来の回路基板の接続はコネクタあるいは電線などの接続部品を用いていた。

【０００３】

【考案が解決しようとする課題】

しかし前述の従来技術は、コネクタあるいは電線などの接続部品が必要なため 、電子機器のサイズが大きくなるという問題点を有していた。また接続部品費が 余分にかかり、しかもそのサブアッセンブリが煩雑なため、電子機器のコストが アップするという問題点も有していた。本考案は以上に述べた課題を解決するも ので、その目的とするところは、コネクタあるいは電線などの接続部品を省き、 薄型小型な電子機器を提供するとともに、容易なサブアッセンブリを実現し低価 格の電子機器を提供することにある。

【０００４】

【課題を解決するための手段】

前述の課題を解決するために本考案では、カードエッジ形状のリード端子群を 有する回路基板Ａと、横一列に並んだスルーホール群をスリット形状の穴で貫い て形成されるリード端子群を有する回路基板Ｂとからなり、前記回路基板Ａのカ ードエッジ形状のリード端子群を前記回路基板Ｂのスリット形状の穴内に挿入し 前記回路基板Ｂのリード端子群と導通させている。

【０００５】 また別手段として、カードエッジ形状のリード端子群を有する回路基板Ａと、 スリット形状のスルーホールを複数の穴で分割して形成されるリード端子群を有 する回路基板Ｃとからなり、前記回路基板Ａのカードエッジ形状のリード端子群 を前記回路基板Ｃのスリット形状のスルーホール内に挿入し前記回路基板Ｃのリ ード端子群と導通させている。

【０００６】

【実施例】

以下、実施例に基づき本考案を詳細に説明する。

【０００７】 図１に本考案の第一の実施例の上面視図を、図２に図１の側面視図を、図３に 図１のａ−ａ断面図を、図４に図１のｂ−ｂ断面図を示す。図１から図４に於い て、１はレーザービームプリンタの制御基板であり、図示してないが印字制御を 行なうＲＯＭ、ＣＰＵ、ゲートアレイＩＣなどが実装されている。また、２はメ モリ基板であり、図示してないがレーザビームプリンタの印字情報を記憶するた めの２５６ｋ×１６ｂｉｔ構成の４０ｐｉｎのＳＯＪパッケージのＤＲＡＭが表 裏に２個づつ計４個実装されている。

【０００８】 制御基板１のメモリ基板２の挿入部には、横一列に２ｍｍピッチで３６個並ん だトラック形状のスルーホール群３を、幅が約１．６ｍｍのスリット形状の穴４ で切断したいわゆる断スルーホール形状のリード端子群５が形成されている。ま た、メモリ基板２には、制御基板１のリード端子群５に対応するカードエッジ形 状のリード端子群６が表裏に３６本づつ形成されており、リード端子部以外の部 分には表裏ともほぼ全面にレジスト７が施されている。なお、図示してないが、 リード端子群５および６には信号線が接続されている。

【０００９】 メモリ基板２の制御基板１への半田付けは、メモリ基板２を制御基板１のプレ ス穴４に挿入した状態で、一般のディップ部品と同工程の半田ディップ槽を通す ことにより可能である。この場合、制御基板１のプレス穴４の幅を、メモリ基板 ２のリード端子部の厚みよりもやや広く、レジストが施された部分の厚みよりも やや狭く設定することにより、半田付けの際のテーピングなどの固定手段は不要 となる。なお図１から図４には、半田は図示してない。

【００１０】 図５に本考案の第二の実施例の上面視図を、図６に図５のａ−ａ断面図を、図 ７に図６のｂ−ｂ断面図を示す。図５から図７において、制御基板８には幅が約 １．６ｍｍ長さが約７５ｍｍのスリット形状のスルーホール９を３７個のプレス 穴１０で分割したリード端子群１１が形成されている。この場合も、制御基板８ のスルホール９の幅を、メモリ基板２のリード端子部の厚みよりもやや広く、レ ジストが施された部分の厚みよりもやや狭く設定することにより、半田付けの際 のテーピングなどの固定手段は不要である。

【００１１】 第一および第二の実施例によれば、いわゆるＳＩＭＭ（シングル インライン メモリモジュール）ソケットやコネクタまたはクリップリードなどの接続部品 を使用せずに、小型で大容量のメモリ基板２を制御基板に搭載可能である。制御 基板上に同容量のＤＲＡＭを搭載するためには、ＳＯＪパッケージの場合で約２ ５ｍｍ×５５ｍｍの面積が、ＺＩＰパッケージの場合で約８ｍｍ×１１０ｍｍの 面積が必要であるが、本実施例の場合約３ｍｍ×７５ｍｍの面積で済み、制御基 板のサイズ制限が厳しい場合には非常に有利である。

【００１２】 しかも、メモリ基板２と制御基板の半田付けは、他のデイップ部品と同工程で でき、足の無いリード形状であるため、ソケットやクリップ端子付基板を実装す る場合よりも安価にサブアッセンブリできる。

【００１３】 なお、本実施例のようにメモリ基板２のリード端子を表裏に形成すると、片面 にだけリード端子が形成されている場合に比較して、２分の１の面積で実装する ことができ、半田付け強度も強くすることができる。

【００１４】

【考案の効果】

以上実施例で詳細に説明したように、本考案によれば、コネクタあるいは電線 などの接続部品無しに回路基板を接続することができる。従って小型薄型の電子 機器を提供することができる。また接続部品費を省くことができ、サブアッセン ブリも容易にできるため、安価な電子機器を提供することができる。

【図面の簡単な説明】

【図１】本考案の回路基板の接続構造の実施例を示す上
面視図。

【図２】図１の側面視図。

【図３】図１のａ−ａ断面図。

【図４】図１のｂ−ｂ断面図。

【図５】本考案の回路基板の接続構造の他の実施例を示
す上面視図。

【図６】図５のａ−ａ断面図。

【図７】図５のｂ−ｂ断面図。

【符号の説明】

１・・・制御基板 ２・・・メモリ基板 ３・・・スルーホール ４・・・プレス穴 ５・・・断スルーホール形状のリード端子 ６・・・カードエッジ形状のリード端子 ７・・・レジスト ８・・・制御基板 ９・・・スルーホール １０・・・プレス穴 １１・・・リード端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０６Ｆ 1/18

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 カードエッジ形状のリード端子群を有す
   る回路基板Ａと、横一列に並んだスルーホール群をスリ
   ット形状の穴で貫いて形成されるリード端子群を有する
   回路基板Ｂとからなり、前記回路基板Ａのカードエッジ
   形状のリード端子群が前記回路基板Ｂのスリット形状の
   穴内に挿入され前記回路基板Ｂのリード端子群と導通す
   ることを特徴とする回路基板の接続構造。
2. 【請求項２】 カードエッジ形状のリード端子群を有す
   る回路基板Ａと、スリット形状のスルーホールを複数の
   穴で分割して形成されるリード端子群を有する回路基板
   Ｃとからなり、前記回路基板Ａのカードエッジ形状のリ
   ード端子群が前記回路基板Ｃのスリット形状のスルーホ
   ール内に挿入され前記回路基板Ｃのリード端子群と導通
   することを特徴とする回路基板の接続構造。