JPH05508066A - テレビジョン受像機のためのフィールドメモリ拡張可能ラインダブラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 テレビジョン受像機のための この発明はテレビジョン信号処理方法および装置に関する。より特定的に、この 発明は非常に低価格の制限性能二次元ラインダブラか、単にダブラにフィールド メモリを加えることによって増大された性能を有する三次元ラインダブラに強調 されることを可能にする、テレビジョン受像機のためのフィールドメモリ拡張可 能ラインダブラに関する。

発明の背景 テレビジョン受像機は様々なサイズおよび画質を含む能力で利用可能である。画 質および／または画像表示すイズが増大するにつれ、テレビジョン受像機の価格 は増大する。

テレビジョン受像機の部分の中には表示のために画像を検出しかつデコードし、 再生のために音を分離するのに本質的なものもあれば、もしあればその全体の性 能を高める受像機の部分（ここでは「デコーダ」と呼ぶ）もある。

したがって、複数のモジュールからなるテレビジョン受像機のためのデコーダを 提供することは非常に育用てあり、少なくともそのモジュールの幾つかは満足な 画像表示に全く任意である。たとえば１つの最小限度の非常に安価な構成におい て、デコーダは最小のなおかつ適切な画質を与えるのに単に十分な信号処理装置 を含んでもよい。かかるデコーダは１４インチ対角寸法のような小さな画像表示 すイズを育するテレビジョン受像機に適切でもあるかもしれない。デコーダに単 にモジュールを加えることによって、非常に高品質の表示か５０インチのような 大型画像表示すイズに与えられるであろう。

テレビジョン表示の視覚外観、特に大型寸法表示のそれは、水平走査線の数を倍 にすることによって強調されることは既知である。大型寸法表示において、ライ ン走査構造は画像表示の審美的品質から逸らせる可視の不愉快な画像人工物にな る。表示フォーマットが減少されるにつれ、ライン走査構造はそれほど不愉快で なくなるが、登録商標ソニー・トリニトロン（Ｓｏｎｙ　Ｔｒｉｎｉｔｒｏｎ） 表示のような特にハイコントラスト、高品質表示上では見える。受像機で走査線 の数を倍にすることによって、ライン走査構造は遥かに目に見えなくなる。

走査線ダブリングは画像表示の品質を改良するためにテレビジョン受像機で与え られ得る複数個の既知の画像強調のうちの１つの強調にすぎない。ノイズリダク ションおよび波立ちもまた既知の強調である。

走査線ダブラは元の走査線の画像内容に基づいて付加的な走査線を発生する。ラ イン平均化は既知のアプローチである。ライン平均化とともに、新しい画素が２ つの隣接する走査線ＡおよびＢの同一の空間領域またはエリアでの画素値の平均 として発生される。結果として生じる平均画素、典型的に（Ａ十Ｂ）／２は、２ つの元のラインＡおよびＢの間の空間に発生された新しいライン上に置かれる。

ラインダブラ内の空間平均には既知の欠点がある。まず、垂直および対角解像度 の損失がある。第２に、結果として生しるちらつきがあり、それは５０ＩＲＥユ ニツトを超えるもののような高い遷移レベルで非常に知覚できるようになる。こ れらの問題に取り組み、非常に満足な解決策か「時間的中央フィルタを含むテレ ビジョン走査線ダブラ（Ｔｅｌｅｖｉｓｉｏｎ　５ｃａｎ　Ｌｉｎｅ　Ｄｏｕｂ ｌｅｒ　Ｉｎｃｌｕｄｉｎｇ　Ｔｅｍｐｏｒａｌ　Ｍｅｄｉａｎ　Ｆｉｌｔｅｒ ）と題され、同−鐘受入に請渡された米国特許第４．９８９．０９０号に含まれ る開示によって表わされ、その開示は引用によりここに援用される。しかしなか ら、引用された米国特許て説明される走査線ダブラはテレビジョン消費者市場の ための低価格実現化例に適していなかったし、時間的寸法処理はモジュール化さ れないかまたは「任意のＪものてはなかったので、それによってテレビジョンデ コーダての処理能力の拡張可能性を与えた。この発明は上に引用された米国特許 でとられたアプローチの局面における著しい改良であると考えられ得る。

目的を存するこの発明の概要 この発明の一般的な目的は、二次元ラインダブラの主要経路に加えられた付加的 な訂正経路および訂正信号を発生することによって、運動適応三次元ラインダブ ラに容易に拡張可能なテレビジョン受像機のための最小の受け入れ可能な性能の 二次元ラインダブラを提供することである。

この発明の他の一般的な目的は、付加的な回路経路のフィールドメモリユニット を二次元ラインダブラの主要経路プロセスに加えることによって、三次元ライン ダブラに拡張可能なテレビジョン受像機のための二次元ラインダブラを提供する ことである。

この発明のさらに他の一般的な目的は、画像の運動アクティビティの関数で平滑 に変化するしきい値に従って、フィールド遅延された空間的に整列された画素か ら平均画素へ切り替えるための可変スイッチオーバしきい値を実現化する改良さ れた制御回路を含む改良され回路的に単純化された付加的な経路三次元ラインダ ブラを提供することであり、それによって運動か遅いかまたは面積か制限されて いる場合主要な細かい画像詳細を保存し、かつまた画素補間プロセスに他の態様 では付随する知覚可能なちらつきおよび他の人工物を最小限にする。

この発明のもう１つの一般的な目的は、モジュール形式てあり、フィールドメモ リユニットなしに最少構成で満足な性能を与え、かつフィールドメモリユニット を含む付加的な経路が加えられた場合三次元走査線ダブラとして優れた性能を与 えるテレビジョン受像機のための走査線ダブラを提供することである。

この発明のさらに他の目的は、１つまたは２．３の大規模集積回路チップにおい てディジタル電子装置で容易に実現化され、ディジタルフィールドメモリユニッ トなしに二次元の最少構成で動作し、かつディジタルフィールドメモリユニット が加えられた場合三次元の拡張された構成で動作する走査線ダブラを提供するこ とである。

この発明に従って、テレビジョン受像機のためのフィールドメモリ拡張可能走査 線ダブラか提供される。本質的に、基本的な走査線ダブラは 第１の走査速度で映像信号を受信するための入力と、第１の走査速度の２倍であ る第２の走査速度で映像信号を与えるための出力と、 入力と出力との間をつなぐ主要経路とを含み、主要経路は 関係（Ａ十Ｂ）／２に従って画素を補間するための走査線補間回路を含み、Ａは 第１の走査線に沿う第１の場所であり、Ｂは第１の場所と垂直に実質的に整列さ れ、前記関係に従ってライン補間された画素を出すための第２の走査線に沿う第 ２の場所であり、 元のおよび補間走査線を走査線２倍化されたフォーマットに圧縮するための２対 ｌ走査線圧縮回路と、さらにライン補間回路と２対１ライン圧縮回路との間の任 意の付加的な経路挿入場所と、さらに 任意の付加的な経路挿入場所を橋架けするための取り外し可能な接続経路とを含 む。

この発明の一局面として、走査線ダブラは取り外し可能な接続経路の開放によっ て強調され、付加的な信号処理経路は任意の付加的な経路挿入場所で接続される 。付加的な信号処理経路は、 フィールドメモリユニットを含み、第１および第２の走査線の間に空間的に置か れたライン補間された画素と実質的に空間的に一致するｌフィールド遅延された 画素を与えるためのフィールド遅延された画素抽出回路と、主要経路映像信号内 の運動の検出に関連して制御を発生するための制御回路と、さらに 制御に応答して前記関係に従って１フイールド遅延された画素マイナスライン補 間された画素の関数を主要経路に加えるための組合せ回路とを含み、 それによって任意経路が接続された場合、走査線ダブラは水平、垂直および時間 領域で動作し、任意経路が接続されない場合、走査線ダブラは水平および垂直領 域で動作する。

この発明の関連ある局面として、組合せ回路は前記１フイールド遅延された画素 マイナス前記ライン補間された画素の付加の結果を組合せ、その結果は制御の大 きさが高い場合に高いしきい値レベルが与えられ、Ｉｆｌａの大きさが低い場合 に低いしきい値が与えられるように、制御回路によって出された制御の大きさに 関連して変化するしきい値開数を与えるためのしきい値開数回路にかけられる。

この発明のさらに関連ある局面として、走査線ダブラの付加的な経路は複数のプ ラグインフィールドメモリユニットを含む。

この発明の他の関連ある局面として、複数のプラグインフィールドメモリユニッ トが付加的な経路に設置された場合、取り外し可能な接続経路は任意の付加的な 経路挿入場所を横切って自動的に開けられる。

この発明の他の局面において、組合せ回路は前記関係に従って１フイールド遅延 された画素マイナスライン補間された画素の関数を発生するための減算器、およ び制御の有無に従って主要経路に関数を加えるための加算器を含む。

この発明の関連ある局面として、制御は１ビツト二進論理関数または多重ステッ プ制御関数であってもよく、その大きさは映像内の運動の検出された大きさに関 連して変化する。制御はさらに映像信号内の遷移の大きさの検出の関数で発生さ れてもよく、かつ約２５ＩＲＥユニツト遷移の大きさのような予め定められたし きい値を超えない限り禁止されてもよい。

この発明の独立した局面として、走査線ダブラは主要経路の色映像信号の輝度成 分を処理し、かっ色映像信号のクロミナンス成分を処理し、それは 第１の走査速度て複数のクロマ信号成分を受信するための入力と、 第１の走査速度の２倍である第２の走査速度でクロマ信号成分を与えるための出 力と、 入力と出力との間をつなぐクロマラインダブリング経路とを与えることにより、 クロマラインダブリング経路は関係（Ａ＋Ｂ）／２に従ってクロマ画素を補間す るためのクロマライン補間回路を含み、Ａは第１の走査線に沿う第１の場所であ り、かつＢは第１の場所と垂直に実質的に整列され、前記関係に従ってライン補 間された画素を出すための第２の走査線に沿う第２の場所であり、元のおよび補 間クロマ走査線を走査線２倍化されたフォーマットに圧縮し、かつ前記圧縮され た元のおよび補間クロマ走査線を前記クロマ出力に供給するための２対１ライン クロマ走査線圧縮回路を含む。

この発明の他の局面として、走査線ダブリング機能はディジタル的に実行され、 走査線ダブラはさらに前記入力に接続されたアナログ対ディジタルコンバータ回 路、および前記出力に接続されたディジタル対アナログコンバータ回路を含み、 前記主要経路はディジタル電子装置を含む。こ。

の局面において、付加的な経路はまた複数のプラグインディジタルフィールドメ モリユニットを含むディジタル電子装置を含む。

この発明の池の局面において、制御回路は運動検出回路を含む。この点に関して 、付加的な経路は２つの縦並びに接続されたプラグインフィールドメモリユニッ トを含み、第１のメモリユニットは第１の走査速度で２６３ライン期間遅延を与 え、第２のメモリユニットは第１の走査速度で２６２ライン期間遅延を与え、第 １のメモリユニットは第ｌおよび第２の走査線の間に空間的に置かれたライン補 間画素と実質的に空間的に一致するｌフィールド遅延された画素を与えるための フィールド遅延された画素抽出回路内に含まれ、第１および第２のメモリユニッ トはフレームごとに映像信号の運動を検出するための運動検出回路内に含まれる 。

この発明の密接に関連した局面において、運動検出回路は映像信号で検出された 運動の方向の関数で制御の符号を取り除くために全波整流器機能を含む。運動検 出回路はさらにローパスフィルタ、水平領域拡張回路、および／または垂直／時 間領域拡張回路をさらに含み得る。

この発明のこれらのおよび他の目的、利点、局面および特徴は、添付の図面に関 連して述べられる好ましい実施例の以下の詳細な説明を考慮して当業者によって より完全に理解されかつ認められるであろう。

図面の簡単な説明 図面において、 図１はこの発明の原理に従うテレビジョン受像機のためのモジュール形式フィー ルドメモリ拡張可能走査線ダブラのブロック図である。

図２はクロマおよび輝度双方のための図１の回路の主要経路フィールド内ライン ダブラ部分のより詳細なブロック図である。

図３は図２の主要経路回路に加えられた場合、三次元走査線ダブラとして図２の 回路を完全能力に拡張するモジコール形式拡張可能付加的プロセス経路のより詳 細なブロック図である。

図４は図１の回路のタイミングモジュールのより詳細なブロック図である。

図５Ａは図２の回路の動作を例示する一連のグラフである。

図５Ｂは図２の回路内の特に言及された場所でとられた一連の波形グラフである 。

図６は図２の回路のための遷移レベルの関数でのちらつき可視性のグラフである 。

図７は図１の回路の単純化されたブロック図である。

図８Ａは運動かない場合の図１および図７の回路の動作特性を示す画像表示のグ ラフである。

図８Ｂは運動かある場合の図１および図７の回路の動作特性を示す画像表示のグ ラフである。

図９は図１および図７の回路の動作に従って運動制御信号の水平またはライン走 査領域の拡張を示す１組の波形図である。

図１Ｏは図１および図３の回路の垂直および時間領域拡張回路の動作を例示する 一連のグラフであって、図１０Ａは運動制御信号の垂直拡張を示し、図１０Ｂは 垂直／時間平面にある運動制御信号の三次元ベクトルプロットを示し、図１０Ｃ は垂直／時間領域の入来運動制御信号を示し、かつ図１０Ｄは垂直／時間領域の 運動制御を拡大するための時間再循環の効果を示す。

好ましい実施例の詳細な説明 図１の全体のブロック図を参照して、モジュール形式フィールドメモリ拡張可能 走査線ダブラｌＯはクロマセクション１２および輝度セクション１４を含む主要 経路空間領域ラインダブラを含み、さらに時間領域拡張回路１６ならびにタイミ ングおよび同期処理回路１８を含む。図１の点線で示されるジャンパ２０は、拡 張回路１Ｇならびに特にそのフィールド遅延メモリエレメント２２および２４か セクション１４の機能性を破壊することなくバイパスされかつ排除されることを 可能にする。このように、ジャンパ２０を除去し、メモリ２２および２４を設置 するという便法によって、空間領域ラインダブラＩ４はこの発明の原理に従って 三次元ラインダブラｌＯになるように拡張される。

空間ラインダブラのクロマセクション１２はアナログ対ディジタルコンバータ３ ４を介して通じる赤マイナス輝度（Ｒ−Ｙ）入力３２を含む。コンバータ３４は Ｒ−Ｙ成分をタイミングおよび同期回路１８からライン３６を介して供給される ４Ｆｓｃクロック信号に従って、色副搬送波周波数（４Ｆ　ｓ　ｃ）の４倍のサ ンプリング速度で８ビツトデイジタル定量化値に変換する。定量化されたＲ−Ｙ 信号はそれから２人力マルチブ］ノクサ３８の１つの入力として供給される。青 マイナス輝度（Ｂ−Ｙ）入力４０はアナログ対ディジタルコンバータ４２を通過 し、やはり４Ｆｓｃ速度て定量化しマルチプレクサ３８に入る。色コーディング 規約かあれは、Ｒ−ＹおよびＢ−Ｙ値は色副搬送波（２ＦＳＣ）の周波数の２倍 の速度で交互に起こる。２Ｆｓｃ信号はタイミングおよび同期回路１８によって 発生され、ライン４４を介してマルチプレクサ３８に供給される。

マルチプレクサ３８から出力されたマトリックスされたＲ−Ｙ、Ｂ−Ｙクロマバ イトは走査線補間器回路４６に送られ、それは入来走査線から（Ａ＋Ｂ）／２平 均画素を引き出すように動作する。元のおよび補間走査線はそれから２対１ライ ン圧縮回路に送られ、それは元の走査線速度で走査線を受信し、かつ元の走査線 速度の２倍でそれらを出す。走査線２倍化されたラインはＲ−ＹおよびＢ−Ｙ色 成分をデマルチプレクスするデマルチプレクサ５０を通される。Ｒ−Ｙ成分はデ ィジタル対アナログコンバータ５２てアナログに変換され、Ｂ−Ｙ成分はディジ タル対アナログコンバータ５４でアナログに変換される。これら２つの成分は元 の入来線走査速度の２倍で動作する表示に適用するために、セクションＩ４から の輝度信号と共に赤（Ｒ）、緑（Ｇ）および青（Ｂ）色駆動信号にそれらを変換 する従来の色デコーディングマトリックス５６に送られる。赤増幅器５８はマト リックスから赤出力６０につながり、前増幅器６２はマトリックス５６から前出 力６４につなかり、かつ緑増幅器６６はマトリックス５６から線出力６８につな かる。

輝度セクション１４は単一の輝度信号成分かマルチプレクサされないことを除い てはクロマセクション１２と実質的に同一である。このように、輝度入カフｏは アナログ対ディジタルコンバータ７２につながり、それはアナログ輝度を４Ｆｓ 　ｃ定量化またはサンプリング速度で８ビットバイトに定量化する。ディジタル 化された輝度はそれから（Ａ十Ｂ）／２補間画素を発生する走査線領域補間器７ ４に入る。ジャンパ２０が所定場所にある場合、走査線領域（水平および垂直空 間領域）画素は２対ｌ走査線圧縮器７６に直接入り、それは元の走査線速度で画 素バイトをとり入れ、かつ元の速度の２倍でそれらを出す。ディジタル対アナロ グコンバータ７８はライン２倍化された輝度画素を色デコーディングマトリック ス５６に流れるアナログデータストリームに変換する。これまで説明された限り 、セクション１２およびＩ４は従来のものであり、たとえば３０゜００ドル（Ｕ 、Ｓ、　）以下の非常に低い原価で単一または非常に少ない大規模集積回路内に 含まれ得る。結果として生じる空間領域ラインダブラは特に小さな面積表示で満 足に作用するであろう。しかしながら、結果として生じる画像表示の静止した垂 直および対角遷移はぼんやりし、ちらつきか大きな振幅の垂直および対角遷移で 目に見えるであろう。

付加的なセクション１６は輝度セクション１４からの３つの接続８０．８２およ び８４を含む。接続８ｏは橋架は接続であり、接続８２および８４はジャンパ２ ０が所定場所にある場合バイパスされる直列接続を与える。接続８０゜８２およ び８４は全体回路１６がモジュールとして任意に設置され得ることを示すために 、プラグおよびジャックと共に示される。代替的に、かつ最も好ましくは、セク ショ゛／Ｉ２、Ｉ４および１６の回路のすべては、フィールドメモリユニット２ ２および２４を除いて、単一のＶＬＳ１回路チップに含まれる。このように、実 務において、セクション１２および１４を含む空間領域（二次元）ラインダブラ は、フィールドメモリモジュール２２および２４を単に加え、かつジャンパ２０ を取り除くことによって、空間／時間領域（三次元）ラインダブラ１０に拡張さ れ得る。

（ジャンパは図１に示されるが、ライン８２および８４は８ビット幅であるので 、８ビツトデイジタル経路スイツチまたはマルチプレクサはジャンパの好ましい 実現化例である。マルチプレクサは単一ビットジャンパによって制御され得る） 。

バス８０上の現在のフィールドＦＯ信号は第１のフィールド遅延２２に入り、か つ運動検出器、ローパスフィルタおよび整流器１１０に入る。■フィールド（２ ６２ライン）遅延された信号Ｆｌは第１のフィールド遅延２２から第２のフィー ルド（２６３ライン）遅延２４ヘバス８６を介して延在する。バス８６もまた細 部減算器回路８８にっなかる。

細部減算器回路８８は大きさ比較器回路９０を含み、それはバス８２上のバイト の大きさをバス８６上のバイトの大きさと比較し、ライン９６を介して加算／減 算ビットを発生しかつ出す。ライン９６上の論理信号は細部減算器回路８８内の 算術論理ユニット（ＡＬＵ）９２の動作を制細し、ライン９６上の加算／減算論 理信号もまた細部訂正加算器／減算器回路を与える他のＡＬＵ　１０８の動作を 制御する。垂直細部減算器ＡＬＵ９２はＦＯおよびＦｌ共通場所決めされた画素 に基づいて減算画素を発生し、それは空間領域補間回路７４（遷移曖昧さおよび ちらつきにつながる）によって加えられた余分の画素成分か、細部訂正加算器／ 減算器回路１０８で減じられるようにするためである。

実務において、ＡＬＵ９２は大きさ比較器９０によって出された論理値に基づい てより大きな入力バイトからより小さな入力バイトを減算する。回路１０８に到 達する前に、ＡＬＵ９２からの垂直詳細画素はバス９４を経て運動減算器回路９ ８に進む。

バス９４の４つの最上位ビット位置は、運動減算器回路９８内に置かれた第２の 大きさ比較器１００に入る。第２の大きさ比較器回路１００はバス９４上の信号 の４つの最上位ビットを運動信号回路１１０．１１２および１１４から来る運動 制御バス１１６上の４つのビットと比較する。

基本的に、運動信号回路ｌｌ０１１１２および１１４は画素か運動中であるか画 像信号内で静止しているかを決定するために、ＦＯおよびＦ２　（１フレーム遅 延された）画素を比較する。比較の結果は運動減算器回路９８内のＡＬＵ１０２ の動作をＩｌｍするライン１０１上の１ビット制硼信号である。もし細部４つの 最上位ビットが運動制御バス１１６上の４つのビットより大きければ、ＡＬＵ　 ｌ　０２は細部ビットマイナス運動ビットを出す。もし細部４つの最上位ビット が運動制御バス１１６上の４つのビットより小さければ、ＡＬＵはゼロの値（ゼ ロ）を出す。

細部訂正加算器／減算器ＡＬ０１０８は垂直細部減算器ＡＬＵ９２を制御するの と同一の大きさ比較器９ｏによって制御される。制御ライン９６上の信号は符号 のついていない垂直細部か検出された人力大きさ変化の関数で必要とされるよう に加算または減算されることを引き起こす。

セクション１２および１４を含む空間領域クロマ／輝度ラインダブラの回路は図 ２でより詳細に示される。そこで利得およびオフセット増幅器３３．４１および ７！は入力３２とＡ／Ｄ　３４との間、入力４０とＡ／Ｄ４２との間、および入 カフ０とＡ／Ｄ　７２との間にそれぞれ直列に置かれる。マルチプレクサ３８は ２Ｆｃｓ速度でクロックされる２つのレジスタ３５および３７からなる。レジス タ３５は正確に２Ｆｓｃてクロックされるが、レジスタ３７は２Ｆｓｃの論理補 数によってクロックされる。クロマライン補間器４６は】ライン（ＮＴＳＣにお いて６３マイクロ秒）遅延３９および２つの隣接する走査線からの画素バイトを 合計する（Ａ＋Ｂ）総和接合４Ｉを含む。総和器４１の出力からの２分のｌ利得 増幅器４３は（Ａ＋Ｂ）／２平均出力を与える。元の画素バイトはライン３６上 の元のバイトクロッキング速度４Ｆｓ　ｃで元の走査線期間（たとえばＮＴＳＣ 信号フォーマットにおいて３１マイクロ秒）の２分の１に等しい遅延を有する遅 延４５にクロックされ、かつライン３１上のライン２倍化されたクロッキング速 度８Ｆｓｃでクロックアウトされる。補間された画素は元のクロック速度４Ｆｓ ｃで元の走査線期間（たとえばＮＴＳＣ信号フォーマットにおいて６３マイクロ 秒）に等しい遅延を有する遅延４７にクロックされ、かつそれらはライン２倍化 された走査速度８Ｆｓｃで遅延４７からクロックアウトされる。色画素は２Ｆｓ ｃ速度で動作するレジスタ５０によってデマルチプレクスされる。ローパスフィ ルタ５１および５５はＤＡＣ５２および５５に続く任意の偽信号および定量化エ ラーまたは残余を取り除き、反転増幅器５３および５７はマトリックス５６に利 得制御およびインピーダンス一致を与える。

同様に、輝度経路は入カフ０とＡ／Ｄ　７２との間の利得およびオフセット増幅 器７１を含む。レジスタ７３はクロマ経路遅延に一致するように遅延一致を与え る。ライン補間器は元の走査線期間（たとえばＮＴＳＣに対して６３マイクロ秒 ）に等しい遅延を育する遅延７５および総和器７７を含む。元の画素は元のクロ ック速度４Ｆｓｃて遅延８１にクロックされ、かつライン２倍化された速度８Ｆ ＳＣでそれからクロックアウトされる。遅延８１は元の走査線遅延の２分の１に 等しい遅延を有する。加算器７７（Ａ十Ｂ）からの補間画素は半分利得加算器７ ９によって振幅か半分にされ、所望の平均（Ａ十Ｂ）／２を与える。半分利得加 算器７９からの出力バスはバス８２およびジャンパ２０につなかる。バス８４（ およびジャンパ２０）は遅延８３につなかり、それは元のクロッキング速度４Ｆ ｓｃで画素バイトを取り込み、ライン２倍化された速度８Ｆｓｃてそれらをクロ ックアウトする。輝度／クロマ遅延一致回路はシフトレジスタ８５および選択可 能な数のクロック遅延かマルチブレクシングなどに付随してクロマ経路で発生す る遅延に一致するのに適切な輝度経路に挿入されることを可能にする６　（ｈｅ ｘ）スイッチ８７を含む。ＤＡＣ５２，５４および７８のそれぞれの利得は調整 可能である。ローパスフィルタ８９、位相イコライザ９１および反転増幅器９３ はＤＡＣ７８と色マトリックス５６との間に置かれる。

ここで図３に戻って、付加的な回路セクション１６のさらなる詳細か示される。

運動検出回路１１０は２のレジスタ、バス８０に接続されるレジスタ１２２およ び第２のフィールド遅延回路２４の出力に接続されるレジスタ１２４を含む。こ れらのレジスタは差を取り込み、８ビツト値および符号ヒツトをラッチ１２に出 力する総和回路１２６に送られる。ダイナミックレンジまたは利得拡張回路とし て機能するＦＲＯＭＩ　３０は入来差信号の利得をその後利得か一定のままであ る成る彩度値まて拡張し、利得拡張された運動信号をラッチ１３２に出力する。

たとえば、もし上口運動値かディジタル１２８に相等しいとして示せば、プラス またはマイナスディジタル３１運動値はプラスまたはマイナス１２８値、８ビツ ト映像定量化のフルダイナミックレンジに拡張される。回路１１０の運動検出器 部分からの出力はバス１３４上で与えられる。

バス１３４は時間にわたってパルスを広げる育成インパルス応答アーキテクチャ か続くディジタルローパスフィルタ１３５につながる。このプロセスはパルスの レベルを低減し、かつゆえに利得エキスパンダＦＲＯＭ１３０はローパスフィル タで発生する損失を補うために運動制御値を予め強調する。ディジタルローパス フィルタ１３５は、図３に示されるように構成された、直列のレジスタ１３６． １３８．１４２．１４４．１５２．１５６および１６０、ならびに総和回路１４ ６．１５０．１６２および１６Ｇを含む。これらの回路エレメントの動作は色副 搬送波周波数ＥＳＣにおよびそれより上に置かれた一連のゼロを確立し、それに よって運動制御から任意の高周波数エレメント（ノイズを含む）を排除する。

ローパスフィルタリングされた運動制御信号はラッチ１６８でラッチされ、運動 制御信号に基づいて全波整流機能を実行するように構成されたＰＲＯＭ１７０に 与えられる。

この「整流」は画像信号内の画素の運動の方向に関係なく運動制御信号の符号を 取り除く。レジスタ１７２は整流器ＦＲＯＭ１７０の出力をラッチし、水平拡張 回路１１２につながるバス１１１上でローパスフィルタリングされた全波整流さ れた運動制御信号を出す。

水平拡張回路１１２は図３に示されるように−続きのレジスタ１７４．１７６． １７８．１８０．１８２．１８４．１８６および１９０を含む。レジスタからの パスタツブは［より大きな数を保つＪ　（ＫＧＮ）ＦＲＯＭＩ　９２．１９４． １９６および１９８につなかる。ＰＲＯＭＩ　９２および１９４からの出力はＫ ＧＮ　ＰＲＯＭ２００に送られ、ＰＲＯＭＩ　９６および１９８からの出力はＫ ＧＮ　ＰＲＯＭ２００に送られる。ＫＧＮ　ＰＲＯＭ２００および２０２からの 出力はレジスタ２０４に集中され、バス１１３を介して出力を与える最後のＫＧ Ｎ　ＰＲＯＭ２０６に与えられる。

水平拡張回路１１２の機能は時間において水平領域で拡張し運動遷移を包含する 運動制御信号と、フレームごとに検出された運動遷移を包含するライン走査構造 に沿う区域を発生することである。この機能は図９に関連して以下にさらに説明 される。

垂直／時間拡張回路１１４は２６２ライン（ｌフィールド）遅延２２６につなが る出力バス２２４を有するフイールド領域総和接合２２２を含む。フィールド遅 延２２６は１ライン遅延２３０につながる出力バス２２８を育する。

ｌライン遅延２３０はライン領域総和回路２３４につながる出力バス２３２を存 し、この回路は連続走査線上の運動制御信号バイト間の差をとり、バス２３６上 で出力を与える。バス２３６はフィールド領域総和接合２２２にフィードバック し、それはそれによって入来運動制御画素バイトとフィールドプラス（Ａ＋Ｂ） ／２遅延された画素バイトとの間のフィールド差をとる。この配列は図１０に関 連して以下に論じられるように、垂直および時間領域において運動制御を拡張す るためのフィールド再循環回路を確立する。バス２２４および２３６上の値は運 動制御信号の垂直／時間領域拡張を結果として生じるＫＧＮ　ＦＲＯＭ２３８を アドレス指定するために与えられる。ＦＲＯＭ２３８からの出力はレジスタ２４ ０で保持され、バス１１６上の４ビツト（１６レベル）制御信号として出される 。レジスタ２４４、運動制御セットアツプスイッチ２４６およびテスト／動作ス イッチ２４８を含むテスト回路２４２は、運動制御付加的回路１６の動作をテス トするために設けられる。

タイミング回路１８は図４でより詳細に示される。複合同期入力ライン２５０は テレビジョン受像機の検出器／同期分離器エレメントからアナログ形状で複合同 期を受信する。同期信号はクランプ回路２５２およびノツチフィルタ２５４を通 過して、水平ライン走査成分の第２の高調波を排除する。フィルタリングされた 同期は１入力として位相ロックループの位相比較器２５６に与えられ、それはた とえば１６Ｆｓｃて動作する電圧制御されたオシレータ、２Ｆｓｃ、４Ｆｓｃお よび８Ｆｓｃクロッキング信号を発生するＦｓｃカウンタ２６０、および走査線 ２倍化された速度（ＮＴＳＣで３１ＫＨｚ）で水平クロッキンク信号を発生し、 この信号をライン１６４を介して出す水平カウンタ２６２をさらに含む。ライン ２６４上の信号は遅延一致２６６を通過し、第２の入力として位相比較器２５６ に与えられ、位相ロックループを完成する。位相比較器２５６は従来の態様で入 来複合同期の位相および周波数にループをロックする。

ライン２６４上のダブルビクロッキングパルスもまたリセット論理回路２６８に 与えられ、この回路はＦＩＦＯレジスタ４５．４７．８１および８３のためにリ セット信号を発生し、レジスタのためにストローブおよびインタラブド信号を発 生する。

ライン２６４上のダブルビクロッキング信号もまた走査線２倍化された速度で水 平同期パルスを発生する水平パルス発生器２７２に遅延調整回路２７０を介して 与えられる。

これらのダブルＨ同期パルスはドライバ２７４で増幅され、ボート２７６で出さ れる。

ライン２５０上の複合同期もまた帰線消去パルス検出器２７８および垂直間隔パ ルス発生器２８０を通過し、この発生器はドライバ２８２を介して垂直ドライブ ボート２０４に帰線消去パルスを含む垂直同期を発生しかつ出す。

水平パルス発生器２７２および垂直パルス発生器２８０からの出力は、元の走査 線期間の２分の１だけ信号を遅延させるための遅延回路２８６および２８８を介 して、かつまたパルス加算器回路２９０に直接与えられる。２分のＩＨ遅延され た水平パルスおよび遅延されない水平パルスならびに垂直間隔パルスは加算器回 路２９０で組合わされ、ドライバ２９２を経て複合出力ボート２９４に出される 。

図５Ａは二次元（空間領域）ラインダブラ（ジャンパ２０を所定位置に存するク ロマダブラＩ２または輝度ダブラ１４のいずれか）の動作を例示する。図５Ａの 左に、隣接する走査線の５つのセグメントかあり、そのうちの２つは偶数フィー ルド（Ｅ）に属し、３つは隣接する奇数フィールド（０）に属する。偶数フィー ルドの中実黒点および奇数フィールドの中実黒三角によって示される対角遷移か 描かれる。図５Ａの中央部分は偶数フィールドの白抜き円および奇数フィールド の白抜き三角である補間サンプルを与えなからライン平均プロセスを例示する。

図５Ａの右は結果として生じる画像表示を例示し、そこて視聴者の目−脳認識／ 統合プロセスで起こるように偶数および奇数フィールドか重畳される。遷移は１ つの画素から３つの画素へ広げられるたけてはなく、フレーム速度（３０Ｈｚ） で知覚可能なジグザグちらつきか発生する。このちらつきは白抜き体補間画素か 中実体画素の振幅の２分の１しかないので、遷移に沿ってコントラストバンドを 生じるから発生する。

図５Ｂは黒から白へのランプ信号が輝度入カフ０で１つの走査線に与えられた場 合のライン補間器７４および２：ｌ圧縮回路７６の作用を例示する。図５Ｂにグ ラフで描がれた様々な信号は図２内の回路場所を記す文字か付けられる。

図６は垂直または対角遷移レベルの関数でちらつき可視性を例示する。図６は遷 移のＩＲＥレベルとちらつきの知覚との間の非常に非線形的な関係の概念図とし て理解されなければならない。観察から真実であると思えることは約２５ＩＲＥ ユニツトの遷移振幅まで、ちらつきは通常まったく知覚可能ではないということ である。２５から５０１ＲＥユニツトで、知覚のしきい値に通常到達し、５０か ら１００１ＲＥユニットの遷移振幅で、ちらつきは目に見えるものから非常に不 愉快なものへと進む。勿論、実際のデータは特定の表示装置のコントラスト能力 および持続性、ならびに視聴者のちらつきへの主観的な感応性に依存するであろ う。高いコントラスト、短い持続性、大きな面積表示で、ちらつきは二次元ライ ンダブラ構造１４に不愉快なものになると言えば十分である。

図７のブロック図はこの発明の原理および利点をさらにより明らかに例示するた めに図１の構造ｌＯを大幅に単純化する。システム１０はエレメント７２．７４ および７６ならびにバス８０．８２および８４を含む輝度主要経路１４を含むこ とは図７で見ることができる。これだけで、結果として生じる非常に低い価格の ラインダブラは図５に例示された（Ａ＋Ｂ）／２に従うライン補間器から補間画 素を与え、付随する欠点はすでに記されたとおりである。

第２のおよび付加的な経路１６は主要経路に接続し、本質的にフィールドメモリ ユニット２２および２４、減算器８８、制御９８ならびに運動検出および制御発 生回路１１０、＋１２．１１４の制御下で動作する総和接合１０８を含む。

フィールドメモリユニット２２は２６３ラインの遅延を与えるように設定され、 それは元の走査速度での走査線の整数であるという意味において便利である。こ の遅延はｌフィールドプラス２分のｌ走査線（フィールドは２６２゜５走査線で ある）を表わす。フィールドメモリユニット２２の遅延はライン補間回路７４の 遅延に正確に従うように設定され、その結果メモリユニット２２の出力はライン 補間器７４によって発生されている画素平均（Ａ十Ｂ）／２の同一の空間場所で ｌフィールド遅延された画素（Ｆ１画素）を真に表わす。

減算器８８は関数（Ｆｌマイナス［（Ａ＋Ｂ）／２コＦＯ）を発生し制御回路９ ８に出す。運動がない場合、制御はこの関数を通って総和接合１０８に進み、総 和接合はこの関数を［（Ａ＋Ｂ）／２］　ＦＯｌまたは［（Ａ＋Ｂ）／２コ　Ｆ Ｏ−［（Ａ＋Ｂ）／２］　ＦＯ＋Ｆ１の主要経路関数と合計する。

ライン補間画素はそれゆえに総和接合で相殺し、先行のフィールド画素Ｆｌのみ を残す。静止した対角遷移の場合、この動作は図８Ａにグラフで示されたライン ２倍化された表示で示されるように非常に平滑でかつ鋭く、任意の補間人工物に よって歪められない遷移表示を結果として生じる。

運動がある場合、制御９８からの出力は本質的にゼロであり、主要経路から付加 的に相殺するべきものは何もない。

結果は図８Ｂのライン２倍化された表示グラフでグラフ化された外観を対角遷移 のために有する主要経路出力［（Ａ＋Ｂ）／２コ　ＦＯである。

図１および図３に描かれ、それに関連して説明された運動検出回路は、減算器回 路８８と直列に可変しきい値を好ましくは実現化しかつ与え、しきい値レベルは 運動制御回路１１０．１１２および１１４によって出された運動制御信号の大き さによって制御され、その結果しきい値は運動制御信号が高い値を有する場合に は高いレベルに設定され、しきい値は運動制御信号が低い値を有する場合には低 いレベルに設定される。

実務において、この配列はもっとも望ましく、かつ平滑な外観を結果として生じ 、遅いまたは小さな面積運動が検出された場合全体の画像か直ちにあいまいにな るまたはぼやけるのを妨げる。運動を検出するプロセスはいくつかのにせの細か い画像細部型信号を用いる。もし真の細かい画像詳細か存在すれば、かつもし運 動が非常に遅く面積が制限されていれば、細かい画像詳細（ｌフィールド遅延さ れた画素）は平均画素の代わりに選択される、なぜなら運動制御しきい値か低い であろうからである。運動は速度または面積またはその両方において増大するの で、スイッチオーバしきい値はいくつかの細かい画像詳細が補間のためにここで 利用てきないように増大する。結局は、高い運動レベルを伴って、スッチオーバ は完了し、平均化された画素のみか補間画素として出されるであろう。運動の関 数でスイッチオーバレベルを変えるこのアプローチは、フィールド遅延された空 間的に整列された画素（細かい画像細部）から平均画素への平滑化された徐々の 突然でないスイッチオーバを結果として生じ、一方知覚可能なちらつきのオンセ ットを最小限にする。

回路１６か所定場所にない場合、低減された、しかし非常に低価格主要経路１４ の非常に有用な機能性は影響されないままである。付加的なモジュール形式回路 １６が所定場所にある場合、大幅に改良されたラインダブラｌＯが結果として生 しる。

改良されたラインダブラｌＯによって実現化されるラインダブリングアルゴリズ ムは先行技術で既知であるか、この発明の重大な寄与は回路１６のみか主要経路 に存在する差、つまりちらつき成分を操作するということの理解である。主要経 路は本質的に受動であり、それは運動があろうとなかろうと同一の方法で動作す ることを意味する。付加的な経路は画像が静止しているところではライン補間器 人工物を取除き、画像に運動があるところではライン補間器人工物を取除かない 。

付加的な回路１６によって補間差信号のみを操作する１つの明らかな利点は、差 信号が非常に低レベルであるということである。操作されているのは低レベル信 号であるので、回路１６は結果として生じる表示に許容できない人工物を発生す ることなく補間エラーまたは誤りを生じ得る。

また、各瞬間での運動の検出は満足な性能に本質的ではない。したがって、付加 的な回路１６は特定の画像アクティビティが実際に動いているかどうかに関わら ず運動の存在する側で誤るように設定される。このアプローチへの唯一の欠点は 垂直または対角遷移エツジのときおりの僅かなちらつきまたは柔らかさである。

制御９８はしきい値を課すように設定可能であり、その結果たとえばちらつきレ ベル（図６）か知覚のしきい値、つまり約２５１ＲＥユニツトに到達するまでフ ィールド遅延された画素への切換がない。

運動検出回路１１０は運動のオンセットでスタートするか、最後の運動状態か存 在するより遅く１つのフィールドを停止させる。フルフレームは単一フィールド よりはむしろ運動検出のために必要とされる。他の態様で、フィールドごとの垂 直遷移は画像の運動に対して混同され得る。理想的に、運動制御は連層のオンセ ット前に始まり、運動状態か過ぎた後停止し、それによって運動制御ウィンド内 に運動状態を集中させなければならない。しかしながら、本発明者らは運動制御 が運動のオンセット後に始められない限り、知覚可能な欠点はほとんどないこと を発見した。

運動検出回路１１０はまた色副搬送波周波数Ｆｓｃて１つのゼロを有し、その周 波数より上で他のゼロを有するように設計され、ノイズおよび高周波数画像エレ メントを排除し、運動制御信号の強さに付加するディジタルローパスフィルタを 含む。全波整流器機能はフレームごとに運動の符号を取除くので、その結果運動 制御信号は絶対値として動作する。

図９に示されるように、水平拡張回路１１２は１Ｆｓｃ、２Ｆｓｃ、３Ｆｓｃお よび４ＦＳＣのような複数個のＦｓＣクロック間隔だけ運動制御信号を遅延させ る。様々に遅延された運動制御信号はそれから「最も大きな数字を維持する」ア レイに送られ、それは図９の「モーションアウト」として示される水平領域拡張 された運動制御信号を生じる。主要経路１４の制御されたレジスタ遅延（および 付加的な経路１６の遅延一致）を与えることによって、回路ｌ１２によって出さ れた水平に拡張された「モーションアウト」制御信号によって、検出された運動 状態をひとまとめにすることは実際的である。

垂直／時間拡張回路１１４はエレメント２２２．２２６および２３４で２６２． ５ライン再循環ループを実現化することによって、運動制御信号の垂直時間領域 拡張を実行する。このアプローチは共同発明者ファルージャ（Ｆａｒｏｕｊａ） の先行の同一譲受人に譲渡された米国特許第４．６７０．７７５号のノイズ低減 システム内で説明され、その開示は引用によりここに援用される。図１０Ａに示 されるように、フィールド再循環はフィールド間隔か進むにつれて、走査線の拡 張または平均化を生じる。単一のラインは３つのラインに拡張し、それは５つの ラインに拡張するなどである。図１０Ｂは運動拡張ベクトルが垂直および時間（ Ｔ）寸法を含む平面で延在することを示す。図１０Ｃは回路１１４への運動制御 入力を示し、図１０Ｄは複数個のフィールドにわたる降下として入力運動間隔の 端部での垂直／時間拡張を示す。このアプローチは、タロマノイズリダクション にとって有効であることが以前に示されたが、強くて高い信号対雑音比を育する 運動制御信号を発展させるために非常によく作用し、かつまた非運動よりはむし ろ運動に味方して誤る制御を望ましくは結果として生じる。このようにＦ１画素 は運動か画像に明らかに存在しない場合のみライン補間平均と置換される。

好ましい構造形状において、改良されたラインダブラｌＯの回路のすべては、た とえばフィールドメモリユニット２２．２４および２２６を除いて、単一の大規 模集積回路チップに含まれる。基本的なユニット１４から強調されたユニットｌ Ｏヘラインダブラをアップグレードするために、フィールドメモリ２２．２４お よび２２６はプラグインされ、ジャンパ２０は効果的に脱接続される。実務にお いて、フィールドメモリユニット２２．２４および２２６の存在は検出さね、「 ジャンパ」２０は自動的に電気的に取除がれる。

この発明か属する当業者にとって、多くの非常に異なる実施例かこの発明の精神 および範囲から逸脱することなく前の説明によって提案されるであろう。この説 明および開示は例示の目的のためのみに意図され、以下の請求の範囲によってよ り特定的に指摘されるこの発明の範囲を制限するものとして解釈されるへきでな はい。

ＦＩＧ、　２ ＦＩＧ、　２ｃｏｎｔ。

ＦＩＧ、　３　ｃｏｎｔ。

ＦＩＧ、６ ＦＩＧ、５Ａ ＦＩＧ、７ 要　約　書 走査線ダブラは第１の走査速度で映像信号を受信するための入力と、第１の走査 速度の２倍の第２の走査速度で映像信号を与えるための出力と、入力と出力との 間をつなぐ主要経路とを含む。主要経路は２つの隣接するラインにわたって画素 を平均化するための走査線補間回路と、元のおよび補間走査線を走査線２倍化さ れたフォーマットに圧縮するための２対ｌ走査線圧縮回路と、さらにライン補間 回路と２対ｌライン圧縮回路との間の任意の付加的な経路挿入場所とを含む。任 意の付加的な経路挿入場所を橋架けする解放可能な接続経路は、フィールド遅延 された画素抽出回路、主要経路映像信号内の運動の検出に関連して制御を発生す るための制御回路、および制御に応答して主要経路に１フイールド遅延された画 素を加え、かつライン補間された画素を減じるための組合せ回路を含む付加的な 信号処理経路と置換可能であり、それによって任意の経路が接続された場合走査 線ダブラは水平、垂直および時間領域で動作し、かつ任意の経路が接続されない 場合走査線ダブラは水平および垂直領域で動作する。改良されかつ単純化された 三次元走査線ダブラはこの発明の局面である。

国際調査報告 ｌ″ｍｍ−＾ｓｅｋａｍ＋＋　１＋・　ＰＣＴ／ＬＩＳ　９２１０１１１００Ｐ Ｃ丁／ＬＪＳ　９２１０１８００　８ＡＥ　５８８１３８

Claims (1)

1. 【特許請求の範囲】 １．テレビジョン受像機のためのフィールドメモリ拡張可能走査線ダブラであっ て、 第１の走査速度で映像信号を受信するための入力と、第１の走査速度の２倍の第 ２の走査速度で映像信号を与えるための出力と、 入力と出力との間をつなぐ主要経路とを含み、主要経路は 関係（Ａ＋Ｂ）／２に従って画素を補間するためのライン補間手段を含み、Ａは 第１の走査線に沿う第１の場所であり、Ｂは第１の場所と垂直に実質的に整列さ れ、前記関係に従ってライン補間された画素を出力するための第２の走査線に沿 う第２の場所であり、 元のおよび補間走査線を走査線２倍化されたフォーマットに圧縮するための２対 １時間圧縮手段と、さらにライン補間手段と２対１ライン圧縮手段との間の任意 の付加的な経路挿入手段とを含み、 取外し可能な接続経路手段は任意の付加的な経路挿入手段を橋架けする、フィー ルドメモリ拡張可能走査線ダブラ。 ２．取外し可能な接続経路手段は開かれ、任意の付加的な経路挿入手段で接続さ れた付加的な信号処理経路をさらに含み、付加的な信号処理経路は 第１および第２の走査線の間に空間的に置かれたライン補間された画素と実質的 に空間的に一致する１フィールド遅延された画素を与えるためのフィールド遅延 された画素抽出手段と、 主要経路映像信号内の運動の検出に関連して制御を発生するための制御手段と、 制御に応答して、前記関係に従って１フィールド遅延された画素マイナスライン 補間された画素の関数を主要経路に加えるための組合せ手段とを含み、 それによって任意経路が接続された場合、走査線ダブラは水平、垂直および時間 領域で動作し、かつ任意経路が接続されない場合、走査線ダブラは水平および垂 直領域で動作する、請求項１に記載の走査線ダブラ。 ３．付加的な経路は複数のプラグインフィールドメモリユニットを含む、請求項 ２に記載の走査線ダブラ４．複数のプラグインフィールドメモリユニットは付加 的な経路に設置され、取外し可能な接続経路手段は任意の付加的な経路挿入手段 を横切って自動的に開けられる、請求項３に記載の走査線ダブラ。 ５．組合せ手段は前記関係に従って１フィールド遅延された画素マイナスライン 補間された画素の関数を発生するための減算器手段と、制御の有無に従って主要 経路に関数を加えるための加算器手段とを含む、請求項２に記載の走査線ダブラ 。 ６．制御は１ビット二進論理関数である、請求項２に記載の走査線ダブラ。 ７．制御はその大きさが映像内の運動の検出された大きさに関連して変化するマ ルチステップ制御である、請求項２に記載の走査線ダブラ。 ８．制御は映像信号内の遷移大きさの検出の関数で発生される、請求項２に記載 の走直線ダブラ。 ９．運動制御は運動における遷移が予め定められたしきい値を越えるまでそのた めに出力されない、請求項２に記載の走査線ダブラ。 １０．しきい値は映像信号内で約２５ＩＲＥユニットの遷移振幅まで変化するよ うに確立され、その後固定されたままである、請求項９に記載の走査線ダブラ。 １１．主要経路は輝度経路を含み、さらに第１の走査速度で複数のクロマ信号成 分を受信するための入力と、 第１の走査速度の２倍の第２の走査速度でクロマ信号成分を与えるための出力と 、 入力と出力との間をつなぐクロマラインダブリング経路とを含み、クロマライン ダブリング経路は関係（Ａ＋＋Ｂ）／２に従ってクロマ画素を補間するためのク ロマライン補間手段を含み、Ａは第１の走査線に沿う第１の場所であり、Ｂは第 １の場所と垂直に実質的に整列され、前記関係に従ってライン補間された画素を 出力するための第２の走査線に沿う第２の場所であり、元のおよび補間クロマ走 査線を走査線２倍化されたフォーマットに圧縮し、かつ前記圧縮された元のおよ び補間クロマ走査線を前記出力に供給するための２対１ラインクロマ走査線圧縮 手段を含む、走査線ダブラ。 １２．前記入力に接続されたアナログ対ディジタルコンバータ手段と、前記出力 に接続されたディジタル対アナログコンバータ手段とをさらに含み、前記主要経 路はディジタル電子装置を含む、請求項１に記載の走査線ダブラ。 １３．前記主要経路は前記入力に接続されたアナログ対ディジタルコンバータ手 段と、前記出力に接続されたディジタル対アナログコンバータ手段とをさらに含 み、前記主要経路および前記付加的な経路はディジタル電子装置を含む、請求項 ２に記載の走査線ダブラ。 １４．前記付加的な経路は複数のプラグインディジタルフィールドメモリユニッ トを含む、請求項１２に記載の走査線ダブラ。 １５．前記制御手段は運動検出手段を含む、請求項２に記載の走査線ダブラ。 １６．前記付加的な経路は２つの縦並びに接続されたプラグインフィールドメモ リユニットを含み、第１のフィールドメモリユニットは第１の走査速度で２６３ ライン期間遅延を与え、かつ第２のメモリユニットは第１の走査速度で２６２ラ イン期間遅延を与え、第１のメモリユニットは第１および第２の走査線の間に空 間的に置かれたライン補間された画素と実質的に空間的に一致する１フィールド 遅延された画素を与えるためのフィールド遅延された画素抽出手段内に含まれ、 第１および第２のメモリユニットは映像信号の運動を検出するための制御手段内 に含まれる、請求項２に記載の走査線ダブラ。 １７．制御手段は運動検出手段および全波整流器手段を含み、映像信号で検出さ れた運動の方向の関数で制御の符号を除去する、請求項２に記載の走査線ダブラ 。 １８．運動検出手段はさらにローパスフィルタ手段を含む、請求項１７に記載の 走査線ダブラ。 １９．制御手段は制御を水平寸法に拡張するための運動検出手段に続く水平領域 拡張手段を含む、請求項１７に記載の走査線ダブラ。 ２０．制御手段は垂直／時間寸法に制御を拡張するための運動検出手段に続く垂 直／時間領域拡張手段を含む、請求項１７に記載の走査線ダブラ。 ２１．前記組合せ手段は前記１フィールド遅延された画素マイナス前記ライン補 間された画素の付加の結果を組合せ、前記結果は制御の大きさが高い場合には高 いしきい値レベルが与えられ、制御の大きさが低い場合には低いしきい値が与え られるように、前記制御手段によって出力された前記制御の大きさに関係して変 化するしきい値関数を与えるためのしきい値関数回路手段にかけられる、請求項 ２に記載の走査線ダブラ。 ２２．テレビジョン受像機のための走査線ダブラであって、 第１の走査速度で映像信号を受信するするための入力と、第１の走査速度の２倍 の第２の走査速度で映像信号を与えるための出力と、 入力と出力の間をつなぐ主要経路とを含み、主要経路は関係（Ａ＋Ｂ）／２に従 って画素を補間するためのライン補間手段を含み、Ａは第１の走査線に沿う第１ の場所であり、かつＢは第１の場所と垂直に実質的に整列され、前記関係に従っ てライン補間された画素を出力するための第２の走査線に沿う第２の場所であり 、元のおよび補間走査線を走査線２倍化されたフォーマットに圧縮するための２ 対１時間圧縮手段と、さらにライン補間手段と２対１ライン圧縮手段との間の付 加的な経路信号処理手段とを含み、付加的な経路信号処理手段は 第１および第２の走査線の間に空間的に置かれたライン補間された画素と実質的 に空間的に一致する１フィールド遅延された画素を与えるためのフィールド遅延 された画素抽出手段と、 主要経路映像信号内の運動の検出に関係して制御を発生するための制御手段と、 制御に応答して、前記関係に従って１フィールド遅延された画素マイナスライン 補間された画素の関数を主要経路に加えるための組合せ手段とを含む、走査線ダ ブラ。 ２３．前記組合せ手段は前記１フィールド遅延された画素マイナス前記ライン補 間された画素の付加の結果を組合せ、前記結果は制御の大きさが高い場合には高 いしきい値レベルが与えられ、制御の大きさが低い場合には低いしきい値が与え られるように、前記制御手段によって出力された前記制御の大きさに関係して変 化するしきい値関数を与えるためのしきい値関数回路手段にかけられる、請求項 ２２に記載の走査線ダブラ。 ２４．組合せ手段は前記関係に従って１フィールド遅延された画素マイナスライ ン補間された画素の関数を発生するための減算器手段と、制御の有無に従って主 要経路に関数を加えるための加算器手段とを含む、請求項２２に記載の走査線ダ ブラ。 ２５．制御は１ビット二進論理関数である、請求項２２に記載の走査線ダブラ。 ２６．制御はその大きさが映像内の運動の検出された大きさに関係して変化する マルチステップ制御である、請求項２２に記載の走査線ダブラ。 ２７．制御は映像信号内の遷移大きさの検出の関数で発生される、請求項２２に 記載の走査線ダブラ。 ２８．運動制御は運動の遷移のためにそれらが予め定められたしきい値を越える まで出力されない、請求項２２に記載の走査線ダブラ。 ２９．主要経路は、輝度経路を含み、さらに第１の走査速度で複数のクロマ信号 成分を受信するための入力と、 第１の走査速度の２倍の第２の走査速度でクロマ信号成分を与えるための出力と 、 入力と出力との間をつなぐクロマラインダブリング経路とを含み、クロマライン ダブリング経路は関係（Ａ＋Ｂ）／２に従ってクロマ画素を補間するためのクロ マライン補間手段を含み、Ａは第１の走査線に沿う第１の場所であり、かつＢは 第１の場所と垂直に実質的に整列され、前記関係に従ってライン補間された画素 を出力するための第２の走査線に沿う第２の場所であり、元のおよび補間クロマ 走査線を走査線２倍化されたフォーマットに圧縮し、かつ前記圧縮された元のお よび補間クロマ走査線を前記出力に供給するための２対１ラインクロマ走査線圧 縮手段を含む、請求項２２に記載の走査線ダブラ。 ３０．前記入力に接続されたアナログ対ディジタルコンバータ手段と、前記出力 に接続されたディジタル対アナログコンバータ手段とをさらに含み、前記主要経 路はディジタル電子装置を含む、請求項２２に記載の走査線ダブラ。 ３１．前記主要経路は前記入力に接続されたアナログ対ディジタルコンバータ手 段と、前記出力に接続されたディジタル対アナログコンバータ手段とをさらに含 み、前記主要経路および前記付加的な経路はディジタル電子装置を含む、請求項 ２２に記載の走査線ダブラ。 ３２．前記付加的な経路は複数のプラグインディジタルフィールドメモリユニッ トを含む、請求項３１に記載の走査線ダブラ。 ３３．前記制御手段は運動検出手段を含む、請求項２２に記載の走査線ダブラ。 ３４．前記付加的な経路は２つの縦に並んで接続されたプラグインフィールドメ モリユニットを含み、第１のメモリユニットは第１の走査速度で２６３ライン期 間遅延を与え、かつ第２のメモリユニットは第１の走査速度で２６２ライン期間 遅延を与え、第１のメモリユニットは第１および第２の走査線の間に空間的に置 かれたライン補間された画素と実質的に空間的に一致する１フィールド遅延され た画素を与えるためのフィールド遅延された画素抽出手段内に含まれ、第１およ び第２のメモリユニットは映像信号の運動を検出するための制御手段内に含まれ る、請求項２２に記載の走査線ダブラ。 ３５．制御手段は運動検出手段および全波整流器手段を含み、映像信号で検出さ れた運動の方向の関数で制御の符号を除去する、請求項２２に記載の走査線ダブ ラ。 ３６．運動検出手段はさらにローパスフィルタ手段を含む、請求項３５に記載の 走査線ダブラ。 ３７．制御手段は制御を水平寸法に拡張するための運動検出手段に続く水平領域 拡張手段を含む、請求項３５に記載の走査線ダブラ。 ３８．制御手段は垂直／時間寸法に制御を拡張するための運動検出手段に続く垂 直／時間傾城拡張手段を含む、請求項３５に記載の走査線ダブラ。