JPH0550901B2 - - Google Patents
Info
- Publication number
- JPH0550901B2 JPH0550901B2 JP59112510A JP11251084A JPH0550901B2 JP H0550901 B2 JPH0550901 B2 JP H0550901B2 JP 59112510 A JP59112510 A JP 59112510A JP 11251084 A JP11251084 A JP 11251084A JP H0550901 B2 JPH0550901 B2 JP H0550901B2
- Authority
- JP
- Japan
- Prior art keywords
- packet data
- bit
- bits
- data
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は搬送帯域伝送部にアタツチメント・ユ
ニツト・インターフエースを介して接続された複
数の情報処理装置間で、パケツト・データを変調
して伝送する情報伝送方式に関する。
ニツト・インターフエースを介して接続された複
数の情報処理装置間で、パケツト・データを変調
して伝送する情報伝送方式に関する。
近時、中央制御局が不要で、しかも拡張性に富
んだバス形ネツトワークとして、完全分散形対等
プロトコル伝送システム、即ちCSMA/CD(キ
ヤリア・センス・マルチプル・アクセス/コリジ
ヨン・デイテクシヨン)方式が開発されている。
この方式は、伝送路としての同軸ケーブルを介し
て基底帯域伝送を行うものであるが、最近では上
記同軸ケーブルをより効率良く使用する為に、前
記基底帯域信号を搬送帯域信号に変調して伝送
し、その伝送帯域の有効利用を図る所謂ブロード
バンド・ネツトワークの開発が進められている。
んだバス形ネツトワークとして、完全分散形対等
プロトコル伝送システム、即ちCSMA/CD(キ
ヤリア・センス・マルチプル・アクセス/コリジ
ヨン・デイテクシヨン)方式が開発されている。
この方式は、伝送路としての同軸ケーブルを介し
て基底帯域伝送を行うものであるが、最近では上
記同軸ケーブルをより効率良く使用する為に、前
記基底帯域信号を搬送帯域信号に変調して伝送
し、その伝送帯域の有効利用を図る所謂ブロード
バンド・ネツトワークの開発が進められている。
しかして、この種のブロードバンド・ネツトワ
ークにあつては、搬送帯域伝送路の情報処理装置
を接続するメデイアム・アタツチメント・ユニツ
ト(MAU)は、情報処理装置から与えられる、
例えばマンチエスタ符号をMSK変調し、この
MSK変調信号を前記搬送帯域伝送路を介して伝
送することになる。ところが、前記搬送帯域伝送
路について国際標準化が進められているように、
その伝送信号(MSK変調信号)の帯域幅を18M
Hz以下にすることが必要であり、前記マンチエス
タ符号をそのままMSK変調することができない
と云う不具合がある。そこで、上記マンチエスタ
符号を、一旦スクランブルNRZ符号に変換して
その最高周波数を5MHzに設定し、このスクラン
ブルNRZ符号をMSK変調して伝送することが考
えられている。
ークにあつては、搬送帯域伝送路の情報処理装置
を接続するメデイアム・アタツチメント・ユニツ
ト(MAU)は、情報処理装置から与えられる、
例えばマンチエスタ符号をMSK変調し、この
MSK変調信号を前記搬送帯域伝送路を介して伝
送することになる。ところが、前記搬送帯域伝送
路について国際標準化が進められているように、
その伝送信号(MSK変調信号)の帯域幅を18M
Hz以下にすることが必要であり、前記マンチエス
タ符号をそのままMSK変調することができない
と云う不具合がある。そこで、上記マンチエスタ
符号を、一旦スクランブルNRZ符号に変換して
その最高周波数を5MHzに設定し、このスクラン
ブルNRZ符号をMSK変調して伝送することが考
えられている。
然し乍ら、情報処理装置からのパケツト・デー
タをMSK変調して伝送するべく、上記マンチエ
スタ符号をスクランブルNRZ符号化した場合、
nビツト単位の複数のデータ・フレームで構成さ
れる前記パケツトの区切りが分らなくなると云う
不具合が生じた。この結果、上記MSK変調信号
を受信してパケツト・データを復元する側の
MAUにあつては、パケツト・データのフレーム
の終了を検出することができなくなり、いつまで
もパケツト・データの復元処理を継続し、フレー
ムの終わりに余分なビツト列を追加してしまうと
云う問題が生じた。そこで上記パケツト中にフレ
ーム終了検出の為のポストアンブルを入れること
等が考えられている。然し乍ら、このようにする
と付加トラフイツクの増大を招き、上記データ・
フレーム内にポストアンブル・パターンを生じな
いようにする為の回路が必要となつたり、或いは
他の制御チヤンネルを設けることが必要となる等
の不具合があつた。
タをMSK変調して伝送するべく、上記マンチエ
スタ符号をスクランブルNRZ符号化した場合、
nビツト単位の複数のデータ・フレームで構成さ
れる前記パケツトの区切りが分らなくなると云う
不具合が生じた。この結果、上記MSK変調信号
を受信してパケツト・データを復元する側の
MAUにあつては、パケツト・データのフレーム
の終了を検出することができなくなり、いつまで
もパケツト・データの復元処理を継続し、フレー
ムの終わりに余分なビツト列を追加してしまうと
云う問題が生じた。そこで上記パケツト中にフレ
ーム終了検出の為のポストアンブルを入れること
等が考えられている。然し乍ら、このようにする
と付加トラフイツクの増大を招き、上記データ・
フレーム内にポストアンブル・パターンを生じな
いようにする為の回路が必要となつたり、或いは
他の制御チヤンネルを設けることが必要となる等
の不具合があつた。
本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、情報処理装置か
らのパケツト・データをスクランブルNRZ符号
化した後、これを変調して伝送するに際して、そ
の伝送パケツトのフレーム終了を簡易に、且つ確
実に検出することのできる情報伝送方式を提供す
ることにある。
ので、その目的とするところは、情報処理装置か
らのパケツト・データをスクランブルNRZ符号
化した後、これを変調して伝送するに際して、そ
の伝送パケツトのフレーム終了を簡易に、且つ確
実に検出することのできる情報伝送方式を提供す
ることにある。
本発明は、バス形完全分散対等プロトコル伝送
方式により搬送帯域伝送路を介して複数の情報処
理装置間にパケツト・データを変調して伝送する
に際し当該情報処理装置からの特定符号化された
パケツト・データをスクランブルにより所定符号
の系列に変換するとともに該符号系列を変調して
伝送する送信部と、前記搬送帯域伝送路を介して
受信された他の情報処理装置からの変調信号を復
調し前記スクランブルに対応したデスクランブル
によりパケツト・データを復元する受信部を有す
るメデイアム・アタツチメント・ユニツトにより
前記各情報処理装置を前記搬送帯域伝送路に接続
するようにした情報伝送方式であつて、前記メデ
イアム・アタツチメント・ユニツトの前記送信部
は、nビツト単位の複数のフイールドからなるフ
レームで構成される上記パケツトデータの最終ビ
ツトを送出したときから、(n−1)ビツト以内
のビツト・タイミングで変調信号を切断する手段
を有し、前記受信部は、受信したパケツト・デー
タを復調し、その復調データのビツト数をnビツ
ト単位で計数するとともに、前記(n−1)ビツ
ト以内の余剰ビツトを検出したとき前記バケツ
ト・データの受信完了を検出する手段を有するよ
うに構成したものである。また特に、上記前記メ
デイアム・アタツチメント・ユニツトは、複数の
データ・フイールドで構成されるパケツト・デー
タのうち、プリアンブルおよびスタート・フレー
ム・デリミタをスクランブルすることなしに送出
し、またパケツト・データの受信時には上記プリ
アンブルからクロツク再生を行ない、この再生ク
ロツクに従つて前記スタート・フレーム・デリミ
タの次のビツトから受信信号をデスクランブルし
てパケツト・データを復元するようにしたことを
特徴としている。
方式により搬送帯域伝送路を介して複数の情報処
理装置間にパケツト・データを変調して伝送する
に際し当該情報処理装置からの特定符号化された
パケツト・データをスクランブルにより所定符号
の系列に変換するとともに該符号系列を変調して
伝送する送信部と、前記搬送帯域伝送路を介して
受信された他の情報処理装置からの変調信号を復
調し前記スクランブルに対応したデスクランブル
によりパケツト・データを復元する受信部を有す
るメデイアム・アタツチメント・ユニツトにより
前記各情報処理装置を前記搬送帯域伝送路に接続
するようにした情報伝送方式であつて、前記メデ
イアム・アタツチメント・ユニツトの前記送信部
は、nビツト単位の複数のフイールドからなるフ
レームで構成される上記パケツトデータの最終ビ
ツトを送出したときから、(n−1)ビツト以内
のビツト・タイミングで変調信号を切断する手段
を有し、前記受信部は、受信したパケツト・デー
タを復調し、その復調データのビツト数をnビツ
ト単位で計数するとともに、前記(n−1)ビツ
ト以内の余剰ビツトを検出したとき前記バケツ
ト・データの受信完了を検出する手段を有するよ
うに構成したものである。また特に、上記前記メ
デイアム・アタツチメント・ユニツトは、複数の
データ・フイールドで構成されるパケツト・デー
タのうち、プリアンブルおよびスタート・フレー
ム・デリミタをスクランブルすることなしに送出
し、またパケツト・データの受信時には上記プリ
アンブルからクロツク再生を行ない、この再生ク
ロツクに従つて前記スタート・フレーム・デリミ
タの次のビツトから受信信号をデスクランブルし
てパケツト・データを復元するようにしたことを
特徴としている。
かくして本発明によれば、パケツト・データを
スクランブルした後、変調して伝送するに際し、
メデイアム・アタツチメント・ユニツトが上記パ
ケツト・データの最終ビツトを送出した後、上記
パケツト・データを構成するnビツト単位の複数
のデータ・フイールドのnビツト長より短いビツ
ト・タイミングで変調信号を切断するので、上記
変調されたパケツト・データを受信するメデイア
ム・アタツチメント・ユニツト側ではデータ・フ
レームのビツト長を計数することによつて、所定
のビツト長に満たないビツト列を検出して前記フ
レームの終了を確実に検出することができる。従
つて、パケツト・データをスクランブルした後、
変調して伝送しても、その変調信号を復調して得
られる信号中からパケツト・データのみを確実に
検出することが可能となり、スクランブルによる
従来の不具合を効果的に補うことができる。故
に、搬送帯域伝送路を介したパケツト・データ伝
送を効率良く行うことができ、実用上絶大なる効
果が奏せられる。
スクランブルした後、変調して伝送するに際し、
メデイアム・アタツチメント・ユニツトが上記パ
ケツト・データの最終ビツトを送出した後、上記
パケツト・データを構成するnビツト単位の複数
のデータ・フイールドのnビツト長より短いビツ
ト・タイミングで変調信号を切断するので、上記
変調されたパケツト・データを受信するメデイア
ム・アタツチメント・ユニツト側ではデータ・フ
レームのビツト長を計数することによつて、所定
のビツト長に満たないビツト列を検出して前記フ
レームの終了を確実に検出することができる。従
つて、パケツト・データをスクランブルした後、
変調して伝送しても、その変調信号を復調して得
られる信号中からパケツト・データのみを確実に
検出することが可能となり、スクランブルによる
従来の不具合を効果的に補うことができる。故
に、搬送帯域伝送路を介したパケツト・データ伝
送を効率良く行うことができ、実用上絶大なる効
果が奏せられる。
以下、図面を参照して本発明の一実施例につき
説明する。
説明する。
第1図はメデイアム・アタツチメント・ユニツ
ト(MAU)を構成するデータ送信部の概略構成
図である。このデータ送信部は、情報処理装置
(図示せず)から第2図に示す形式で与えられる
マンチエスタ符号化されたパケツト・データをス
クランブルNRZ符号化処理し、これを変調して
搬送帯域伝送路(図示せず)に送出するものであ
る。また、第3図は上記MAUのデータ受信部の
構成を示している。このようなデータ送信部およ
びデータ受信部を備えたMAUをそれぞれ介して
複数の情報処理装置が前記搬送帯域伝送路に接続
され、情報伝送システムが構築される。
ト(MAU)を構成するデータ送信部の概略構成
図である。このデータ送信部は、情報処理装置
(図示せず)から第2図に示す形式で与えられる
マンチエスタ符号化されたパケツト・データをス
クランブルNRZ符号化処理し、これを変調して
搬送帯域伝送路(図示せず)に送出するものであ
る。また、第3図は上記MAUのデータ受信部の
構成を示している。このようなデータ送信部およ
びデータ受信部を備えたMAUをそれぞれ介して
複数の情報処理装置が前記搬送帯域伝送路に接続
され、情報伝送システムが構築される。
この実施例で示されるMAUは、CCITT・V23
シリーズのインターフエース仕様のスクランブル
およびデスクランブラを有するものであり、マン
チエスタ符号の系列で示される前記パケツト・デ
ータをスクランブルNRZ符号の系列に変換し、
該スクランブルNRZ符号をMSK変調して伝送す
るものとなつている。
シリーズのインターフエース仕様のスクランブル
およびデスクランブラを有するものであり、マン
チエスタ符号の系列で示される前記パケツト・デ
ータをスクランブルNRZ符号の系列に変換し、
該スクランブルNRZ符号をMSK変調して伝送す
るものとなつている。
さて前記パケツト・データは、例えば第2図に
示すように1バイト(8ビツト)をフレームの構
成単位とし、7バイトのプリアンブル、1バイト
のSFD(スタート・フレーム・デリミタ)、2ま
たは6バイトのデイステイネーシヨン・アドレ
ス、2または6バイトのソース・アドレス・2バ
イトのデータ長コード、送信データ、そして4バ
イトのフレーム・チエツク・シーケンスを備えた
パケツト構成を有している。これらのうち、デイ
ネーシヨン・アドレスからフレーム・チエツク・
シーケンスまでがフレームと称される。そして、
このパケツト・データは前述したように前記情報
処理装置からMAUへマンチエスタ符号として与
えられる。
示すように1バイト(8ビツト)をフレームの構
成単位とし、7バイトのプリアンブル、1バイト
のSFD(スタート・フレーム・デリミタ)、2ま
たは6バイトのデイステイネーシヨン・アドレ
ス、2または6バイトのソース・アドレス・2バ
イトのデータ長コード、送信データ、そして4バ
イトのフレーム・チエツク・シーケンスを備えた
パケツト構成を有している。これらのうち、デイ
ネーシヨン・アドレスからフレーム・チエツク・
シーケンスまでがフレームと称される。そして、
このパケツト・データは前述したように前記情報
処理装置からMAUへマンチエスタ符号として与
えられる。
前記MAUのデータ送信部は、第1図に示すよ
うに前記符号の系列を排他的論理和(EX・OR)
回路11を介して入力し、これを以下に述べるク
ロツク信号に同期して23段のシフトレジスタ12
に転送している。このシフトレジスタ12の1段
目から8段目の各出力は比較回路13に並列出力
され、レジスト14にプリセツトされたSFDパ
ターン“11010101”と比較照合されている。この
比較回路13によつて前記パケツト・データ中の
SFDが検出されている。
うに前記符号の系列を排他的論理和(EX・OR)
回路11を介して入力し、これを以下に述べるク
ロツク信号に同期して23段のシフトレジスタ12
に転送している。このシフトレジスタ12の1段
目から8段目の各出力は比較回路13に並列出力
され、レジスト14にプリセツトされたSFDパ
ターン“11010101”と比較照合されている。この
比較回路13によつて前記パケツト・データ中の
SFDが検出されている。
一方、MAUでは、前記マンチエスタ符号が入
力されると、それによつてクロツクを再生し、こ
のクロツクに従つて前記マンチエスタ符号を
NRZ符号に変換している。また前記情報処理装
置から送信状態を示す信号が与えられると、その
状態をアンド回路15を介してホールド回路16
をセツトしている。このホールド回路16のセツ
トにより次段のホールド回路17がリセツトさ
れ、前記比較回路13によるSFDの検出に備え
られる。尚、前記ホールド回路16は、前記デー
タ・シグナルの消滅によつてリセツトされ、次の
パケツト・データ送出に備えられる。
力されると、それによつてクロツクを再生し、こ
のクロツクに従つて前記マンチエスタ符号を
NRZ符号に変換している。また前記情報処理装
置から送信状態を示す信号が与えられると、その
状態をアンド回路15を介してホールド回路16
をセツトしている。このホールド回路16のセツ
トにより次段のホールド回路17がリセツトさ
れ、前記比較回路13によるSFDの検出に備え
られる。尚、前記ホールド回路16は、前記デー
タ・シグナルの消滅によつてリセツトされ、次の
パケツト・データ送出に備えられる。
しかして今、7バイト(7×8ビツト)のプリ
アンブルがシフトレジスタ12に入力され、この
プリアンブルに続いて1バイト(8ビツト)の
SFDがシフトレジスタ12に入力されると、前
記比較回路13はこれを検出して前記ホールド回
路17をセツトする。このホールド回路17のセ
ツトによつて、つまり前記SFDの検出によつて
ゲート回路18,19がそれぞれ開成され、前記
シフトレジスタ12の18段目の出力信号および23
段目を介して出力される信号がEX・OR回路2
0を介して前記入力段のEX・OR回路11に帰
還される。このデータの帰還によつて前記入力信
号が前記10MHzのクロツク信号によりスクランブ
ルされることになる。つまり、パケツト・データ
は、前記SFDの次に入力されるデイステイネー
シヨン・アドレス・データからスクランブルされ
て、スクランブルNRZ符号に変換されるように
なつている。前記プリアンブルおよびSFDは、
SFDの検出前には前記データの帰還ループが形
成されないことから、スクランブルされないこと
は云うまでもない。
アンブルがシフトレジスタ12に入力され、この
プリアンブルに続いて1バイト(8ビツト)の
SFDがシフトレジスタ12に入力されると、前
記比較回路13はこれを検出して前記ホールド回
路17をセツトする。このホールド回路17のセ
ツトによつて、つまり前記SFDの検出によつて
ゲート回路18,19がそれぞれ開成され、前記
シフトレジスタ12の18段目の出力信号および23
段目を介して出力される信号がEX・OR回路2
0を介して前記入力段のEX・OR回路11に帰
還される。このデータの帰還によつて前記入力信
号が前記10MHzのクロツク信号によりスクランブ
ルされることになる。つまり、パケツト・データ
は、前記SFDの次に入力されるデイステイネー
シヨン・アドレス・データからスクランブルされ
て、スクランブルNRZ符号に変換されるように
なつている。前記プリアンブルおよびSFDは、
SFDの検出前には前記データの帰還ループが形
成されないことから、スクランブルされないこと
は云うまでもない。
そして、前記EX・OR回路11を介してシフ
トレジスタに転送される信号は、一方においてD
形のフリツプフロツプ(D・FF)21に供給さ
れ、前記クロツク信号に同期して逐次ラツチされ
ている。このD・FF21にラツチされた信号が、
前記データ・シグナルによつてゲート制御される
ゲート回路22を介して変調器23に供給され
る。
トレジスタに転送される信号は、一方においてD
形のフリツプフロツプ(D・FF)21に供給さ
れ、前記クロツク信号に同期して逐次ラツチされ
ている。このD・FF21にラツチされた信号が、
前記データ・シグナルによつてゲート制御される
ゲート回路22を介して変調器23に供給され
る。
この変調器23は、例えば前記10MHzのクロツ
クによりスクランブルされた信号をMSK変調す
るものであり、その変調動作は前記データ・シグ
ナルによつて制御されるようになつている。つま
り、変調器23はデータ・シグナルが入力された
時、その変調動作を開始し、上記データ・シグナ
ルが消滅した時、つまり前記パケツト・データの
最終ビツトの送出を終了した時、前記スクランブ
ル符号の7ビツト長以内のビツト・タイミング
で、例えば3ビツト・タイミングで前記変調動作
を停止するものとなつている。尚、この変調動作
停止タイミングの設定は、所定のタイマを作動さ
せる等して行われる。
クによりスクランブルされた信号をMSK変調す
るものであり、その変調動作は前記データ・シグ
ナルによつて制御されるようになつている。つま
り、変調器23はデータ・シグナルが入力された
時、その変調動作を開始し、上記データ・シグナ
ルが消滅した時、つまり前記パケツト・データの
最終ビツトの送出を終了した時、前記スクランブ
ル符号の7ビツト長以内のビツト・タイミング
で、例えば3ビツト・タイミングで前記変調動作
を停止するものとなつている。尚、この変調動作
停止タイミングの設定は、所定のタイマを作動さ
せる等して行われる。
このようにしてMAUは、情報処理装置から与
えられたマンチエスタ符号からなるパケツト・デ
ータの前記ブリアンブルおよびSFDをそのまま
変調して送出した後、前記パケツト・データの前
記SFD以降のデータ、つまりデステイネーシヨ
ン・アドレスからフレーム・チエツク・シーケン
スまでのデータをスクランブルNRZ符号化し、
これを変調して送出するものとなつている。そし
て、このスクランブルNRZ符号からなるパケツ
ト・データの最終ビツトの送出を終了した後、1
バイト長未満のビツト・タイミング(例えば3ビ
ツト・タイミング)で前記変調信号を切断するも
のとなつている。
えられたマンチエスタ符号からなるパケツト・デ
ータの前記ブリアンブルおよびSFDをそのまま
変調して送出した後、前記パケツト・データの前
記SFD以降のデータ、つまりデステイネーシヨ
ン・アドレスからフレーム・チエツク・シーケン
スまでのデータをスクランブルNRZ符号化し、
これを変調して送出するものとなつている。そし
て、このスクランブルNRZ符号からなるパケツ
ト・データの最終ビツトの送出を終了した後、1
バイト長未満のビツト・タイミング(例えば3ビ
ツト・タイミング)で前記変調信号を切断するも
のとなつている。
さて、このようにして送出されたパケツト・デ
ータを受信する側のMAUのデータ受信部は、例
えば第3図に示すように構成される。搬送帯域伝
送路を介して受信される変調信号は、復調器31
に入力されて復調される。この復調器31には、
例えばPLL回路からなるクロツク再生回路32
が接続されており、前記スクランブルされること
なく伝送されたプリアンブルおよびSFDからそ
のクロツク成分が再生されている。この再生クロ
ツクによつてシフトレジスタ33,34が転送駆
動されている。23段構成のシフトレジスタ33は
前記復調器31の出力信号を入力するもので、そ
の1段目から8段目までの出力は比較回路35に
並列出力され、レジスタ36にセツトされた
SFDパターン“11010101”と比較照合されてい
る。この比較回路35によるSFDの検出結果に
よつてホールド回路37がセツトされるようにな
つている。
ータを受信する側のMAUのデータ受信部は、例
えば第3図に示すように構成される。搬送帯域伝
送路を介して受信される変調信号は、復調器31
に入力されて復調される。この復調器31には、
例えばPLL回路からなるクロツク再生回路32
が接続されており、前記スクランブルされること
なく伝送されたプリアンブルおよびSFDからそ
のクロツク成分が再生されている。この再生クロ
ツクによつてシフトレジスタ33,34が転送駆
動されている。23段構成のシフトレジスタ33は
前記復調器31の出力信号を入力するもので、そ
の1段目から8段目までの出力は比較回路35に
並列出力され、レジスタ36にセツトされた
SFDパターン“11010101”と比較照合されてい
る。この比較回路35によるSFDの検出結果に
よつてホールド回路37がセツトされるようにな
つている。
そして、前記ホールド回路37のセツトによつ
てゲート回路38,39が開成され、前記シフト
レジスタ33の18段目および23段目を介したデー
タがEX・OR回路40を介して抽出される。こ
の出力がEX・OR回路41に導かれて前記復調
器31の出力と排他的論理和処理される。つま
り、前記スクランブルされたNRZ符号がデスク
ランブルされる。つまり、データ受信部のデスク
ランブラは、基本的には前記データ送信部のスク
ランブラと同様に構成され、前述したようにスク
ランブルされた信号のみをデスクランブルするも
のとなつている。
てゲート回路38,39が開成され、前記シフト
レジスタ33の18段目および23段目を介したデー
タがEX・OR回路40を介して抽出される。こ
の出力がEX・OR回路41に導かれて前記復調
器31の出力と排他的論理和処理される。つま
り、前記スクランブルされたNRZ符号がデスク
ランブルされる。つまり、データ受信部のデスク
ランブラは、基本的には前記データ送信部のスク
ランブラと同様に構成され、前述したようにスク
ランブルされた信号のみをデスクランブルするも
のとなつている。
一方、このようにしてデスクランブルされた信
号は、前記シフトレジスタ34に入力されて8ビ
ツト遅延される。その後、8ビツト遅延された信
号はEX・OR回路42を介して前記クロツク信
号と排他的論理和され、ゲート回路43を介して
情報処理装置に与えられるようになつている。フ
レーム終了検出回路44は、前記クロツク信号お
よび前記ゲート回路38の出力を受けてパケツ
ト・データのフレーム終了を検出するものであ
り、このフレーム終了検出回路44にて前記ゲー
ト回路43のゲート開成が制御されている。即
ち、フレーム終了検出回路44は、前記フレーム
が、8ビツト長を単位としていることを利用し
て、前記受信データのビツト数を前記バイト単位
で計数している。つまり、フレームのビツト数が
8ビツトの整数倍になつていることを利用して、
前記クロツク信号を8ビツト単位で計数してい
る。そして、この8ビツト単位の計数動作時に前
記ゲート回路38からの出力が消滅し、8ビツト
の計数が終了しなかつた時、そののフレームのビ
ツト数が規定されたビツト数に満たないことか
ら、これを前記フレームの後の余剰ビツトである
として検出している。
号は、前記シフトレジスタ34に入力されて8ビ
ツト遅延される。その後、8ビツト遅延された信
号はEX・OR回路42を介して前記クロツク信
号と排他的論理和され、ゲート回路43を介して
情報処理装置に与えられるようになつている。フ
レーム終了検出回路44は、前記クロツク信号お
よび前記ゲート回路38の出力を受けてパケツ
ト・データのフレーム終了を検出するものであ
り、このフレーム終了検出回路44にて前記ゲー
ト回路43のゲート開成が制御されている。即
ち、フレーム終了検出回路44は、前記フレーム
が、8ビツト長を単位としていることを利用し
て、前記受信データのビツト数を前記バイト単位
で計数している。つまり、フレームのビツト数が
8ビツトの整数倍になつていることを利用して、
前記クロツク信号を8ビツト単位で計数してい
る。そして、この8ビツト単位の計数動作時に前
記ゲート回路38からの出力が消滅し、8ビツト
の計数が終了しなかつた時、そののフレームのビ
ツト数が規定されたビツト数に満たないことか
ら、これを前記フレームの後の余剰ビツトである
として検出している。
このようにして上記フレーム終了検出回路44
が、8ビツトに満たない余剰ビツト列を検出した
とき、ゲート回路43には前記シフトレジスタ3
4にて丁度8ビツト遅延された前記パケツトの余
剰ビツト列が供給されていることになる。そこ
で、前記フレーム終了検出回路44は、前記8ビ
ツトに満たないビツト列を検出したとき、次の8
ビツト目を以て前記ゲート回路43のゲート開成
を終了している。つまり、第4図に変調信号の
RFキヤリア、クロツク、最終フレーム検出回路
44の出力、デスクランブルされたNRZ信号、
および8ビツト遅延された上記NRZ符号のタイ
ミングを示すように、前記パケツト・データの最
終ビツトの送出後に、その変調信号が3ビツト・
タイミングで切断されるので、これによつて受信
信号のRFキヤリアが消滅する。このRFキヤリア
の消滅タイミングに前記クロツクを8ビツト計数
しているか否かによつて、フレームの構成要件が
満されいてるか否かが判定され、ここに前記パケ
ツト・データのフレーム終了検出が行われること
になる。
が、8ビツトに満たない余剰ビツト列を検出した
とき、ゲート回路43には前記シフトレジスタ3
4にて丁度8ビツト遅延された前記パケツトの余
剰ビツト列が供給されていることになる。そこ
で、前記フレーム終了検出回路44は、前記8ビ
ツトに満たないビツト列を検出したとき、次の8
ビツト目を以て前記ゲート回路43のゲート開成
を終了している。つまり、第4図に変調信号の
RFキヤリア、クロツク、最終フレーム検出回路
44の出力、デスクランブルされたNRZ信号、
および8ビツト遅延された上記NRZ符号のタイ
ミングを示すように、前記パケツト・データの最
終ビツトの送出後に、その変調信号が3ビツト・
タイミングで切断されるので、これによつて受信
信号のRFキヤリアが消滅する。このRFキヤリア
の消滅タイミングに前記クロツクを8ビツト計数
しているか否かによつて、フレームの構成要件が
満されいてるか否かが判定され、ここに前記パケ
ツト・データのフレーム終了検出が行われること
になる。
かくして、このようなデータ受信部によれば、
非常に簡易にして、且つ確実に伝送パケツトのフ
レームの終了を検出することができる。従つて、
パケツト・データをスクランブルした後、変調し
て伝送するに際して、例えばフレーム終了検出の
為のポストアンブルをパケツト中に入れることを
等が全く不要となり、上記ポストアンブルによる
付加トラフイツクの発生もない。また、ポストア
ンブルの検出回路や制御チヤンネル等が不要とな
り、MAUの構成の簡易化を図ること等が可能と
なる。更には、前記7バイトのプリアンブルをフ
ルにクロツク再生に利用することができ、その動
作安定化を図り得る等の実用上多大なる効果が乗
せられる。
非常に簡易にして、且つ確実に伝送パケツトのフ
レームの終了を検出することができる。従つて、
パケツト・データをスクランブルした後、変調し
て伝送するに際して、例えばフレーム終了検出の
為のポストアンブルをパケツト中に入れることを
等が全く不要となり、上記ポストアンブルによる
付加トラフイツクの発生もない。また、ポストア
ンブルの検出回路や制御チヤンネル等が不要とな
り、MAUの構成の簡易化を図ること等が可能と
なる。更には、前記7バイトのプリアンブルをフ
ルにクロツク再生に利用することができ、その動
作安定化を図り得る等の実用上多大なる効果が乗
せられる。
尚、本発明は上述実施例に限定されるものでは
ない。例えばスクランブルの方式等はそのインタ
ーフエース仕様に応じて定めれば良いものであ
る。またパケツトの単位ビツト数等も情報伝送仕
様に応じて定めれば良い。要するに本発明は、そ
の要旨を逸脱しない範囲で種々変形して実施する
ことができる。
ない。例えばスクランブルの方式等はそのインタ
ーフエース仕様に応じて定めれば良いものであ
る。またパケツトの単位ビツト数等も情報伝送仕
様に応じて定めれば良い。要するに本発明は、そ
の要旨を逸脱しない範囲で種々変形して実施する
ことができる。
図は本発明の一実施例を示すもので、第1図は
MAUのデータ送信部のスクランブラの概略構成
図、第2図はパケツトのデータ構成を示す図、第
3図はMAUのデータ受信部のデスクランブラの
概略構成図、第4図はデータ受信部の最終フレー
ム検出を示すタイミング図である。 11,20,40,41,42……排他的論理
和回路(EX・OR回路)、12,33,34……
シフトレジスタ、13,35……比較回路、1
4,36……レジスタ、15,18,19,2
2,38,39,43……ゲート回路、16,1
7,37……ホールド回路、21……D形フリツ
プフロツプ(D・FF)、23……変調器、31…
…復調器、32……クロツク再生回路、44……
フレーム終了検出回路。
MAUのデータ送信部のスクランブラの概略構成
図、第2図はパケツトのデータ構成を示す図、第
3図はMAUのデータ受信部のデスクランブラの
概略構成図、第4図はデータ受信部の最終フレー
ム検出を示すタイミング図である。 11,20,40,41,42……排他的論理
和回路(EX・OR回路)、12,33,34……
シフトレジスタ、13,35……比較回路、1
4,36……レジスタ、15,18,19,2
2,38,39,43……ゲート回路、16,1
7,37……ホールド回路、21……D形フリツ
プフロツプ(D・FF)、23……変調器、31…
…復調器、32……クロツク再生回路、44……
フレーム終了検出回路。
Claims (1)
- 【特許請求の範囲】 1 バス形完全分散対等プロトコル伝送方式によ
り搬送帯域伝送路を介して複数の情報処理装置間
にパケツト・データを変調して伝送するに際し、
当該情報処理装置からの特定符号化されたパケツ
ト・データをスクランブルにより所定符号の系列
に変換するとともに該符号系列を変調して伝送す
る送信部と、前記搬送帯域伝送路を介して受信さ
れた他の情報処理装置からの変調信号を復調し前
記スクランブルに対応したデスクランブルにより
パケツト・データを復元する受信部を有するメデ
イアム・アタツチメント・ユニツトにより前記各
情報処理装置を前記搬送帯域伝送路に接続するよ
うにした情報伝送方式において、 前記メデイアム・アタツチメント・ユニツトの
前記送信部は、nビツト単位の複数のフイールド
からなるフレームで構成される上記パケツトデー
タの最終ビツトを送出したときから、(n−1)
ビツト以内のビツト・タイミングで変調信号を切
断する手段を有し、 前記受信部は、受信したパケツト・データを復
調し、その復調データのビツト数をnビツト単位
で計数するとともに、前記(n−1)ビツト以内
の余剰ビツトを検出したとき前記パケツト・デー
タの受信完了を検出する手段を有することを特徴
とする情報伝送方式。 2 受信部は、当該情報処理装置からのマンチエ
スタ符号化されたパケツトゲータをスクランブル
によりNRZ符号に変換し、このNRZ符号をMSK
変調して伝送するものである特許請求の範囲第1
項記載の情報伝送方式。 3 メデイアム・アタツチメント・ユニツトは、
複数のフイールドからなるフレームで構成される
パケツト・データのうち、プリアンブルおよびス
タート・フレーム・デリミタをスクランブルする
ことなしに送出し、パケツトデータの受信時には
上記プリアンブルからクロツク再生を行い、この
再生クロツクに従つて前記スタート・フレーム・
デリミタの次のビツトから受信信号をデスクラン
ブルするものである特許請求の範囲第1項記載の
情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11251084A JPS60256247A (ja) | 1984-06-01 | 1984-06-01 | 情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11251084A JPS60256247A (ja) | 1984-06-01 | 1984-06-01 | 情報伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60256247A JPS60256247A (ja) | 1985-12-17 |
| JPH0550901B2 true JPH0550901B2 (ja) | 1993-07-30 |
Family
ID=14588452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11251084A Granted JPS60256247A (ja) | 1984-06-01 | 1984-06-01 | 情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60256247A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL158669B (nl) * | 1973-02-12 | 1978-11-15 | Philips Nv | Stelsel voor de overdracht van splitfase manchester gecodeerde tweewaardige informatiesignalen. |
| US3967061A (en) * | 1975-03-05 | 1976-06-29 | Ncr Corporation | Method and apparatus for recovering data and clock information in a self-clocking data stream |
| JPS55135448A (en) * | 1979-04-10 | 1980-10-22 | Hitachi Ltd | Extracting system for manchester code clock |
-
1984
- 1984-06-01 JP JP11251084A patent/JPS60256247A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60256247A (ja) | 1985-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102655517B1 (ko) | 10spe에서 동기식 및 자가-동기식 스크램블링에 의한 페이로드 및 프리앰블의 스크램블링 | |
| RU2701192C2 (ru) | Устройство передачи и способ передачи агрегированного протокольного блока данных физического уровня | |
| US5577069A (en) | Signalling method and structure suitable for out-of-band information transfer in communication network | |
| EP0166741B1 (en) | A digital communications system | |
| US20070220393A1 (en) | Transmitting data words | |
| EP0540188A1 (en) | Spectrally efficient broadband transmission system | |
| US6088827A (en) | 1000BASE-T packetized trellis coder | |
| US4852122A (en) | Modem suited for wireless communication channel use | |
| US4528661A (en) | Ring communications system | |
| US7570591B2 (en) | Method and apparatus for negotiating link speed and configuration | |
| CA2019990A1 (en) | Clock recovery for serial data communications system | |
| EP0404707A2 (en) | Frame stripping method for removing corrupted messages in a ring communication network | |
| US4661950A (en) | Information transmission system in a local area network suitable for collision detection | |
| EP0207243B1 (en) | Error correction mechanism | |
| US7529275B2 (en) | Data transfer protocol for 6.25 GBPs Serializer/Deserializer (SERDES) | |
| US5574949A (en) | Multi-access local area network using a standard protocol for transmitting MIDI data using a specific data frame protocol | |
| US5881074A (en) | 1000base-t packetized trellis coder | |
| US5142530A (en) | Multi-frame stripping protocol for token ring networks | |
| JPH0550901B2 (ja) | ||
| US6320872B1 (en) | Serially buffered medium translator | |
| EP1065831B1 (en) | Early preamble transmission | |
| KR0150258B1 (ko) | 수동광통신망의 버스트 데이타 전송장치 | |
| US11121790B2 (en) | Latency reduction in ethernet frames | |
| JP2723830B2 (ja) | 擬似キャリア制御機能付データ回線終端装置 | |
| JPS62179249A (ja) | デ−タ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |