JPH0554101A - Masking data generator - Google Patents

Masking data generator

Info

Publication number
JPH0554101A
JPH0554101A JP3234003A JP23400391A JPH0554101A JP H0554101 A JPH0554101 A JP H0554101A JP 3234003 A JP3234003 A JP 3234003A JP 23400391 A JP23400391 A JP 23400391A JP H0554101 A JPH0554101 A JP H0554101A
Authority
JP
Japan
Prior art keywords
masking
data
hole
escape
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3234003A
Other languages
Japanese (ja)
Inventor
Yoshikazu Ichiba
義和 市場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3234003A priority Critical patent/JPH0554101A/en
Publication of JPH0554101A publication Critical patent/JPH0554101A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Abstract

(57)【要約】 【目的】 プリント基板の回路配線パターンを絶縁性樹
脂でコーティングして保護するためのマスキング用のデ
ータを、自動的に正確に発生する。 【構成】 マスキング逃げが必要なスルーホール,ラン
ド形状,パッド形状,機械穴に関する情報を、情報ファ
イルc,dから得、これ等の各々に対するマスキングの
クリアランス値を入力部fより入力して設定する。この
クリアランス設定値に従って、マスキング逃げ図形デー
タを夫々生成し、プリント基板の配線可能領域gに対し
てのマスキング逃げ図形を展開して、最終的なマスキン
グデータiを生成する。
(57) [Abstract] [Purpose] Automatically and accurately generate masking data for protecting the circuit wiring pattern of a printed circuit board by coating it with an insulating resin. [Structure] Information regarding through holes, land shapes, pad shapes, and mechanical holes that require masking clearance is obtained from information files c and d, and masking clearance values for each of these are input and set from an input section f. . Masking escape pattern data is generated in accordance with the clearance setting value, and the masking escape pattern for the wirable area g of the printed circuit board is expanded to generate the final masking data i.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【技術分野】本発明はマスキングデータ発生装置に関
し、特にプリント基板の回路配線パターンを絶縁性樹脂
でコーティングして保護するためマスキング用データを
発生するマスキングデータ発生装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a masking data generator, and more particularly to a masking data generator for generating masking data for protecting a circuit wiring pattern of a printed circuit board by coating it with an insulating resin.

【0002】[0002]

【従来技術】従来のこの種のマスキングデータ発生装置
では、マスキング領域の指示を設計者の手入力で行って
いるが、このときマスキングをすべきでない領域に対す
るマスキング逃げ図形を指定しておく必要がある。
2. Description of the Related Art In a conventional masking data generator of this type, a designer manually inputs a masking area. At this time, however, it is necessary to designate a masking escape pattern for an area that should not be masked. is there.

【0003】このマスキング逃げ図形の必要な部分とし
ては、例えば貫通スルーホールランド,部品実装スルー
ホールランド,部品搭載パッド,機械部品やコネクタ等
をネジ止めするための機械穴等があり、これ等領域部分
に対しては、予めマスキング逃げ図形をマスキングデー
タ設計前に割当てておき、配線,部品配置設計後にこの
マスキング逃げ図形をマスキング領域に展開して全体の
マスキングデータとして外部へ出力している。
The parts required for this masking escape pattern are, for example, through-hole lands, component-mounting through-hole lands, component-mounting pads, machine holes for screwing machine parts and connectors, and the like. A masking escape pattern is assigned in advance to the portion before the masking data design, and after the wiring and the component layout design, this masking escape pattern is expanded in the masking area and output to the outside as the entire masking data.

【0004】従来のこの種のマスキングデータ設計シス
テムでは、マスキング領域を示す外周図形を手作業によ
り入力しているので、配線パターンやスルーホールラン
ドが外周図形からはみ出してしまったり、外周図形が閉
じた図形になっていない等の入力ミスが生じる可能性が
ある。
In the conventional masking data design system of this type, since the outer peripheral figure indicating the masking area is manually input, the wiring pattern or the through-hole land protrudes from the outer peripheral figure or the outer peripheral figure is closed. There is a possibility that an input error such as a non-figure may occur.

【0005】また、スルーホールのランドや部品搭載パ
ッド等に対してマスキング逃げ図形を表用と裏用とで
は、個別に定義する必要があり、よってライブラリ設計
に多くの工数を費するという欠点がある。
Further, it is necessary to separately define a masking escape pattern for a front surface and a back surface for a land of a through hole, a component mounting pad, etc. Therefore, there is a disadvantage that a lot of man-hours are required for library design. is there.

【0006】更に、マスキング逃げ同士のクリアランス
が一定値より少なかったり、マスキング逃げ同士が重な
ってしまうと、ソルダリングの際に端子間でハンダブリ
ッジが生じる可能性もある。
Further, if the clearance between the masking escapes is smaller than a certain value or if the masking escapes overlap each other, a solder bridge may occur between the terminals during soldering.

【0007】[0007]

【発明の目的】本発明の目的は、マスキング逃げ図形を
含むマスキングデータを自動的に発生して、正確なマス
キングデータを少ない工数で発生できるようにしたマス
キングデータ発生装置を提供することである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a masking data generator which automatically generates masking data including a masking escape pattern so that accurate masking data can be generated with a small number of steps.

【0008】[0008]

【発明の構成】本発明によれば、プリント基板の回路配
線パターンを絶縁性樹脂でコーティングして保護するた
めのマスキング用データを発生するマスキングデータ発
生装置であって、前記回路配線パターンの配線領域を設
計データから抽出する手段と、スルーホール,ランド形
状,部品搭載パッド形状,機械部品やコネクタ等をネジ
止めするための機械穴の各データを入力する手段と、前
記スルーホール,ランド形状,部品搭載パッド形状,機
械穴の各々に対するマスキングのクリアランス値を設定
する手段と、この設定されたクリアランス値に従って前
記スルーホール,ランド形状,部品搭載パッド形状,機
械穴の各々に対してマスキング逃げ図形データを生成す
る手段と、この生成されたマスキング逃げ図形データを
前記配線領域に対して付加して全体のマスキングデータ
を生成する手段とを含むことを特徴とするマスキングデ
ータ発生装置が得られる。
According to the present invention, there is provided a masking data generator for generating masking data for protecting a circuit wiring pattern of a printed circuit board by coating it with an insulating resin, the wiring area of the circuit wiring pattern. From the design data, means for inputting data of through holes, land shapes, component mounting pad shapes, machine holes for screwing machine parts and connectors, and the through holes, land shapes, parts A means for setting a masking clearance value for each mounting pad shape and machine hole, and masking escape pattern data for each of the through hole, land shape, component mounting pad shape, and machine hole according to the set clearance value. A means for generating, and the generated masking escape pattern data for the wiring area. Comprise means for generating a total masking data by adding Te masking data generating apparatus according to claim is obtained.

【0009】[0009]

【実施例】次に、本発明の実施例について図面を用いて
説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0010】図1は本発明のブロック図の例である。本
発明の実施例による装置は、外部ファイル入出力装置a
と、マスキングデータ発生装置bと、マスキング領域記
憶域jと、マスキング逃げ形状記憶域kと、貫通スルー
ホールランド,部品実装スルーホールランド,部品搭載
パッド,機械穴位置の各位置を記憶する記憶域lと、展
開マスキング領域mとから構成される。
FIG. 1 is an example of a block diagram of the present invention. The device according to the embodiment of the present invention is an external file input / output device a.
, A masking data generator b, a masking area storage area j, a masking escape shape storage area k, a storage area for storing each position of a through hole land, a component mounting through hole land, a component mounting pad, and a machine hole position. 1 and a development masking area m.

【0011】部品配置情報cと、配線パターン情報d
と、部品ライブラリeと、マスキングクリアランス値f
と、配線可能領域情報gと、設計基準情報hとを入力と
し、以降に述べる処理を行った後、マスキングデータi
を出力する。
Component placement information c and wiring pattern information d
, Parts library e, masking clearance value f
, The wirable area information g, and the design reference information h as input, and after performing the processing described below, the masking data i
Is output.

【0012】次に、図2,3に本発明の実施例の処理フ
ローチャートを示し、本装置の処理方法について説明す
る。
Next, FIGS. 2 and 3 show processing flowcharts of the embodiment of the present invention, and the processing method of this apparatus will be described.

【0013】先ず、処理1でプリント基板(PWB)の
配線可能領域を外部ファイルgにより入力する。処理2
で配線可能領域を囲む外周図形を抽出し、これをマスキ
ング領域記憶域jへ格納する。図4は配線可能領域の例
であり、斜線で示している。
First, in process 1, the wirable area of the printed circuit board (PWB) is input by the external file g. Process 2
The outer peripheral figure surrounding the wirable area is extracted with and is stored in the masking area storage area j. FIG. 4 shows an example of the wirable area, which is indicated by diagonal lines.

【0014】処理3で、設計基準情報ファイルhに入っ
ている貫通スルーホール(T/H)ランド・部品実装ス
ルーホールランドのランド形状と、部品搭載パッド形状
と、機械穴径とを取出し、処理4で各々に対するマスキ
ングの逃げクリアランス値をプリント基板の表層側と裏
層側別に設定する。
In processing 3, the land shape of the through through hole (T / H) land / component mounting through hole land, the component mounting pad shape, and the machine hole diameter contained in the design standard information file h are extracted and processed. In step 4, the clearance clearance value for masking is set for each of the front layer side and the back layer side of the printed circuit board.

【0015】処理5では、処理3で入力した貫通スルー
ホールランド,部品実装スルーホールランド,部品搭載
パッド形状と機械穴径の各々に対して、処理4で設定し
たマスキング逃げクリアランス値分だけ拡大した相似図
形を表層と裏層別に算出し、マスキング逃げ図形記憶域
kへ格納する。図5にマスキング逃げ図形の例を示す図
では、実線がマスキング逃げ図形であり、破線が設計形
状である。
In process 5, each of the through-through land land, component mounting through-hole land, component mounting pad shape and machine hole diameter input in process 3 is expanded by the masking clearance clearance value set in process 4. Similar figures are calculated for the front and back layers and stored in the masking escape figure storage area k. In the figure showing an example of the masking escape figure in FIG. 5, the solid line is the masking escape figure, and the broken line is the design shape.

【0016】処理6で、部品配置情報と部品ライブラリ
を外部より入力し、処理7で部品実装スルーホールラン
ドと部品搭載パッドと機械穴の位置をマスキング領域に
展開し、貫通スルーホールランド・部品実装スルーホー
ルランド・部品搭載パッド・機械穴位置記憶域lへ格納
する。
In process 6, the component placement information and the component library are input from the outside, and in process 7, the positions of the component mounting through-hole land, the component mounting pad, and the machine hole are developed in the masking area, and the through-hole land / component mounting is performed. Store in through-hole land, component mounting pad, and machine hole position storage area l.

【0017】次に処理8で、プリント基板の配線パター
ン情報を外部より入力し、処理9で貫通スルーホールラ
ンドの位置を抽出し、貫通スルーホールランド・部品実
装スルーホールランド・部品搭載パッド・機械穴位置記
憶域lへ格納する。
Next, in process 8, the wiring pattern information of the printed circuit board is input from the outside, and in process 9, the positions of the through through-hole lands are extracted, and the through through-hole lands, component mounting through-hole lands, component mounting pads, machines Store in the hole position storage area l.

【0018】処理10で、処理5で算出しておいた表層
のマスキング逃げ図形を貫通スルーホールランド,部品
実装スルーホールランド,部品搭載パッド,機械穴の位
置に割付けてマスキング領域に展開し、展開マスキング
逃げ図形記憶域kへ格納する。
In the process 10, the masking escape pattern on the surface layer calculated in the process 5 is assigned to the positions of the through-hole land, the component-mounting through-hole land, the component mounting pad, and the machine hole, and is developed in the masking area and developed. Store in masking escape figure storage area k.

【0019】次に処理11で、処理10で展開した表層
のマスキング逃げ図形間のクリアランスについてチェッ
クする。もしクリアランス値が一定値より少ないか、重
なってしまった場合は、ソルダリングの際にハンダブリ
ッジを起こす可能性があるので、処理12で警告のメッ
セージを出す。
Next, in process 11, the clearance between the masking escape patterns on the surface layer developed in process 10 is checked. If the clearance values are less than a certain value or overlap, a solder bridge may occur during soldering, so a warning message is issued in process 12.

【0020】処理13で、処理5で算出しておいた裏層
のマスキング逃げ図形を貫通スルーホール,部品実装ス
ルーホールランド,部品搭載パッド(裏面実装の場
合),機械穴の位置に割付けてマスキング領域に展開
し、展開マスキング逃げ図形記憶域mへ格納する。
In process 13, the masking escape pattern of the back layer calculated in process 5 is assigned to the positions of through-holes, component-mounting through-hole lands, component-mounting pads (in the case of back-side mounting), and machine holes, and masking is performed. The area is expanded and stored in the expanded masking escape pattern storage area m.

【0021】処理14で、処理13で展開した裏層のマ
スキング逃げ図形間のクリアランスについてチェックす
る。もしクリアランス値が一定値より少ないか、重なる
箇所がある場合は、処理15で警告のメッセージを出
す。
In process 14, the clearance between the masking escape patterns on the back layer developed in process 13 is checked. If the clearance value is less than a certain value or there is an overlapping portion, a warning message is issued in process 15.

【0022】次に処理16において処理2で得たマスキ
ング領域図形をポジデータ,処理10と処理13で得た
展開済のマスキング逃げ図形を展開マスキング逃げ図形
記憶域mから取出し、これをネガデータとし表層・裏層
別にマスキングデータとして外部ファイルjへ出力す
る。このときのマスキングデータの例を図6に示す。
Next, in processing 16, the masking area graphic obtained in processing 2 is taken out as positive data, and the expanded masking escape graphic obtained in processing 10 and 13 is taken out from the expanded masking escape graphic storage area m, and this is used as negative data on the surface layer. Output masking data for each back layer to the external file j. An example of masking data at this time is shown in FIG.

【0023】[0023]

【発明の効果】以上説明したように本発明は、マスキン
グ領域を手入力でなくプリント基板設計時の配線領域の
外周データから抽出しているので、配線パターンやラン
ドがマスキング領域外にはみ出してしまうなどのミスが
なくなるという効果と、スルーホールランド,部品搭載
パッド,機械穴についてのマスキング逃げ図形を設定さ
れたクリアランス値から算出するので、従来システムの
ようにライブラリ中でマスキング逃げ図形を1つ1つ描
かなくてもよくなり、ライブラリの作成・管理の工数を
削減する効果と、マスキング逃げ図形間のクリアランス
チェックを行うので、部品搭載パッド間の狭い所でマス
キングが不十分なために起こるハンダブリッジを未然に
防止する効果がある。
As described above, according to the present invention, the masking area is extracted not from the manual input but from the outer peripheral data of the wiring area at the time of designing the printed circuit board. Therefore, the wiring pattern and the land are projected outside the masking area. As the effect of eliminating mistakes, etc. and the masking escape pattern for through-hole lands, component mounting pads, and machine holes are calculated from the set clearance values, one masking escape pattern is created in the library like the conventional system. The effect of reducing the number of man-hours required to create and manage the library and the clearance check between masking escape patterns are performed, so soldering bridges caused by insufficient masking in narrow spaces between component mounting pads Has the effect of preventing this.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.

【図2】本発明の実施例の動作処理フロー図である。FIG. 2 is a flowchart of operation processing according to the embodiment of this invention.

【図3】本発明の実施例の動作処理フロー図である。FIG. 3 is a flowchart of operation processing according to the embodiment of this invention.

【図4】プリント基板の配線可能領域を示す図である。FIG. 4 is a diagram showing a wirable area of a printed circuit board.

【図5】マスキング逃げ図形の例を示す図である。FIG. 5 is a diagram showing an example of a masking escape figure.

【図6】マスキングデータの例を示す図である。FIG. 6 is a diagram showing an example of masking data.

【符号の説明】[Explanation of symbols]

a 外部ファイル入力装置 b マスキングデータ発生装置 c 部品配置情報ファイル d 配線情報ファイル e 部品ライブラリファイル f マスキングクリアランス設定入力部 g 配線可能領域情報ファイル h 設計基準情報ファイル i マスキングデータ j〜m データ記憶域 a External file input device b Masking data generator c Parts placement information file d Wiring information file e Parts library file f Masking clearance setting input part g Wiring area information file h Design standard information file i Masking data jm Data storage area

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 プリント基板の回路配線パターンを絶縁
性樹脂でコーティングして保護するためのマスキング用
データを発生するマスキングデータ発生装置であって、
前記回路配線パターンの配線領域を設計データから抽出
する手段と、スルーホール,ランド形状,部品搭載パッ
ド形状,機械部品やコネクタ等をネジ止めするための機
械穴の各データを入力する手段と、前記スルーホール,
ランド形状,部品搭載パッド形状,機械穴の各々に対す
るマスキングのクリアランス値を設定する手段と、この
設定されたクリアランス値に従って前記スルーホール,
ランド形状,部品搭載パッド形状,機械穴の各々に対し
てマスキング逃げ図形データを生成する手段と、この生
成されたマスキング逃げ図形データを前記配線領域に対
して付加して全体のマスキングデータを生成する手段と
を含むことを特徴とするマスキングデータ発生装置。
1. A masking data generator for generating masking data for protecting a circuit wiring pattern of a printed circuit board by coating with an insulating resin.
Means for extracting a wiring area of the circuit wiring pattern from design data, means for inputting each data of through hole, land shape, component mounting pad shape, machine hole for screwing a machine part or connector, Through hole,
Means for setting a masking clearance value for each of the land shape, the component mounting pad shape, and the machine hole, and the through hole according to the set clearance value,
Means for generating masking escape pattern data for each of the land shape, the component mounting pad shape, and the machine hole, and the generated masking escape pattern data is added to the wiring area to generate the entire masking data. And a masking data generating device.
JP3234003A 1991-08-21 1991-08-21 Masking data generator Pending JPH0554101A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3234003A JPH0554101A (en) 1991-08-21 1991-08-21 Masking data generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3234003A JPH0554101A (en) 1991-08-21 1991-08-21 Masking data generator

Publications (1)

Publication Number Publication Date
JPH0554101A true JPH0554101A (en) 1993-03-05

Family

ID=16964035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3234003A Pending JPH0554101A (en) 1991-08-21 1991-08-21 Masking data generator

Country Status (1)

Country Link
JP (1) JPH0554101A (en)

Similar Documents

Publication Publication Date Title
CN100394335C (en) Method for determining positioning hole position in printed circuit board manufacturing controller
JP3119242B2 (en) Printed circuit board wiring processing system and method
JPH08235240A (en) Ground solid pattern device and method for genereating
JP3018714B2 (en) CAD equipment
JP2916161B2 (en) Printed circuit board pattern inspection equipment
JP2853644B2 (en) Printed wiring board design equipment
JPH03118664A (en) Trimming data generating method
JP2000207438A (en) Printed wiring board design support equipment
CN114357924B (en) A method and apparatus for creating component packages
JP2821305B2 (en) Marking diagram generation processing method
JP3030935B2 (en) Automatic wiring method for wiring equipment for surface mounting
JPH03113575A (en) Generation system for mounting components wiring information
JPH07168869A (en) Design processing method for printed circuit boards with surface mount components
JP2871341B2 (en) Printed circuit board CAD system
JP2731052B2 (en) Silk mask pattern automatic creation method
JP3040665B2 (en) Printed board design equipment
JP3365328B2 (en) Method for automatically generating negative figures in printed wiring board CAD
JPH04243485A (en) Via generating position limiting system for automatic wiring machine
CN121334984A (en) A method, system, and medium for automatically creating controlled-depth milling slots and keep-away zones for PCB connectors based on Cadence Skill.
JP2002041585A (en) Electronic device design method
JPH04111075A (en) Device for designing printed circuit board wiring
JP2576904B2 (en) Automatic placement of components on printed circuit boards
JP2006059996A (en) Printed wiring board design method, printed wiring board, printed circuit board, printed wiring board design tool, and electronic device
JPH04251382A (en) Method for performing wiring processing on printed bard
JPH11163498A (en) Printed wiring board design method