JPH0555100A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0555100A JPH0555100A JP21755191A JP21755191A JPH0555100A JP H0555100 A JPH0555100 A JP H0555100A JP 21755191 A JP21755191 A JP 21755191A JP 21755191 A JP21755191 A JP 21755191A JP H0555100 A JPH0555100 A JP H0555100A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- phosphorus
- mirror
- polished
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 235000012431 wafers Nutrition 0.000 claims abstract description 62
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 60
- 229910052710 silicon Inorganic materials 0.000 abstract description 60
- 239000010703 silicon Substances 0.000 abstract description 60
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 35
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 35
- 239000011574 phosphorus Substances 0.000 abstract description 35
- 238000000034 method Methods 0.000 abstract description 13
- 238000004140 cleaning Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 description 17
- 229910052796 boron Inorganic materials 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】この発明は接合によって半導体基板を製造する
方法に係るものであり、特にその接合界面において低抵
抗化が確実に実現できるようにした半導体基板の製造方
法を提供することを目的とする。 【構成】第1および第2のシリコンウエハ11、12の少な
くとも接合する面を鏡面研磨し、第2のシリコンウエハ
12の研磨面にリンドーピンク層13を形成する。この第1
および第2のシリコンウエハ11、12は洗浄工程30で洗浄
し、さらに親水化処理工程31で親水化してその表面に薄
い酸化膜14、15を形成する。そして、この酸化膜14、15
の面が対設されるようにして第1および第2のシリコン
ウエハ11、12を密着させて接合基板16を形成し、真空乾
燥、熱処理を行い、リンとシリコンが接合界面を介して
相互拡散され、この接合界面に酸化物が残留されないよ
うにする。そして、この接合基板16を研削研磨して半導
体基板17が完成される。
方法に係るものであり、特にその接合界面において低抵
抗化が確実に実現できるようにした半導体基板の製造方
法を提供することを目的とする。 【構成】第1および第2のシリコンウエハ11、12の少な
くとも接合する面を鏡面研磨し、第2のシリコンウエハ
12の研磨面にリンドーピンク層13を形成する。この第1
および第2のシリコンウエハ11、12は洗浄工程30で洗浄
し、さらに親水化処理工程31で親水化してその表面に薄
い酸化膜14、15を形成する。そして、この酸化膜14、15
の面が対設されるようにして第1および第2のシリコン
ウエハ11、12を密着させて接合基板16を形成し、真空乾
燥、熱処理を行い、リンとシリコンが接合界面を介して
相互拡散され、この接合界面に酸化物が残留されないよ
うにする。そして、この接合基板16を研削研磨して半導
体基板17が完成される。
Description
【0001】
【産業上の利用分野】この発明は、特にパワー素子、そ
の他の半導体回路を形成する、2枚のシリコン結晶体に
よる半導体ウエハを接合して構成される半導体基板の製
造方法に関する。
の他の半導体回路を形成する、2枚のシリコン結晶体に
よる半導体ウエハを接合して構成される半導体基板の製
造方法に関する。
【0002】
【従来の技術】高耐圧用半導体装置を構成するために使
用される半導体基板は、シリコン基板の一方の面を低濃
度層とし、もう一方の面に高濃度層を形成して構成され
る。そして、この半導体基板の低濃度層上に活性動作領
域を形成し、また高濃度層を電極として利用するように
構成するのが一般的である。
用される半導体基板は、シリコン基板の一方の面を低濃
度層とし、もう一方の面に高濃度層を形成して構成され
る。そして、この半導体基板の低濃度層上に活性動作領
域を形成し、また高濃度層を電極として利用するように
構成するのが一般的である。
【0003】この様な半導体装置を構成するための接合
構造の半導体基板を製造する手段としては、従来より種
々の製法が試みられている。例えば、ウエハ直接接合法
が知られているもので、この方法は鏡面研磨した2つの
シリコンウエハの鏡面を親水化処理した後に密着し、熱
処理によって接合するもので、例えば特開昭60−51
700号公報に開示されている。
構造の半導体基板を製造する手段としては、従来より種
々の製法が試みられている。例えば、ウエハ直接接合法
が知られているもので、この方法は鏡面研磨した2つの
シリコンウエハの鏡面を親水化処理した後に密着し、熱
処理によって接合するもので、例えば特開昭60−51
700号公報に開示されている。
【0004】しかしこの製造方法では、鏡面研磨面に親
水性を持たせるために形成した薄い酸化膜が、熱処理後
においても接合界面に残留する。したがって、例えばこ
の接合界面を通して電流を流すようになる縦型のパワー
トランジスタを構成する場合には、この接合面の抵抗が
オン抵抗の増加等の素子特性の劣化につながり、またこ
の接合界面に密度の高い電流が流れた場合には、その接
合界面に発熱が集中して、極端な場合には結晶破壊に至
ることがある。
水性を持たせるために形成した薄い酸化膜が、熱処理後
においても接合界面に残留する。したがって、例えばこ
の接合界面を通して電流を流すようになる縦型のパワー
トランジスタを構成する場合には、この接合面の抵抗が
オン抵抗の増加等の素子特性の劣化につながり、またこ
の接合界面に密度の高い電流が流れた場合には、その接
合界面に発熱が集中して、極端な場合には結晶破壊に至
ることがある。
【0005】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、鏡面研磨された面に親水性
を持たせるために形成された酸化膜が、2枚のシリコン
結晶体を接合し熱処理した後において残留されることが
なく、接合界面における低抵抗化が図れて、良好な界面
特性が設定されるようにした半導体基板の製造方法を提
供しようとするものである。
な点に鑑みなされたもので、鏡面研磨された面に親水性
を持たせるために形成された酸化膜が、2枚のシリコン
結晶体を接合し熱処理した後において残留されることが
なく、接合界面における低抵抗化が図れて、良好な界面
特性が設定されるようにした半導体基板の製造方法を提
供しようとするものである。
【0006】
【課題を解決するための手段】この発明に係る半導体基
板の製造方法は、接合すべき第1および第2のシリコン
結晶体等の半導体ウエハの接合面をそれぞれ鏡面研磨
し、その一方の鏡面研磨面に不純物の高濃度層を形成
し、その後前記両研磨面を親水化処理して相互に密着さ
せ、熱処理して相互に接合されるようにする。
板の製造方法は、接合すべき第1および第2のシリコン
結晶体等の半導体ウエハの接合面をそれぞれ鏡面研磨
し、その一方の鏡面研磨面に不純物の高濃度層を形成
し、その後前記両研磨面を親水化処理して相互に密着さ
せ、熱処理して相互に接合されるようにする。
【0007】
【作用】この様な半導体基板の製造方法にあっては、第
1および第2の鏡面研磨面の一方に、例えばリンをドー
プすることによって高濃度不純物層とし、例えば600
℃で熱処理を施すと、接合界面の酸素を不純物であるリ
ンとシリコンの相互拡散で同時にシリコン結晶体内に拡
散されるようになり、第1および第2のシリコン結晶体
の接合界面に酸化物が局在しなくなる。したがって、こ
の接合界面は低抵抗とされ、例えば縦型のパワートラン
ジスタ等も効果的に構成できる。
1および第2の鏡面研磨面の一方に、例えばリンをドー
プすることによって高濃度不純物層とし、例えば600
℃で熱処理を施すと、接合界面の酸素を不純物であるリ
ンとシリコンの相互拡散で同時にシリコン結晶体内に拡
散されるようになり、第1および第2のシリコン結晶体
の接合界面に酸化物が局在しなくなる。したがって、こ
の接合界面は低抵抗とされ、例えば縦型のパワートラン
ジスタ等も効果的に構成できる。
【0008】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図1は第1の実施例に係る製造工程を示すも
ので、接合すべき第1および第2の半導体ウエハとされ
る第1および第2のシリコンウエハ11および12が用意さ
れる。この場合、特に図示されていないが、少なくとも
一方の面(図上で上側の面で接合面とされる面)が鏡面
研磨されている。
説明する。図1は第1の実施例に係る製造工程を示すも
ので、接合すべき第1および第2の半導体ウエハとされ
る第1および第2のシリコンウエハ11および12が用意さ
れる。この場合、特に図示されていないが、少なくとも
一方の面(図上で上側の面で接合面とされる面)が鏡面
研磨されている。
【0009】一方の第2のシリコンウエハ12は、砒素が
ドーパントとして添加されている高濃度基板(1×10
18cm-3以上の不純物濃度)で構成され、その鏡面研磨
面にはリンをイオン注入あるいは気相拡散、ドープドオ
キサイド法等によってドーピングし、リンドーピング領
域13が形成されるようにする。
ドーパントとして添加されている高濃度基板(1×10
18cm-3以上の不純物濃度)で構成され、その鏡面研磨
面にはリンをイオン注入あるいは気相拡散、ドープドオ
キサイド法等によってドーピングし、リンドーピング領
域13が形成されるようにする。
【0010】このときのイオン注入条件は、例えば加速
電圧80KeV以上で、ドーズ量は3.0×1015cm
-2以上であり、またリンデポの条件は例えばPOCl 3
の雰囲気中で900℃以上で10分以上デポする。この
様にリンをイオン注入法で導入する場合、第2のシリコ
ンウエハ12の鏡面研磨面の表面には、非晶質層が形成さ
れるようになるが、この実施例においては接着工程前に
この非晶質層の結晶性を回復させるための特別な熱処理
は行わない。
電圧80KeV以上で、ドーズ量は3.0×1015cm
-2以上であり、またリンデポの条件は例えばPOCl 3
の雰囲気中で900℃以上で10分以上デポする。この
様にリンをイオン注入法で導入する場合、第2のシリコ
ンウエハ12の鏡面研磨面の表面には、非晶質層が形成さ
れるようになるが、この実施例においては接着工程前に
この非晶質層の結晶性を回復させるための特別な熱処理
は行わない。
【0011】ここで、第1のシリコンウエハ11は、少な
くとも一方の面が鏡面研磨されて、リンあるいはアンチ
モンあるいは砒素がドーパントとして添加された不純物
濃度(1×1014〜1×1018cm-3)の低濃度基板に
よって構成される。
くとも一方の面が鏡面研磨されて、リンあるいはアンチ
モンあるいは砒素がドーパントとして添加された不純物
濃度(1×1014〜1×1018cm-3)の低濃度基板に
よって構成される。
【0012】この様に構成された第1および第2のシリ
コンウエハ11および12は、基板洗浄工程30において脱脂
および汚染の洗浄が行われる。この基板洗浄工程30は、
例えばH2 O2 とNH4 OHとH2 Oとの混合液、H2
O2 とHCl とH2 Oとの混合液、およびHFの順にシ
リコンウエハ11、12を浸漬する工程とする。
コンウエハ11および12は、基板洗浄工程30において脱脂
および汚染の洗浄が行われる。この基板洗浄工程30は、
例えばH2 O2 とNH4 OHとH2 Oとの混合液、H2
O2 とHCl とH2 Oとの混合液、およびHFの順にシ
リコンウエハ11、12を浸漬する工程とする。
【0013】次に、この様に処理された第1および第2
のシリコンウエハ11、12は、親水処理工程31において、
例えばH2 O2 とH2 SO4 の約90℃の液温の混合液
中に10分以下の時間範囲で浸漬し、シリコンウエハ11
および12の表面に、それぞれ薄い酸化膜14および15を形
成し、この表面を活性化する。そして、乾燥工程32にお
いてスピンナ乾燥を行う。
のシリコンウエハ11、12は、親水処理工程31において、
例えばH2 O2 とH2 SO4 の約90℃の液温の混合液
中に10分以下の時間範囲で浸漬し、シリコンウエハ11
および12の表面に、それぞれ薄い酸化膜14および15を形
成し、この表面を活性化する。そして、乾燥工程32にお
いてスピンナ乾燥を行う。
【0014】この乾燥工程32で乾燥された第1および第
2のシリコンウエハ11および12は、第1のシリコンウエ
ハ11の鏡面研磨面と第2のシリコンウエハ12のリンドー
ピング面13とが対向されるようにして密着させ、接着基
板16を形成させる。この様な密着手段によって、2つの
シリコンウエハ11および12は水素結合による親和力によ
り接着される。
2のシリコンウエハ11および12は、第1のシリコンウエ
ハ11の鏡面研磨面と第2のシリコンウエハ12のリンドー
ピング面13とが対向されるようにして密着させ、接着基
板16を形成させる。この様な密着手段によって、2つの
シリコンウエハ11および12は水素結合による親和力によ
り接着される。
【0015】この様に形成された接合基板16は、1×1
0-4Torr 以下の真空中で30分以上乾燥すると共に、
その後600℃以上の正常な雰囲気中で1時間以上の熱
処理を行う。この熱処理によってリンドーピング層13の
リンとシリコンが接合面を介して相互に拡散するもので
あり、この時同時に親水性を持たせるために形成した酸
化膜14および15の酸素も、接合界面からシリコンウエハ
11、12内に拡散されるようになる。
0-4Torr 以下の真空中で30分以上乾燥すると共に、
その後600℃以上の正常な雰囲気中で1時間以上の熱
処理を行う。この熱処理によってリンドーピング層13の
リンとシリコンが接合面を介して相互に拡散するもので
あり、この時同時に親水性を持たせるために形成した酸
化膜14および15の酸素も、接合界面からシリコンウエハ
11、12内に拡散されるようになる。
【0016】すなわち、熱処理後の接合基板16の接合界
面には、高抵抗の酸化シリコンによる酸化膜は残留する
ことがなく、しかもこの接合界面はリンの高濃度領域と
されるものであるため、高い導電性を有するようにな
る。
面には、高抵抗の酸化シリコンによる酸化膜は残留する
ことがなく、しかもこの接合界面はリンの高濃度領域と
されるものであるため、高い導電性を有するようにな
る。
【0017】この様にして接合基板16が完成されたなら
ば、不純物の低濃度層が所望の厚さとなるまで、第1の
シリコンウエハ11の側の面から研削研磨することによっ
て、接合界面において酸化物の残留のない、この接合界
面が高い導電性を有する半導体基板17が形成されるよう
になる。
ば、不純物の低濃度層が所望の厚さとなるまで、第1の
シリコンウエハ11の側の面から研削研磨することによっ
て、接合界面において酸化物の残留のない、この接合界
面が高い導電性を有する半導体基板17が形成されるよう
になる。
【0018】図2はリンをドーピングすることにより接
合界面の酸素が拡散していることを示す実験結果を示
す。この実験は、高濃度基板の鏡面研磨面にリンを窒素
および酸素とPOCl 3 の雰囲気で950℃、20分間
のプリデポを行う。その後、フッ化水素酸でPSG膜を
除去し、これを低濃度基板に貼り合わせて接合基板を形
成するもので、熱処理は1150℃で7時間行った。
合界面の酸素が拡散していることを示す実験結果を示
す。この実験は、高濃度基板の鏡面研磨面にリンを窒素
および酸素とPOCl 3 の雰囲気で950℃、20分間
のプリデポを行う。その後、フッ化水素酸でPSG膜を
除去し、これを低濃度基板に貼り合わせて接合基板を形
成するもので、熱処理は1150℃で7時間行った。
【0019】この実験は比較のために上記のようにリン
をどーピンクした例と、リンをドーピンクしない例とを
行い、リンのドーピングの有無以外は全て同じ条件で行
っているもので、(A)図はリンをどーピンクした例
を、(B)図はリンをドーピンクしない例を示してい
る。
をどーピンクした例と、リンをドーピンクしない例とを
行い、リンのドーピングの有無以外は全て同じ条件で行
っているもので、(A)図はリンをどーピンクした例
を、(B)図はリンをドーピンクしない例を示してい
る。
【0020】ここで、この接合基板16の接合界面の観察
は、図3で示すように接合界面近傍(接合面から約5μ
m)まで研磨した後、その側面を接合面が露出するまで
斜め研磨を行う。そして、広がり抵抗法によって抵抗の
変化を計測し、さらにフッ化水素酸に浸漬することより
接合界面の変化を観察した。
は、図3で示すように接合界面近傍(接合面から約5μ
m)まで研磨した後、その側面を接合面が露出するまで
斜め研磨を行う。そして、広がり抵抗法によって抵抗の
変化を計測し、さらにフッ化水素酸に浸漬することより
接合界面の変化を観察した。
【0021】図2の(A)および(B)の実験結果の対
比により、リンをドーピンクしないと接合界面で抵抗が
増大する。さらに、接合面を顕微鏡写真等によって確認
すると、リンをドーピンクしない例においては、接合界
面に酸化物が凝縮していることが確認され、これが抵抗
増大の原因となっていることが確認できる。これに対し
て、リンをドーピンクした試料にあっては、フッ化水素
酸に浸漬した後も接合界面には変化が観察されず、この
接合界面に局在していた酸素は熱処理によってシリコン
ウエハ内に拡散されたことが理解できる。
比により、リンをドーピンクしないと接合界面で抵抗が
増大する。さらに、接合面を顕微鏡写真等によって確認
すると、リンをドーピンクしない例においては、接合界
面に酸化物が凝縮していることが確認され、これが抵抗
増大の原因となっていることが確認できる。これに対し
て、リンをドーピンクした試料にあっては、フッ化水素
酸に浸漬した後も接合界面には変化が観察されず、この
接合界面に局在していた酸素は熱処理によってシリコン
ウエハ内に拡散されたことが理解できる。
【0022】図4は第2の実施例を説明するためのもの
で、第1の実施例においては第2のシリコンウエハ12の
表面にリンをドーピングしたが、この実施例においては
低濃度基板である第1のシリコンウエハ11の鏡面研磨面
に、リンをドーピングしてリンドーピング層20を形成す
る。その後の工程は第1の実施例と同様に基板洗浄工程
30を行い、さらに図では省略したが親水性処理、密着熱
処理を行って接合基板が完成されるようにする。
で、第1の実施例においては第2のシリコンウエハ12の
表面にリンをドーピングしたが、この実施例においては
低濃度基板である第1のシリコンウエハ11の鏡面研磨面
に、リンをドーピングしてリンドーピング層20を形成す
る。その後の工程は第1の実施例と同様に基板洗浄工程
30を行い、さらに図では省略したが親水性処理、密着熱
処理を行って接合基板が完成されるようにする。
【0023】図5は第3の実施例を示す。第1の実施例
においては第2のシリコンウエハ12に対して、イオン注
入によってリンの高濃度層を形成した後、この第2のシ
リコンウエハ12の表面は非晶質状態のままで第1のシリ
コンウエハ11と密着させた。しかし、この第3の実施例
においては第2のシリコンウエハ12の鏡面研磨面にリン
をイオン注入してリンの導入された非晶質領域21を形成
した後、基板洗浄を行ってシリコンウエハ12の表面の結
晶性を回復させるための熱処理を行う。
においては第2のシリコンウエハ12に対して、イオン注
入によってリンの高濃度層を形成した後、この第2のシ
リコンウエハ12の表面は非晶質状態のままで第1のシリ
コンウエハ11と密着させた。しかし、この第3の実施例
においては第2のシリコンウエハ12の鏡面研磨面にリン
をイオン注入してリンの導入された非晶質領域21を形成
した後、基板洗浄を行ってシリコンウエハ12の表面の結
晶性を回復させるための熱処理を行う。
【0024】この熱処理は、例えば窒素雰囲気中で80
0℃以上、30分以上の条件で行うもので、この熱処理
によって非晶質領域21が固相成長によりエピタキシャル
成長し、単結晶層211 を形成するようになる。その後
は、第1の実施例と同じに基板洗浄工程30を行い、さら
に図示しないが親水性処理、密着処理、熱処理、さらに
研削研磨処理を行って、接合半導体基板が完成される。
0℃以上、30分以上の条件で行うもので、この熱処理
によって非晶質領域21が固相成長によりエピタキシャル
成長し、単結晶層211 を形成するようになる。その後
は、第1の実施例と同じに基板洗浄工程30を行い、さら
に図示しないが親水性処理、密着処理、熱処理、さらに
研削研磨処理を行って、接合半導体基板が完成される。
【0025】図6はさらに第4の実施例を示す。第1実
施例では第1のシリコンウエハ11をN型でドーパントし
てリンあるいはアンチモンあるいは砒素が1×1014c
m-3〜1×1018cm-3添加された低濃度基板で構成
し、第2のシリコンウエハ12をN型で砒素が1×1018
cm-3以上添加された高濃度基板で構成し、第2のシリ
コンウエハ12の表面に、例えばイオン注入法あるいは気
相拡散法等を用いて、リンが1×1018cm-3以上添加
された高濃度層となるリンドーピンク層13を形成した後
接合した。
施例では第1のシリコンウエハ11をN型でドーパントし
てリンあるいはアンチモンあるいは砒素が1×1014c
m-3〜1×1018cm-3添加された低濃度基板で構成
し、第2のシリコンウエハ12をN型で砒素が1×1018
cm-3以上添加された高濃度基板で構成し、第2のシリ
コンウエハ12の表面に、例えばイオン注入法あるいは気
相拡散法等を用いて、リンが1×1018cm-3以上添加
された高濃度層となるリンドーピンク層13を形成した後
接合した。
【0026】これに対してこの実施例にあっては、第2
のシリコンウエハ12の表面にリンを1×1018cm-3以
上の高濃度に添加して第1の領域22を形成すると共に、
さらにリンとは異なる導電型のホウ素を、その濃度がリ
ン濃度未満である関係を保つ状態で添加して第2の領域
23を形成する。その後は基板洗浄工程30を行い、第1の
実施例と同様の処理が行われる。
のシリコンウエハ12の表面にリンを1×1018cm-3以
上の高濃度に添加して第1の領域22を形成すると共に、
さらにリンとは異なる導電型のホウ素を、その濃度がリ
ン濃度未満である関係を保つ状態で添加して第2の領域
23を形成する。その後は基板洗浄工程30を行い、第1の
実施例と同様の処理が行われる。
【0027】この実施例において添加されたホウ素は、
シリコン中における拡散定数がリンとほぼ等しいもので
あるため、接合時におけるほぼ1150℃の熱処理、お
よびその後のウエル形成等のデバイス形成工程で受ける
高温長時間の熱処理により、接合面に添加したリンがデ
バイス形成領域に拡散して、キャリア濃度が変化するこ
とを補償することが可能となる。
シリコン中における拡散定数がリンとほぼ等しいもので
あるため、接合時におけるほぼ1150℃の熱処理、お
よびその後のウエル形成等のデバイス形成工程で受ける
高温長時間の熱処理により、接合面に添加したリンがデ
バイス形成領域に拡散して、キャリア濃度が変化するこ
とを補償することが可能となる。
【0028】この第4の実施例においては、第1のシリ
コンウエハ11をN−、第2のシリコンウエハ12をN+と
して示したが、これとは異なって第1のシリコンウエハ
11をP−、第2のシリコンウエハ12をP+として構成し
てもよい。この場合、接合面は予め1×1018cm-3以
上の濃度のリンと、それとほぼ等しいがそれより若干多
目のホウ素を添加して、接合面の近傍に特性上望ましく
ない不要なN−が形成されないようにする。
コンウエハ11をN−、第2のシリコンウエハ12をN+と
して示したが、これとは異なって第1のシリコンウエハ
11をP−、第2のシリコンウエハ12をP+として構成し
てもよい。この場合、接合面は予め1×1018cm-3以
上の濃度のリンと、それとほぼ等しいがそれより若干多
目のホウ素を添加して、接合面の近傍に特性上望ましく
ない不要なN−が形成されないようにする。
【0029】あるいは、第1のシリコンウエハ11を
N−、第2のシリコンウエハ12をP+として、第4の実
施例と全く同じ製造工程を採用するようにしてもよい。
また、第1のシリコンウエハ11をP−、第2のシリコン
ウエハ12をN+としてもよい。この場合は、接合面には
予め等量のリンとホウ素を添加させるようにする。
N−、第2のシリコンウエハ12をP+として、第4の実
施例と全く同じ製造工程を採用するようにしてもよい。
また、第1のシリコンウエハ11をP−、第2のシリコン
ウエハ12をN+としてもよい。この場合は、接合面には
予め等量のリンとホウ素を添加させるようにする。
【0030】図7は第5の実施例を示す。第1の実施例
においては、第1のシリコンウエハ11をN型の低濃度基
板、第2のシリコンウエハ12をN型の高濃度基板によっ
て構成するようにしたが、この実施例にあっては第1の
シリコンウエハ11をホウ素がドーパントとして添加され
ている低濃度基板(1×1014〜1×1018cm-3の不
純物濃度が設定されている)、第2のシリコンウエハ12
はホウ素がドーパントとして添加されている高濃度基板
(1×1018cm-3以上の不純物濃度が設定されてい
る)によって構成する。
においては、第1のシリコンウエハ11をN型の低濃度基
板、第2のシリコンウエハ12をN型の高濃度基板によっ
て構成するようにしたが、この実施例にあっては第1の
シリコンウエハ11をホウ素がドーパントとして添加され
ている低濃度基板(1×1014〜1×1018cm-3の不
純物濃度が設定されている)、第2のシリコンウエハ12
はホウ素がドーパントとして添加されている高濃度基板
(1×1018cm-3以上の不純物濃度が設定されてい
る)によって構成する。
【0031】この様な第1および第2のシリコンウエハ
11および12の、少なくとも接合すべき面は鏡面研磨され
ているもので、第2のシリコンウエハ12の鏡面研磨面に
は、ホウ素をイオン注入若しくは気相拡散、ドープドオ
キサイド法によってドーピンクし、ホウ素ドーピング領
域25を形成する。このホウ素のドーピングは第1のシリ
コンウエハ11に対して行ってもよい。
11および12の、少なくとも接合すべき面は鏡面研磨され
ているもので、第2のシリコンウエハ12の鏡面研磨面に
は、ホウ素をイオン注入若しくは気相拡散、ドープドオ
キサイド法によってドーピンクし、ホウ素ドーピング領
域25を形成する。このホウ素のドーピングは第1のシリ
コンウエハ11に対して行ってもよい。
【0032】その後は第1の実施例と同様に基板洗浄を
行い、親水性処理を行って第1および第2のシリコンウ
エハ11および12の表面に薄い酸化膜14および15を形成
し、この酸化膜14および15の面を対向して第1および第
2のシリコンウエハ11および12を密着する。
行い、親水性処理を行って第1および第2のシリコンウ
エハ11および12の表面に薄い酸化膜14および15を形成
し、この酸化膜14および15の面を対向して第1および第
2のシリコンウエハ11および12を密着する。
【0033】ホウ素はイオン注入によって導入した場
合、シリコンウエハ12の鏡面研磨面の表面は非晶質とな
るが、この非晶質の状態で密着してもよい。しかし、さ
らに熱処理によって結晶性を回復させた後にその結晶の
状態で密着するようにしても、その後の熱処理によって
ホウ素とシリコンが接合界面を介して相互拡散し、この
時同時に接合界面の酸素もウエハ内に拡散されるように
なる。
合、シリコンウエハ12の鏡面研磨面の表面は非晶質とな
るが、この非晶質の状態で密着してもよい。しかし、さ
らに熱処理によって結晶性を回復させた後にその結晶の
状態で密着するようにしても、その後の熱処理によって
ホウ素とシリコンが接合界面を介して相互拡散し、この
時同時に接合界面の酸素もウエハ内に拡散されるように
なる。
【0034】この様にして構成された接合基板を研磨し
て半導体基板17が完成された状態では、その接合界面に
酸化物の残留はなく、充分に高い導電性を有する接合界
面が設定された接合基板による半導体基板17が得られる
ものである。
て半導体基板17が完成された状態では、その接合界面に
酸化物の残留はなく、充分に高い導電性を有する接合界
面が設定された接合基板による半導体基板17が得られる
ものである。
【0035】
【発明の効果】以上のようにこの発明に係る半導体基板
の製造方法によれば、接合界面において酸化物が残留あ
るいは凝縮しないものであり、この接合界面における導
電性が充分に確保される。したがって、この様な接合に
よって構成された半導体基板によって、充分に特性の安
定して設定された半導体回路素子が構成されるようにな
る。
の製造方法によれば、接合界面において酸化物が残留あ
るいは凝縮しないものであり、この接合界面における導
電性が充分に確保される。したがって、この様な接合に
よって構成された半導体基板によって、充分に特性の安
定して設定された半導体回路素子が構成されるようにな
る。
【図1】この発明の一実施例に係る半導体基板の製造工
程を説明するための図。
程を説明するための図。
【図2】上記実施例で製造された半導体基板および従来
の同種の半導体基板の接合界面における抵抗分布状態を
対比して示す図。
の同種の半導体基板の接合界面における抵抗分布状態を
対比して示す図。
【図3】接合によって構成された半導体基板を観察する
ときの加工工程を説明する図。
ときの加工工程を説明する図。
【図4】この発明の第2の実施例を説明する図。
【図5】この発明の第3の実施例を説明する図。
【図6】この発明の第4の実施例を説明する図。
【図7】この発明の第5の実施例を説明する図。
11…第1のシリコンウエハ(第1の半導体ウエハ)、12
…第2のシリコンウエハ(第2の半導体ウエハ)、13…
リンドーピング層、14、15…酸化膜、16…接合基板、17
…半導体基板。
…第2のシリコンウエハ(第2の半導体ウエハ)、13…
リンドーピング層、14、15…酸化膜、16…接合基板、17
…半導体基板。
Claims (1)
- 【請求項1】接合すべき第1および第2の半導体ウエハ
のそれぞれ接合面を鏡面研磨する鏡面研磨工程と、 前記第1および第2の半導体ウエハの少なくとも一方の
前記鏡面研磨された接合面に、不純物高濃度層を形成す
る高濃度層形成工程と、 前記第1および第2の半導体ウエハのそれぞれ鏡面研磨
された接合面を親水化する親水化処理工程とを具備し、 この親水化処理された前記鏡面研磨された接合面の相互
を、直接的に密着させるようにしたことを特徴とする半
導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21755191A JPH0555100A (ja) | 1991-08-28 | 1991-08-28 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21755191A JPH0555100A (ja) | 1991-08-28 | 1991-08-28 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555100A true JPH0555100A (ja) | 1993-03-05 |
Family
ID=16706035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21755191A Pending JPH0555100A (ja) | 1991-08-28 | 1991-08-28 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555100A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104078A (en) * | 1994-03-09 | 2000-08-15 | Denso Corporation | Design for a semiconductor device having elements isolated by insulating regions |
| JP2007208288A (ja) * | 1995-04-06 | 2007-08-16 | Sumco Techxiv株式会社 | 貼り合わせ半導体ウェーハの製造方法 |
| JP2010098043A (ja) * | 2008-10-15 | 2010-04-30 | Naoetsu Electronics Co Ltd | 半導体接合ウエハの製造方法 |
| US8450916B2 (en) | 2009-11-24 | 2013-05-28 | Samsung Display Co., Ltd. | Display device and method for manufacturing display device |
-
1991
- 1991-08-28 JP JP21755191A patent/JPH0555100A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104078A (en) * | 1994-03-09 | 2000-08-15 | Denso Corporation | Design for a semiconductor device having elements isolated by insulating regions |
| JP2007208288A (ja) * | 1995-04-06 | 2007-08-16 | Sumco Techxiv株式会社 | 貼り合わせ半導体ウェーハの製造方法 |
| JP2010098043A (ja) * | 2008-10-15 | 2010-04-30 | Naoetsu Electronics Co Ltd | 半導体接合ウエハの製造方法 |
| US8450916B2 (en) | 2009-11-24 | 2013-05-28 | Samsung Display Co., Ltd. | Display device and method for manufacturing display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0190935B1 (en) | Method of manufacturing semiconductor devices using a bonding process | |
| US7754580B2 (en) | Method for manufacturing semiconductor substrate | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JPH08116038A (ja) | 半導体装置及びその製造方法 | |
| US6001711A (en) | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer | |
| US3595716A (en) | Method of manufacturing semiconductor devices | |
| US5897362A (en) | Bonding silicon wafers | |
| JP3217089B2 (ja) | Soiウェハおよびその製造方法 | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPH0878645A (ja) | シリコン半導体ウェーハ及びその製造方法 | |
| US4483738A (en) | Method for manufacturing bipolar planar transistors | |
| JPH0555100A (ja) | 半導体基板の製造方法 | |
| US4881115A (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JP2752371B2 (ja) | 半導体装置の製造方法 | |
| JP3452123B2 (ja) | Soi基板の製造方法 | |
| KR100483579B1 (ko) | 실리콘기판디렉트본딩을이용한절연게이트바이폴라트랜지스터용반도체장치의제조방법 | |
| JPH05217822A (ja) | シリコンオンインシュレータ基板の製造方法 | |
| JP3452122B2 (ja) | Soi基板の製造方法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JP3073257B2 (ja) | シリコン本体の製造方法 | |
| JPH09213916A (ja) | Soi基板の製造方法 | |
| JPH0472631A (ja) | 半導体基板およびその製造方法 | |
| JPS60236243A (ja) | 半導体基板の製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 |