JPH0555215A

JPH0555215A - 半導体装置の製造方法

Info

Publication number: JPH0555215A
Application number: JP23735091A
Authority: JP
Inventors: Takamaro Yamashita; 下隆麿山; Toshimichi Iwamori; 森俊道岩; Hiroyuki Usami; 浩之宇佐美; Takayuki Takeuchi; 内孝行竹
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1991-08-23
Filing date: 1991-08-23
Publication date: 1993-03-05

Abstract

(57)【要約】【目的】ポリシリコン膜で出来た抵抗体を具えている
半導体装置の製造方法において、表面段差を小とし、工
程数を減らすこと。【構成】半導体基板上に形成したポリシリコン膜の部
分の内、抵抗体として使う部分の上に絶縁膜を形成す
る。次に表面全体に高融点金属膜を着膜する。次に熱処
理すると、絶縁膜で覆われていない部分のポリシリコン
膜は高融点金属膜と反応して、シリサイド膜を形成す
る。このシリサイド膜は、未反応のまま残っている下層
のポリシリコン膜と共に、低抵抗のポリサイドを構成す
る。その結果、絶縁膜の下にあるポリシリコン膜（抵抗
体）が、低抵抗のポリサイドと接続された状態が実現さ
れる。次に未反応の高融点金属膜を除去するが、表面に
生ずる段差は、絶縁膜とシリサイド膜との段差である。
これは極めて小さいものであり、平坦化の障害とはなら
ない。前記シリサイド膜は、絶縁膜をマスク代わりに使
ってセルフアラインメントで形成出来るので、フォトリ
ソグラフィ工程が省略できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ポリシリコン膜で出来
た抵抗体を具えている半導体装置の製造方法に関するも
のである。

【０００２】

【従来の技術】半導体装置内に具備する抵抗体を、ポリ
シリコン膜を用いて形成することが行われている。図４
に、第１の従来例を示す。半導体基板１の上に絶縁膜２
を形成し、その上にポリシリコン膜３を堆積させる。そ
して、配線部として使う部分には不純物をドーピングし
てポリシリコン膜低抵抗部３Ａとし、抵抗体として使う
部分はそのままとしてポリシリコン膜高抵抗部３Ｂとす
る。このようにすると、抵抗体と配線部とが１つの膜で
形成できてしまうと共に、両者の接続が良好に行われる
という利点がある。しかし、ポリシリコン膜低抵抗部３
Ａの抵抗値が未だ十分に低くはないという欠点がある。
そこで配線の抵抗値をより小さくした、次のような第２
の従来例がある。

【０００３】図５に、第２の従来例を示す。符号は図４
のものに対応し、８は絶縁膜、９はポリサイド膜、１０
はポリシリコン膜である。半導体基板１の上に絶縁膜２
を形成し、その上にポリサイド膜９を形成する。ポリサ
イド膜９は、ポリシリコン膜とシリサイド膜との２層構
造からなる膜であり、ここではこのポリサイド膜９が配
線部として用いられる。ポリサイドの抵抗値は、ポリシ
リコンの抵抗値に比べて遙に小さいので、配線の抵抗値
は第１の実施例（図４参照）よりも小さくすることが出
来る。

【０００４】ポリサイド膜の抵抗値は小さいので、これ
で抵抗体を作るとすれば、幅を細くし長さを非常に長く
しなければならず、多くのチップ面積を消費してしま
う。そのためポリサイド膜９では抵抗体を作らず、ポリ
シリコン膜で作る。即ち、ポリサイド膜９の上に絶縁膜
８を形成し、それに穴を開ける。そして、その穴を介し
てポリサイド膜９と接続されるように、ポリシリコン膜
１０を形成し、それを、抵抗体として用いる。なお、ポ
リシリコン膜１０は、図示されていない位置で、ポリサ
イド膜９とは異なる別の配線に接続される。

【０００５】しかし、この従来例は、抵抗体と配線部と
を別々の膜で形成するので、製造の工程数が多くなりコ
スト高になるという欠点を有する外、表面の凹凸が大と
なるので特別な平坦化方法を講じてやる必要があるとい
う欠点も有している。

【０００６】工程数を少なくするため、図６，図７に示
すような、第３の従来例が提案されている（特開平１−
260849号）。この半導体装置の製造は、図６（イ）から
図７（チ）までの工程を追って行われる。以下順を追っ
て説明する。図６（イ）…半導体基板１の上に絶縁膜２を形成し、そ
の上にポリシリコン膜３を堆積する。図６（ロ）…矢印４の如く不純物（例、リンＰとか砒素
Ａｓ）をドーピングする。ドーピングしたポリシリコン
膜３の一部は、後に抵抗体として使われることになる。
図６（ハ）…ポリシリコン膜３の上に絶縁膜５を形成す
る。図６（ニ）…ポリシリコン膜３の部分の内、抵抗体とし
て使う部分の上にある絶縁膜５は残し、抵抗体として使
わない部分の上にある絶縁膜５を除去する。これは、パ
ターニングにより行う。

【０００７】図７（ホ）…再び不純物をドーピングす
る。残留していた絶縁膜５で覆われていない部分のポリ
シリコン膜３は、高濃度にドーピングされて抵抗値が下
がり、ポリシリコン膜低抵抗部３Ａとなる。覆われてい
た部分の抵抗値は変化しないが、ポリシリコン膜低抵抗
部３Ａに比べれば高いので、ポリシリコン膜高抵抗部３
Ｂということになる。なお、この工程は必要に応じてや
ればよく、所望とするところの抵抗値によっては、省略
することも出来る。図７（ヘ）…絶縁膜５を除去し、その後にシリサイド膜
６を堆積する。図７（ト）…そして、配線を形成するために必要なパタ
ーニングを行う。この図において、ポリシリコン膜３，
シリサイド膜６の両端が少し切り取られているが、それ
は、この時のパターニングによるものである。図７（チ）…次に、ポリシリコン膜高抵抗部３Ｂ上にあ
るシリサイド膜６のみを除去する。その結果、ポリシリ
コン膜低抵抗部３Ａとシリサイド膜６との２層構造から
成る、いわゆるポリサイド膜が、ポリシリコン膜高抵抗
部３Ｂの両端に接続された形となり、配線部として機能
することになる。ポリサイドはポリシリコンより抵抗値
が低いので、良好な配線となる。

【０００８】

【発明が解決しようとする課題】しかしながら、前記し
た第３の従来例には、次のような問題点があった。第１
の問題点は、図７（チ）から分かるように、ポリサイド
膜の表面（シリサイド膜６の表面）とポリシリコン膜高
抵抗部３Ｂの表面との間に、シリサイド膜６の厚みに相
当する大きな段差が出来てしまうという点である。

【０００９】第２の問題点は、図７（チ）のように、ポ
リシリコン膜低抵抗部３Ａの上のシリサイド膜６のみを
マスクして残す場合に、マスクすべき部分の上にマスク
を正確に位置合わせ（アラインメント）しなければなら
ず面倒であり、ややもすると合わせずれが生ずるという
点である。

【００１０】本発明は、以上のような問題点を解決する
ことを課題とするものである。

【００１１】

【課題を解決するための手段】前記課題を解決するた
め、本発明の半導体装置の製造方法は、ポリシリコン膜
に不純物をドーピングして所望の抵抗値とする工程と、
該ポリシリコン膜のうち抵抗体として使用する部分を絶
縁膜で覆う工程と、表面全体に高融点金属を着膜する工
程と、ポリシリコン膜と着膜された高融点金属とを熱処
理により反応させてシリサイドを形成する工程と、未反
応のまま残っている高融点金属を除去する工程とを含む
ものとした。

【００１２】また、必要に応じて、表面全体に高融点金
属を着膜する工程の前に、絶縁膜で覆われていないポリ
シリコン膜の部分に更に不純物をドーピングして、該部
分を低抵抗とする工程を含ませることとしてもよい。

【００１３】

【作用】ポリシリコン膜で出来た抵抗体を有する半
導体装置を製造するに際して、まずポリシリコン膜の部
分の内、抵抗体として使う部分の上に絶縁膜を形成す
る。そして、この状態で表面全体に高融点金属膜を着膜
する。すると、絶縁膜で覆われた部分のポリシリコン膜
は高融点金属膜に接触しないが、覆われていない部分の
ポリシリコン膜は接触する。次に熱処理すると、接触し
ているポリシリコン膜と高融点金属膜とは反応して、シ
リサイド膜を形成する。このシリサイド膜は、未反応の
まま残っている下層のポリシリコン膜と共に、低抵抗の
ポリサイドを構成する。その結果、絶縁膜の下にあるポ
リシリコン膜（抵抗体）が、低抵抗のポリサイドと接続
された状態が実現される。次に、未反応の高融点金属膜
は除去されるが、この段階で表面に生ずる段差は、絶縁
膜とシリサイド膜との段差である。これは極めて小さい
ものであり、平坦化の障害となるものではない。

【００１４】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１〜図３は、本発明の実施例を示す図で
ある。これらの図において、符号は図６，図７のものに
対応し、７は高融点金属膜である。以下、製造工程を順
を追って説明する。なお、図１（イ）〜図２（ホ）まで
の工程は、図６（イ）〜図７（ホ）までの工程に対応し
ている。

【００１５】図１（イ）…半導体基板１の上に絶縁膜２
を形成し、その上にポリシリコン膜３を堆積する。図１（ロ）…矢印４の如く不純物（例、リンＰとか砒素
Ａｓ）をドーピングする。ドーピングしたポリシリコン
膜３は、後に抵抗体として使う部分を提供する。なお、
図１（イ）で形成したポリシリコン膜３が、予め不純物
をドーピングしたものであれば、この工程でのドーピン
グは不要である。

【００１６】図１（ハ）…ポリシリコン膜３の上に絶縁
膜５を形成する。絶縁膜５は、例えばシリコン酸化膜で
あってもよいし、シリコン窒化膜であってもよい。この
絶縁膜５は、図２（ホ）で行う不純物のドーピング時
に、ストッパとしての役割を果たす。図１（ニ）…ポリシリコン膜３の部分の内、抵抗体とし
て使う部分の上にある絶縁膜５は残し、抵抗体として使
わない部分の上にある絶縁膜５は除去する。これは、パ
ターニングにより行う。

【００１７】図２（ホ）…再び不純物をドーピングす
る。残留していた絶縁膜５で覆われていない部分のポリ
シリコン膜３は、高濃度にドーピングされて抵抗値が下
がり、ポリシリコン膜低抵抗部３Ａとなる。絶縁膜５で
覆われていた部分の抵抗値は変化しないが、ポリシリコ
ン膜低抵抗部３Ａに比べれば高いので、ポリシリコン膜
高抵抗部３Ｂということになる。なお、この工程は、必
要に応じてやればよく、所望とするところの抵抗値によ
っては、省略することも出来る。図２（ヘ）…次に、タングステン等の高融点金属を、ス
パッタリング法等により表面全体に堆積させる。７は、
それによって出来た高融点金属膜である。

【００１８】図２（ト）…熱処理を行うことにより、高
融点金属膜７とポリシリコン膜低抵抗部３Ａとを反応さ
せ、シリサイド膜６を形成させる。ポリシリコン膜低抵
抗部３Ａの上にあった高融点金属膜７が、全て反応して
シリサイド膜６に変化した時点でも、ポリシリコン膜低
抵抗部３Ａの下部には未反応部分が残るようにしてお
く。それは、高融点金属膜７を堆積する際、あまり厚く
しないようにしておくことによって出来る。これによ
り、ポリシリコン膜低抵抗部３Ａとシリサイド膜６との
２層構造から成る、ポリサイド配線が形成されたことに
なる。

【００１９】ポリシリコン膜低抵抗部３Ａの下部を、未
反応で残しておく理由は、図示されてはいないが、ポリ
シリコン膜低抵抗部３Ａは、どこか遠方でトランジスタ
のゲート酸化膜の表面に接続していることが考えられ
る。従って、もしポリシリコン膜低抵抗部３Ａが、全て
高融点金属膜７と反応してシリサイド膜６に変化してし
まうと、シリサイド膜６が直接ゲート酸化膜に接触する
ことになり、具合が悪いからである。

【００２０】なお、高融点金属としては、タングステン
を例に挙げたが、この工程でポリシリコン膜低抵抗部３
Ａと反応してシリサイド膜６を形成するものであればよ
い。そのような高融点金属には、チタン，プラチナ，ニ
ッケル，ジルコニウム，モリブデン等がある。

【００２１】図２（チ）…ＣｕＳＯ₄とＮＨ₄ＯＨとの
混合液により、未反応のまま残っている高融点金属膜７
を除去する。図中のＤは、高融点金属膜７を除去した後
の、絶縁膜５とシリサイド膜６との段差である。この段
差Ｄは、第３の従来例の図７（チ）の工程で出来るシリ
サイド膜６とポリシリコン膜高抵抗部３Ｂとの段差に比
べて、極めて小であり、平坦化の障害になるほどのもの
ではない。

【００２２】図３（リ）…この工程では、所望の配線パ
ターンを形成する。そのためには、例えばレジストを用
いたＲＩＥ（リアクティブ・イオン・エッチング）法に
より、絶縁膜５とポリシリコン膜高抵抗部３Ｂの積層部
分と、シリサイド膜６とポリシリコン膜低抵抗部３Ａの
積層部分（ポリサイド配線部分）とを、同時にパターニ
ングする。この図の場合、絶縁膜５，ポリシリコン膜高
抵抗部３Ｂの中央部分と、ポリサイド配線の右端部分
が、パターニングにより同時に除去されている。

【００２３】同時に除去するためには、エッチングレー
トが略等しくなる条件でエッチングをする必要がある。
例えば、絶縁膜５とタングステンポリサイドとのエッチ
ングレートを略等しくするには、エッチング条件を、ガ
ス流量ＣＦ₄／ＳＦ₆／Ｃｌ₂＝２０／２０／１０ｓｃ
ｃｍ、圧力≒０．１Ｔｏｒｒ、パワー≒３５０Ｗとす
る。また、ポリシリコン膜高抵抗部３Ｂとポリシリコン
膜低抵抗部３Ａとのエッチングレートは、ＲＩＥ法にお
いては略等しい。エッチング条件としては、例えばガス
流量ＣＦ₄／ＳＦ₆／Ｃｌ₂＝１５／１５／１５ｓｃｃ
ｍ、圧力≒０．１５Ｔｏｒｒ、パワー≒３５０Ｗとす
る。

【００２４】

【発明の効果】以上述べた如く、本発明の半導体装置の
製造方法によれば、次のような効果を奏する。表面に
できる段差が小さいので（図２（チ）の段差Ｄ参照）、
上層に層間絶縁膜を形成する場合に平坦化を害すること
もないし、アルミニウム配線を施す場合に切断を起こし
て信頼性を害することもない。ポリサイド配線の一部
をなすシリサイド膜６を形成するに際しては、残留して
いる絶縁膜５をそのままマスク代わりに使うので、マス
クを使ってパターニングするホトリソグラフィ工程が１
つ省略される。また、マスク合わせという面倒な手間も
なく、いわゆるセルフアラインメント（Self Alignmen
t）でシリサイド膜６の位置が決められるので、合わせ
ずれが生ずることもない。抵抗体として使うポリシリ
コン膜高抵抗部３Ｂとポリサイド配線とが１つの連続し
た層で形成できる。

【図面の簡単な説明】

【図１】本発明の実施例を示す図

【図２】本発明の実施例を示す図

【図３】本発明の実施例を示す図

【図４】第１の従来例を示す図

【図５】第２の従来例を示す図

【図６】第３の従来例を示す図

【図７】第３の従来例を示す図

【符号の説明】

１…半導体基板、２…絶縁膜、３…ポリシリコン膜、３
Ａ…ポリシリコン膜低抵抗部、３Ｂ…ポリシリコン膜高
抵抗部、４…矢印、５…絶縁膜、６…シリサイド膜、７
…高融点金属膜、８…絶縁膜、９…ポリサイド膜、１０
…ポリシリコン膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者竹内孝行神奈川県海老名市本郷2274番地富士ゼロツクス株式会社海老名事業所内

Claims

【特許請求の範囲】

【請求項１】ポリシリコン膜に不純物をドーピングし
て所望の抵抗値とする工程と、該ポリシリコン膜のうち
抵抗体として使用する部分を絶縁膜で覆う工程と、表面
全体に高融点金属を着膜する工程と、ポリシリコン膜と
着膜された高融点金属とを熱処理により反応させてシリ
サイドを形成する工程と、未反応のまま残っている高融
点金属を除去する工程とを含むことを特徴とする半導体
装置の製造方法。
【請求項２】表面全体に高融点金属を着膜する工程の
前に、絶縁膜で覆われていないポリシリコン膜の部分に
更に不純物をドーピングして、該部分を低抵抗とする工
程を含むことを特徴とする請求項１記載の半導体装置の
製造方法。