JPH0555370A - スクライブラインの加工方法 - Google Patents
スクライブラインの加工方法Info
- Publication number
- JPH0555370A JPH0555370A JP21885991A JP21885991A JPH0555370A JP H0555370 A JPH0555370 A JP H0555370A JP 21885991 A JP21885991 A JP 21885991A JP 21885991 A JP21885991 A JP 21885991A JP H0555370 A JPH0555370 A JP H0555370A
- Authority
- JP
- Japan
- Prior art keywords
- film
- scribe line
- silicon nitride
- substrate
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 229920001721 polyimide Polymers 0.000 description 21
- 239000004642 Polyimide Substances 0.000 description 9
- 238000011109 contamination Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 従来のスクライブラインの加工方法において
は、スクライブラインのエッジ部分において、エッチン
グ時に生じるシリコン基板のえぐれあるいは急激な段差
が生じ、このため種々の好ましくない障害を招いてい
た。本発明はこれらの問題点を解消することを目的とす
る。 【構成】 スクライブラインのエッジ部分の層間絶縁膜
（１３）を選択的にエッチングしてシリコン基板（１
１）の表面を露出させ、この後かかる露出した基板（１
１）の表面にシリコン窒化膜（１５）を密着させるとと
もに、このシリコン窒化膜（１５）の端がスクライブラ
イン側の残存した層間絶縁膜（１３ａ）上に位置するよ
うに形成する。
は、スクライブラインのエッジ部分において、エッチン
グ時に生じるシリコン基板のえぐれあるいは急激な段差
が生じ、このため種々の好ましくない障害を招いてい
た。本発明はこれらの問題点を解消することを目的とす
る。 【構成】 スクライブラインのエッジ部分の層間絶縁膜
（１３）を選択的にエッチングしてシリコン基板（１
１）の表面を露出させ、この後かかる露出した基板（１
１）の表面にシリコン窒化膜（１５）を密着させるとと
もに、このシリコン窒化膜（１５）の端がスクライブラ
イン側の残存した層間絶縁膜（１３ａ）上に位置するよ
うに形成する。
Description
【０００１】
【産業上の利用分野】本発明はスクライブラインの加工
方法に関し、特にスクライブラインのエッジ部分におけ
るシリコン基板のえぐれ及び急激な段差を解消できるよ
うにしたスクライブラインの加工方法に関する。
方法に関し、特にスクライブラインのエッジ部分におけ
るシリコン基板のえぐれ及び急激な段差を解消できるよ
うにしたスクライブラインの加工方法に関する。
【０００２】
【従来の技術】従来、半導体チップを分割する為に切断
されたスクライブラインから半導体チップの内部に水分
やコンタミネーションが浸入するのを防ぐため、該スク
ライブラインのエッジ部分をシリコン窒化膜で被覆する
ことが行なわれていた。図９乃至図１２は、かような従
来のスクライブラインの加工方法を示す断面図である。
されたスクライブラインから半導体チップの内部に水分
やコンタミネーションが浸入するのを防ぐため、該スク
ライブラインのエッジ部分をシリコン窒化膜で被覆する
ことが行なわれていた。図９乃至図１２は、かような従
来のスクライブラインの加工方法を示す断面図である。
【０００３】図９に示されるように、シリコン基板
（１）上にＬＯＣＯＳ膜等の素子分離用酸化膜（２）を
形成し、そしてこの上にＣＶＤ法により成長させたＢＰ
ＳＧ膜等の層間絶縁膜（３）を形成する。次いで、スク
ライブラインのエッジ部分の層間絶縁膜（３）を選択的
にエッチングして、基板（１）の表面を露出し、しかる
後にパッシベーション膜としてシリコン窒化膜（４）を
スクライブラインのエッジ部分を被覆するように形成す
る。
（１）上にＬＯＣＯＳ膜等の素子分離用酸化膜（２）を
形成し、そしてこの上にＣＶＤ法により成長させたＢＰ
ＳＧ膜等の層間絶縁膜（３）を形成する。次いで、スク
ライブラインのエッジ部分の層間絶縁膜（３）を選択的
にエッチングして、基板（１）の表面を露出し、しかる
後にパッシベーション膜としてシリコン窒化膜（４）を
スクライブラインのエッジ部分を被覆するように形成す
る。
【０００４】このように、シリコン窒化膜（４）は前記
露出した基板（１）表面に密着するように形成している
ので、水分やコンタミネーションの浸入する径路を遮断
し、半導体集積回路の信頼性の向上を図っていた。しか
し、シリコン窒化膜（４）を選択的にエッチングして上
記の構造を得る際に、シリコン基板（１）のエッチング
比がシリコン窒化膜（４）と比べて大きい場合があり、
このためシリコン窒化膜（４）の端部直下の基板部分
（１ａ）がえぐられ、この部分から水分やコンタミネー
ションが浸入して（同図において、破線で示す）、半導
体素子の特性を不安定にすることがあった。
露出した基板（１）表面に密着するように形成している
ので、水分やコンタミネーションの浸入する径路を遮断
し、半導体集積回路の信頼性の向上を図っていた。しか
し、シリコン窒化膜（４）を選択的にエッチングして上
記の構造を得る際に、シリコン基板（１）のエッチング
比がシリコン窒化膜（４）と比べて大きい場合があり、
このためシリコン窒化膜（４）の端部直下の基板部分
（１ａ）がえぐられ、この部分から水分やコンタミネー
ションが浸入して（同図において、破線で示す）、半導
体素子の特性を不安定にすることがあった。
【０００５】また、最近では半導体メモリ等においては
樹脂モールド時の樹脂応力によるクラックの発生を防ぐ
為にポリイミド膜のバッファーコートが行なわれること
が多い。しかし、図１０に示されるようにポリイミド膜
（５）を全面に被着し、その後レジストパターン（６）
を用いてスクライブラインのポリイミド膜（５）をエッ
チングにより選択除去すると、（５ａ）部と（５ｂ）部
のポリイミド膜厚に相当の差があるので図１１に示され
る（５ｃ）部のようにポリイミド残りができる。
樹脂モールド時の樹脂応力によるクラックの発生を防ぐ
為にポリイミド膜のバッファーコートが行なわれること
が多い。しかし、図１０に示されるようにポリイミド膜
（５）を全面に被着し、その後レジストパターン（６）
を用いてスクライブラインのポリイミド膜（５）をエッ
チングにより選択除去すると、（５ａ）部と（５ｂ）部
のポリイミド膜厚に相当の差があるので図１１に示され
る（５ｃ）部のようにポリイミド残りができる。
【０００６】その後レジストパターン（６）を除去する
が、この際にあるいはその後の工程において図１２に示
されるようにこのポリイミド残り（５ｄ）がはがれる場
合があり、これが浮遊してアルミパッド上に付着し、ボ
ンディング不良等の原因となる。
が、この際にあるいはその後の工程において図１２に示
されるようにこのポリイミド残り（５ｄ）がはがれる場
合があり、これが浮遊してアルミパッド上に付着し、ボ
ンディング不良等の原因となる。
【０００７】
【発明が解決しようとする課題】このように、従来のス
クライブラインの加工方法においては、図９に示される
ようにシリコン窒化膜（４）を露出した基板（１）表面
に部分的に密着形成していたので、シリコン窒化膜
（４）の端部直下の基板部分（１ａ）がえぐられ、ここ
から水分やコンタミネーションが半導体チップ内部に浸
入して半導体素子の特性を不安定にすることがあった。
クライブラインの加工方法においては、図９に示される
ようにシリコン窒化膜（４）を露出した基板（１）表面
に部分的に密着形成していたので、シリコン窒化膜
（４）の端部直下の基板部分（１ａ）がえぐられ、ここ
から水分やコンタミネーションが半導体チップ内部に浸
入して半導体素子の特性を不安定にすることがあった。
【０００８】また、図１２に示されるように、はがれた
ポリイミド残り（５ｄ）が浮遊してアルミパッド上に付
着し、ボンディング不良を引き起こす等の問題点もあっ
た。本発明は上述した問題点に鑑みて為されたものであ
り、シリコン窒化膜（４）の端部直下の基板部分（１
ａ）がえぐられるのを防止し、かつエッチングの際にポ
リイミド膜厚の不均一によるポリイミド残りが生じない
ようにしたスクライブラインの加工方法を提供すること
を目的としている。
ポリイミド残り（５ｄ）が浮遊してアルミパッド上に付
着し、ボンディング不良を引き起こす等の問題点もあっ
た。本発明は上述した問題点に鑑みて為されたものであ
り、シリコン窒化膜（４）の端部直下の基板部分（１
ａ）がえぐられるのを防止し、かつエッチングの際にポ
リイミド膜厚の不均一によるポリイミド残りが生じない
ようにしたスクライブラインの加工方法を提供すること
を目的としている。
【０００９】
【課題を解決するための手段】本発明は、スクライブラ
インのエッジ部分の層間絶縁膜を選択的にエッチングし
て半導体基板を露出させた後に、該露出した基板面に窒
化シリコン膜を密着するとともに、該窒化シリコン膜を
スクライブライン側に残存した前記層間絶縁膜上に終端
させることにより、上述した問題点を解消するものであ
る。
インのエッジ部分の層間絶縁膜を選択的にエッチングし
て半導体基板を露出させた後に、該露出した基板面に窒
化シリコン膜を密着するとともに、該窒化シリコン膜を
スクライブライン側に残存した前記層間絶縁膜上に終端
させることにより、上述した問題点を解消するものであ
る。
【００１０】
【作用】上述した手段によれば、層間絶縁膜のエッチン
グにより露出した基板表面はシリコン窒化膜で完全に被
覆され、さらにその端部は層間絶縁膜上に終端させてい
るので、基板表面がエッチングガスの雰囲気にさらされ
ることがなく、基板表面がえぐられる恐れがないのであ
る。
グにより露出した基板表面はシリコン窒化膜で完全に被
覆され、さらにその端部は層間絶縁膜上に終端させてい
るので、基板表面がエッチングガスの雰囲気にさらされ
ることがなく、基板表面がえぐられる恐れがないのであ
る。
【００１１】さらに上述した手段によれば、スクライブ
ラインのエッジ部における急激な段差が緩和され、バッ
ファーコート膜として用いるポリイミド膜の縦方向の膜
厚が均一化されるので、該ポリイミド膜をレジストパタ
ーンを用いてエッチングした時、ポリイミド残りが生じ
ないのである。
ラインのエッジ部における急激な段差が緩和され、バッ
ファーコート膜として用いるポリイミド膜の縦方向の膜
厚が均一化されるので、該ポリイミド膜をレジストパタ
ーンを用いてエッチングした時、ポリイミド残りが生じ
ないのである。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。まず、図１に示されるようにシリコン基板（１
１）上にＬＯＣＯＳ酸化膜等の素子分離用絶縁膜（１
２）を形成し、次いでスクライブライン部のシリコン基
板（１１）上にまたがる全面にＢＰＳＧ膜等の層間絶縁
膜（１３）をＣＶＤ法等により形成する。
する。まず、図１に示されるようにシリコン基板（１
１）上にＬＯＣＯＳ酸化膜等の素子分離用絶縁膜（１
２）を形成し、次いでスクライブライン部のシリコン基
板（１１）上にまたがる全面にＢＰＳＧ膜等の層間絶縁
膜（１３）をＣＶＤ法等により形成する。
【００１３】次に、図２に示されるようにレジストパタ
ーン（１４）をエッチングマスクとして用いてスクライ
ブラインのエッジ部分の層間絶縁膜（１３）を選択的に
エッチングし、この部分の基板（１１）の表面を露出す
る。次いで、図３に示されるようにレジストパターン
（１４）を除去した後に、シリコン基板（１１）上の全
面にパッシベーション膜として用いるシリコン窒化膜
（１５）をＣＶＤ法等により堆積形成し、図４に示され
るように、レジストパターン（１６）をエッチングマス
クとして用いて、このシリコン窒化膜（１５）をその端
がスクライブライン側の層間絶縁膜（１３ａ）上に終端
するようにエッチングする。
ーン（１４）をエッチングマスクとして用いてスクライ
ブラインのエッジ部分の層間絶縁膜（１３）を選択的に
エッチングし、この部分の基板（１１）の表面を露出す
る。次いで、図３に示されるようにレジストパターン
（１４）を除去した後に、シリコン基板（１１）上の全
面にパッシベーション膜として用いるシリコン窒化膜
（１５）をＣＶＤ法等により堆積形成し、図４に示され
るように、レジストパターン（１６）をエッチングマス
クとして用いて、このシリコン窒化膜（１５）をその端
がスクライブライン側の層間絶縁膜（１３ａ）上に終端
するようにエッチングする。
【００１４】次いで、図５に示されるようにバッファー
コート膜として用いるポリイミド膜（１７）をシリコン
基板（１１）上の全面に形成し、図６に示されるように
レジストパターン（１８）をエッチングマスクとしてポ
リイミド膜（１７）にエッチング処理を施し、スクライ
ブライン部分の不要なポリイミド膜（１７）を除去す
る。
コート膜として用いるポリイミド膜（１７）をシリコン
基板（１１）上の全面に形成し、図６に示されるように
レジストパターン（１８）をエッチングマスクとしてポ
リイミド膜（１７）にエッチング処理を施し、スクライ
ブライン部分の不要なポリイミド膜（１７）を除去す
る。
【００１５】上述の如く、層間絶縁膜（１３）をエッチ
ングすることによって露出された基板（１１）の表面に
はシリコン窒化膜（１５）が密着されるとともに、この
シリコン窒化膜（１５）の終端はスクライブライン側の
層間絶縁膜（１３ａ）上に位置するように形成している
ので、従来の加工方法と異なって基板（１１）の表面が
エッチングガスの雰囲気にさらされることがなく、基板
（１１）の表面がえぐられて、そこから水分やコンタミ
ネーションが浸入するという恐れが全く解消される。
ングすることによって露出された基板（１１）の表面に
はシリコン窒化膜（１５）が密着されるとともに、この
シリコン窒化膜（１５）の終端はスクライブライン側の
層間絶縁膜（１３ａ）上に位置するように形成している
ので、従来の加工方法と異なって基板（１１）の表面が
エッチングガスの雰囲気にさらされることがなく、基板
（１１）の表面がえぐられて、そこから水分やコンタミ
ネーションが浸入するという恐れが全く解消される。
【００１６】さらに上述の如くシリコン窒化膜（１５）
を形成した結果として、スクライブラインのエッジ部に
おける急激な段差が緩和され、ポリイミド膜（１７）の
縦方向の膜厚が均一となり、ポリイミド膜（１７）のエ
ッチングの際にポリイミド残りが生じないのである。な
お、層間絶縁膜（１３）の開口部分の幅ｌが狭いとこの
上方のシリコン窒化膜（１５）のくぼみ部分にポリイミ
ドが残り易くなるので、幅ｌを１０μ以上とるのが望ま
しい。
を形成した結果として、スクライブラインのエッジ部に
おける急激な段差が緩和され、ポリイミド膜（１７）の
縦方向の膜厚が均一となり、ポリイミド膜（１７）のエ
ッチングの際にポリイミド残りが生じないのである。な
お、層間絶縁膜（１３）の開口部分の幅ｌが狭いとこの
上方のシリコン窒化膜（１５）のくぼみ部分にポリイミ
ドが残り易くなるので、幅ｌを１０μ以上とるのが望ま
しい。
【００１７】この後は、スクライブライン部分を例えば
ダイヤモンドカッター等で切断して半導体チップを分割
して形成するのである。しかしこの時に、図７に示され
るように、切断された層間絶縁膜（１３ａ）からシリコ
ン窒化膜（１５）へさらには半導体チップの内部の各種
膜へとクラック（１９）が発生する恐れがあり、このク
ラック（１９）を通じて水分やコンタミネーションが浸
入するという新たな障害が生じることが懸念される。
ダイヤモンドカッター等で切断して半導体チップを分割
して形成するのである。しかしこの時に、図７に示され
るように、切断された層間絶縁膜（１３ａ）からシリコ
ン窒化膜（１５）へさらには半導体チップの内部の各種
膜へとクラック（１９）が発生する恐れがあり、このク
ラック（１９）を通じて水分やコンタミネーションが浸
入するという新たな障害が生じることが懸念される。
【００１８】そこで、上述したような本発明の作用効果
を損うことなくこのような障害発生の恐れを除くために
は、図８に示されるようにスクライブライン側の層間絶
縁膜（１３ａ）とシリコン窒化膜（１５）との間にＡｌ
膜又はＡｌ合金膜からなるバッファ膜（２０）を介在さ
せるとよい。かかるバッファ膜（２０）はＢＰＳＧ膜等
の層間絶縁膜（１３）（１３ａ）と比べて軟らかな材料
特性を有するので、層間絶縁膜（１３ａ）にクラック
（１９）が生じたとしてもこのバッファ膜（２０）で阻
止され、さらにシリコン窒化膜（１５）までクラック
（１９）が及ぶことがないのである。
を損うことなくこのような障害発生の恐れを除くために
は、図８に示されるようにスクライブライン側の層間絶
縁膜（１３ａ）とシリコン窒化膜（１５）との間にＡｌ
膜又はＡｌ合金膜からなるバッファ膜（２０）を介在さ
せるとよい。かかるバッファ膜（２０）はＢＰＳＧ膜等
の層間絶縁膜（１３）（１３ａ）と比べて軟らかな材料
特性を有するので、層間絶縁膜（１３ａ）にクラック
（１９）が生じたとしてもこのバッファ膜（２０）で阻
止され、さらにシリコン窒化膜（１５）までクラック
（１９）が及ぶことがないのである。
【００１９】
【発明の効果】以上説明したように、本発明によればパ
ッシベーション膜として用いるシリコン窒化膜（１５）
を選択エッチングする際にシリコン基板（１１）がえぐ
られることがなくなるので、水分やコンタミネーション
の浸入による半導体素子の特性変動を防止する効果を有
する。
ッシベーション膜として用いるシリコン窒化膜（１５）
を選択エッチングする際にシリコン基板（１１）がえぐ
られることがなくなるので、水分やコンタミネーション
の浸入による半導体素子の特性変動を防止する効果を有
する。
【００２０】さらに本発明によれば、スクライブライン
のエッジ部分の急激な段差が緩和されるので、バッファ
ーコート膜として用いるポリイミド膜（１７）をエッチ
ングで選択除去する際にポリイミド残りが生じないの
で、ポリイミド残りが浮遊してボンディングパッド上に
付着しボンディング不良等を起こすのを防止する効果を
有する。
のエッジ部分の急激な段差が緩和されるので、バッファ
ーコート膜として用いるポリイミド膜（１７）をエッチ
ングで選択除去する際にポリイミド残りが生じないの
で、ポリイミド残りが浮遊してボンディングパッド上に
付着しボンディング不良等を起こすのを防止する効果を
有する。
【図１】本発明の実施例に係る第１の断面図である。
【図２】本発明の実施例に係る第２の断面図である。
【図３】本発明の実施例に係る第３の断面図である。
【図４】本発明の実施例に係る第４の断面図である。
【図５】本発明の実施例に係る第５の断面図である。
【図６】本発明の実施例に係る第６の断面図である。
【図７】本発明の実施例に係る第７の断面図である。
【図８】本発明の実施例に係る第８の断面図である。
【図９】従来例のスクライブラインの加工方法に係る第
１の断面図である。
１の断面図である。
【図１０】従来例のスクライブラインの加工方法に係る
第２の断面図である。
第２の断面図である。
【図１１】従来例のスクライブラインの加工方法に係る
第３の断面図である。
第３の断面図である。
【図１２】従来例のスクライブラインの加工方法に係る
第４の断面図である。
第４の断面図である。
Claims (2)
- 【請求項１】 スクライブラインのエッジ部分の層間絶
縁膜を選択的にエッチングして半導体基板を露出させ、
該露出した基板面にシリコン窒化膜を密着するととも
に、該シリコン窒化膜をスクライブライン側に残存した
前記層間絶縁膜上に終端させることを特徴とするスクラ
イブラインの加工方法。 - 【請求項２】 前記スクライブライン側の層間絶縁膜と
前記シリコン窒化膜との間にＡｌ膜又はＡｌ合金膜より
なるバッファ膜を介在させることを特徴とする請求項１
記載のスクライブラインの加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21885991A JPH0555370A (ja) | 1991-08-29 | 1991-08-29 | スクライブラインの加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21885991A JPH0555370A (ja) | 1991-08-29 | 1991-08-29 | スクライブラインの加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555370A true JPH0555370A (ja) | 1993-03-05 |
Family
ID=16726440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21885991A Pending JPH0555370A (ja) | 1991-08-29 | 1991-08-29 | スクライブラインの加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555370A (ja) |
-
1991
- 1991-08-29 JP JP21885991A patent/JPH0555370A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157001A (en) | Method of dicing semiconductor wafer along protective film formed on scribe lines | |
| CN1071494C (zh) | 半导体器件 | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US20060055002A1 (en) | Methods for enhancing die saw and packaging reliability | |
| JP2004296905A (ja) | 半導体装置 | |
| EP1336200B1 (en) | Integrated circuit wafer with crack-stop features | |
| EP0122631B1 (en) | Electronic device having a multi-layer wiring structure | |
| JPH1064855A (ja) | 半導体装置の製造方法 | |
| JPH0555370A (ja) | スクライブラインの加工方法 | |
| JP2005044901A (ja) | 半導体ウェハ分割方法 | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JPH053249A (ja) | 半導体装置及びその製造方法 | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JPS59205723A (ja) | 窒化シリコン膜を有する半導体装置 | |
| CN115939222B (zh) | 半导体器件及其制备方法 | |
| JPH05129430A (ja) | 半導体装置 | |
| JPS60149151A (ja) | 半導体ウエハのダイシング方法 | |
| JPH0332214B2 (ja) | ||
| JP3500169B2 (ja) | 半導体装置の製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP3510235B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP2848488B2 (ja) | 半導体装置とその製造方法 | |
| JPH1187331A (ja) | 半導体装置の製造方法 | |
| JP2001217210A (ja) | ダイシング方法 |