JPH0555601A - 不揮発性電子メモリ装置 - Google Patents
不揮発性電子メモリ装置Info
- Publication number
- JPH0555601A JPH0555601A JP21242991A JP21242991A JPH0555601A JP H0555601 A JPH0555601 A JP H0555601A JP 21242991 A JP21242991 A JP 21242991A JP 21242991 A JP21242991 A JP 21242991A JP H0555601 A JPH0555601 A JP H0555601A
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- type
- thin layer
- memory device
- electronic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000010354 integration Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 43
- 238000009792 diffusion process Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000006386 memory function Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 集積度の高いＦＬＯＴＯＸ型ＥＥＰＲＯＭの
実現を可能とする不揮発性電子メモリ装置を提供する。 【構成】 浮遊ゲート型ＭＯＳトランジスタ構造を備
え、その浮遊ゲート直下の絶縁膜３の一部が薄層部分３
ａとなっていて、前記浮遊ゲート４に対するトンネル電
流の出入が前記薄層部分３ａを介してなされるようにな
っている不揮発性電子メモリ装置において、前記薄層部
分３ａがＭＯＳトランジスタ構造のチャネル形成域ＣＨ
の近傍に位置していることを特徴とする不揮発性電子メ
モリ装置。
実現を可能とする不揮発性電子メモリ装置を提供する。 【構成】 浮遊ゲート型ＭＯＳトランジスタ構造を備
え、その浮遊ゲート直下の絶縁膜３の一部が薄層部分３
ａとなっていて、前記浮遊ゲート４に対するトンネル電
流の出入が前記薄層部分３ａを介してなされるようにな
っている不揮発性電子メモリ装置において、前記薄層部
分３ａがＭＯＳトランジスタ構造のチャネル形成域ＣＨ
の近傍に位置していることを特徴とする不揮発性電子メ
モリ装置。
Description
【０００１】
【産業上の利用分野】この発明は不揮発性電子メモリ装
置に関する。
置に関する。
【０００２】
【従来の技術】近年、殆どの分野の機器にマイクロコン
ピュータが内蔵されている。マイクロコンピュータの搭
載にはメモリ装置が不可欠である。メモリ装置として、
ＳＲＡＭやＤＲＡＭが使用されているが、これらは電源
を切ってしまうとメモリされた内容も消えてしまうとい
う短所がある。これを改善し、電源を切ってもメモリさ
れた内容が消えないようにしたのが不揮発性電子メモリ
装置であり、その中でも、電気的に書き込み／消去の可
能なものがＥＥＰＲＯＭ（ELectrically Erasable and
ProgramableROM ）である。しかし、不揮発性メモリ機
能、電気的に書き込み／消去が可能という長所を有する
ＥＥＰＲＯＭであるが、その反面、セル面積が大きい為
に集積度が低く、１ビット当たりの価格が高いという短
所がある。
ピュータが内蔵されている。マイクロコンピュータの搭
載にはメモリ装置が不可欠である。メモリ装置として、
ＳＲＡＭやＤＲＡＭが使用されているが、これらは電源
を切ってしまうとメモリされた内容も消えてしまうとい
う短所がある。これを改善し、電源を切ってもメモリさ
れた内容が消えないようにしたのが不揮発性電子メモリ
装置であり、その中でも、電気的に書き込み／消去の可
能なものがＥＥＰＲＯＭ（ELectrically Erasable and
ProgramableROM ）である。しかし、不揮発性メモリ機
能、電気的に書き込み／消去が可能という長所を有する
ＥＥＰＲＯＭであるが、その反面、セル面積が大きい為
に集積度が低く、１ビット当たりの価格が高いという短
所がある。
【０００３】ＥＥＰＲＯＭは構造的に分けてＭＮＯＳ型
とＦＬＯＴＯＸ型がある。前者のＭＮＯＳ型は酸化膜と
窒化膜の界面のトラップに電子を蓄えることで不揮発性
メモリ機能を発揮する素子であり、後者のＦＬＯＴＯＸ
型は酸化膜（絶縁膜）によりどこからも電気的に絶縁さ
れたポリシリコン製浮遊ゲートに電子を蓄えることで不
揮発性メモリ機能を発揮する素子である。後者のＦＬＯ
ＴＯＸ（FLOating-gate Tunnel OXide）型ＥＥＰＲＯＭ
は記憶保持時間が長く、ＭＯＳプロセスと整合性がよい
ことから従来よく使われている。
とＦＬＯＴＯＸ型がある。前者のＭＮＯＳ型は酸化膜と
窒化膜の界面のトラップに電子を蓄えることで不揮発性
メモリ機能を発揮する素子であり、後者のＦＬＯＴＯＸ
型は酸化膜（絶縁膜）によりどこからも電気的に絶縁さ
れたポリシリコン製浮遊ゲートに電子を蓄えることで不
揮発性メモリ機能を発揮する素子である。後者のＦＬＯ
ＴＯＸ（FLOating-gate Tunnel OXide）型ＥＥＰＲＯＭ
は記憶保持時間が長く、ＭＯＳプロセスと整合性がよい
ことから従来よく使われている。
【０００４】ポリシリコン製浮遊ゲートに電子を蓄える
ＦＬＯＴＯＸ型ＥＥＰＲＯＭの場合、浮遊ゲートへのト
ンネル電流の出入コントロール用ポリシリコン製制御ゲ
ートが、ポリシリコン製浮遊ゲートの上に設けられる２
層タイプのものと、制御ゲートが、単結晶半導体基板に
不純物を拡散することで形成される１層タイプのものと
がある。後者の１層タイプのものは、製造プロセスが簡
単であり、制御ゲート側に単結晶シリコン酸化膜が使え
るので保持特性が良好であるという長所を有する。
ＦＬＯＴＯＸ型ＥＥＰＲＯＭの場合、浮遊ゲートへのト
ンネル電流の出入コントロール用ポリシリコン製制御ゲ
ートが、ポリシリコン製浮遊ゲートの上に設けられる２
層タイプのものと、制御ゲートが、単結晶半導体基板に
不純物を拡散することで形成される１層タイプのものと
がある。後者の１層タイプのものは、製造プロセスが簡
単であり、制御ゲート側に単結晶シリコン酸化膜が使え
るので保持特性が良好であるという長所を有する。
【０００５】図６および図７に従来の１層タイプのＦＬ
ＯＴＯＸ型ＥＥＰＲＯＭをあらわす。図６は、図７のＹ
−Ｙ断面を示す。ＦＬＯＴＯＸ型ＥＥＰＲＯＭでは、浮
遊ゲート型ＭＯＳトランジスタ構造とその制御ゲート
（制御ゲートライン）で１つのセルが構成されている。
すなわち、ｎ型単結晶半導体基板５１にｐ型ウエル（ｐ
型不純物拡散層）５２が設けられていて、このｐ型ウエ
ル５２の表面部分にソース領域（ｎ型不純物拡散層）５
２ａおよびドレイン領域（ｎ型不純物拡散層）５２ｂが
形成され、その上に絶縁膜５３を介してポリシリコン製
浮遊ゲート５４が形成されているのである。このＭＯＳ
トランジスタ構造はｎチャネルタイプであって、ソース
領域５２ａとドレイン領域５２ｂの間がチャネル形成域
ＣＨである。そして、ＭＯＳトランジスタ構造の浮遊ゲ
ート５４直下の絶縁膜５３の一部は浮遊ゲート５４への
トンネル電流出入用の厚み約１００Å程度の薄層部分５
３ａとなっている。
ＯＴＯＸ型ＥＥＰＲＯＭをあらわす。図６は、図７のＹ
−Ｙ断面を示す。ＦＬＯＴＯＸ型ＥＥＰＲＯＭでは、浮
遊ゲート型ＭＯＳトランジスタ構造とその制御ゲート
（制御ゲートライン）で１つのセルが構成されている。
すなわち、ｎ型単結晶半導体基板５１にｐ型ウエル（ｐ
型不純物拡散層）５２が設けられていて、このｐ型ウエ
ル５２の表面部分にソース領域（ｎ型不純物拡散層）５
２ａおよびドレイン領域（ｎ型不純物拡散層）５２ｂが
形成され、その上に絶縁膜５３を介してポリシリコン製
浮遊ゲート５４が形成されているのである。このＭＯＳ
トランジスタ構造はｎチャネルタイプであって、ソース
領域５２ａとドレイン領域５２ｂの間がチャネル形成域
ＣＨである。そして、ＭＯＳトランジスタ構造の浮遊ゲ
ート５４直下の絶縁膜５３の一部は浮遊ゲート５４への
トンネル電流出入用の厚み約１００Å程度の薄層部分５
３ａとなっている。
【０００６】一方、半導体基板５１のｐ型ウエル５２の
表面部分には制御ゲート５２ｃが設けられており、浮遊
ゲート５４は制御ゲート５２ｃの上方に達していて、浮
遊ゲート５４と制御ゲート５２ｃが容量結合している。
この制御ゲート５２ｃの駆動によりトンネル電流が流せ
るのである。なお、図６では浮遊ゲート５４は、ＭＯＳ
トランジスタ構造域では二つに分かれているが、図７に
みるように、制御ゲート５２ｃ域で繋がっており、一つ
ものである。
表面部分には制御ゲート５２ｃが設けられており、浮遊
ゲート５４は制御ゲート５２ｃの上方に達していて、浮
遊ゲート５４と制御ゲート５２ｃが容量結合している。
この制御ゲート５２ｃの駆動によりトンネル電流が流せ
るのである。なお、図６では浮遊ゲート５４は、ＭＯＳ
トランジスタ構造域では二つに分かれているが、図７に
みるように、制御ゲート５２ｃ域で繋がっており、一つ
ものである。
【０００７】そして、このＥＥＰＲＯＭでは、制御ゲー
ト５２ｃとドレイン領域５２ｂにそれぞれ適当な電圧を
印加し、薄層部分５３ａを通してトンネル電流を流し電
荷をやりとりし、しきい値電圧を変化させ電気的な書き
込み／消去が出来るようになっている。先に述べたよう
に、上記の１層タイプのＦＬＯＴＯＸ型ＥＥＰＲＯＭ
は、製造プロセスが簡単で保持特性が良い反面、制御ゲ
ートが横にくる等のためにセル面積が大きくて、集積度
を高め難い。高集積化を図ろうとしても、ＭＯＳトラン
ジスタ構造部分が大きくなるため出来ない。トンネル電
流出入用の薄層部分５３ａをチャネル形成域ＣＨから相
当に離れた位置にもってくるため、その分、ドレイン領
域５２ｂが大きくなりセル面積が広くなるのである。な
お、トンネル電流出入用の薄層部分５３ａをチャネル形
成域ＣＨから離れた位置に形成するのは、薄層部分５３
ａはチャネル形成域ＣＨの特性に好ましくない影響を与
えるため極力離しておくのがよいと考えられていたから
である。
ト５２ｃとドレイン領域５２ｂにそれぞれ適当な電圧を
印加し、薄層部分５３ａを通してトンネル電流を流し電
荷をやりとりし、しきい値電圧を変化させ電気的な書き
込み／消去が出来るようになっている。先に述べたよう
に、上記の１層タイプのＦＬＯＴＯＸ型ＥＥＰＲＯＭ
は、製造プロセスが簡単で保持特性が良い反面、制御ゲ
ートが横にくる等のためにセル面積が大きくて、集積度
を高め難い。高集積化を図ろうとしても、ＭＯＳトラン
ジスタ構造部分が大きくなるため出来ない。トンネル電
流出入用の薄層部分５３ａをチャネル形成域ＣＨから相
当に離れた位置にもってくるため、その分、ドレイン領
域５２ｂが大きくなりセル面積が広くなるのである。な
お、トンネル電流出入用の薄層部分５３ａをチャネル形
成域ＣＨから離れた位置に形成するのは、薄層部分５３
ａはチャネル形成域ＣＨの特性に好ましくない影響を与
えるため極力離しておくのがよいと考えられていたから
である。
【０００８】
【発明が解決しようとする課題】この発明は、上記事情
に鑑み、集積度の高いＦＬＯＴＯＸ型ＥＥＰＲＯＭの実
現を可能とする不揮発性電子メモリ装置を提供すること
を課題とする。
に鑑み、集積度の高いＦＬＯＴＯＸ型ＥＥＰＲＯＭの実
現を可能とする不揮発性電子メモリ装置を提供すること
を課題とする。
【０００９】
【課題を解決するための手段】前記課題を解決するた
め、請求項１，２記載の不揮発性電子メモリ装置は、浮
遊ゲート型ＭＯＳトランジスタ構造を備え、その浮遊ゲ
ート直下の絶縁膜の一部が薄層部分となっていて、前記
浮遊ゲートに対するトンネル電流の出入が前記薄層部分
を介してなされるようになっている構成において、前記
薄層部分をＭＯＳトランジスタ構造のチャネル形成域の
近傍に位置させるようにしている。
め、請求項１，２記載の不揮発性電子メモリ装置は、浮
遊ゲート型ＭＯＳトランジスタ構造を備え、その浮遊ゲ
ート直下の絶縁膜の一部が薄層部分となっていて、前記
浮遊ゲートに対するトンネル電流の出入が前記薄層部分
を介してなされるようになっている構成において、前記
薄層部分をＭＯＳトランジスタ構造のチャネル形成域の
近傍に位置させるようにしている。
【００１０】この発明の不揮発性電子メモリ装置の場
合、特に、請求項２のように、トンネル電流の出入をコ
ントロールするための制御ゲートが、ＭＯＳトランジス
タ構造のソース領域およびドレイン領域が形成されてい
る半導体基板に形成されている１層タイプの場合に非常
に有効であるが、これに限らない。
合、特に、請求項２のように、トンネル電流の出入をコ
ントロールするための制御ゲートが、ＭＯＳトランジス
タ構造のソース領域およびドレイン領域が形成されてい
る半導体基板に形成されている１層タイプの場合に非常
に有効であるが、これに限らない。
【００１１】
【作用】この発明の不揮発性電子メモリ装置のように、
絶縁膜におけるトンネル電流の出入用の薄層部分をＭＯ
Ｓトランジスタ構造のチャネル形成域の近傍にもって来
ても、実際には、チャネル形成域にそれほど悪影響はな
く、メモリ動作に格別な支障は出ないのである。そし
て、薄層部分が近ずいて従来の場合の浮遊ゲート５４の
枝部５４ａが事実上無くなり、それに応じてドレイン領
域用の不純物拡散領域を縮小できるために、セル面積は
小さくなり、集積度が増すのである。
絶縁膜におけるトンネル電流の出入用の薄層部分をＭＯ
Ｓトランジスタ構造のチャネル形成域の近傍にもって来
ても、実際には、チャネル形成域にそれほど悪影響はな
く、メモリ動作に格別な支障は出ないのである。そし
て、薄層部分が近ずいて従来の場合の浮遊ゲート５４の
枝部５４ａが事実上無くなり、それに応じてドレイン領
域用の不純物拡散領域を縮小できるために、セル面積は
小さくなり、集積度が増すのである。
【００１２】駆動条件も次のように十分に実用的な範囲
が保てる。１層タイプのＦＬＯＴＯＸ型ＥＥＰＲＯＭの
場合、駆動条件の重要な指標である容量結合定数Ｋ
W は、浮遊ゲートとｐ型ウエルとの酸化膜（絶縁膜）容
量をＣGT、浮遊ゲートとドレイン領域用のｎ型不純物拡
散層との酸化膜容量をＣTN、浮遊ゲートと制御ゲート用
のｎ型不純物拡散層との酸化膜容量をＣPPとすると、端
子ＴａにＶPP（Ｖ）、端子Ｔｂ，ＴｃにＯ（Ｖ）を印加
する書き込み時は、ＫW ＝ＣPP／（ＣGT＋ＣTN＋Ｃ PP）
となる。但し、端子Ｔａは制御ゲートの端子、端子Ｔｂ
はドレイン領域の端子、端子Ｔｃはｐ型ウエルの端子で
ある。等価回路を図５に示す。容量結合定数ＫW は、浮
遊ゲートに電荷のない時にプログラム電圧の何割りが薄
層部分にかかるかを表すものであり、この値が小さいと
書き込み電圧が高くなるため、ある程度の大きさを確保
しないと駆動条件が厳しくなる。しかし、この発明の場
合、必要な容量結合定数ＫW （０．７程度）が問題なく
確保されるのである。これは、浮遊ゲートとドレイン領
域用のｎ型不純物拡散層との酸化膜容量をＣTNが小さく
なるからである。
が保てる。１層タイプのＦＬＯＴＯＸ型ＥＥＰＲＯＭの
場合、駆動条件の重要な指標である容量結合定数Ｋ
W は、浮遊ゲートとｐ型ウエルとの酸化膜（絶縁膜）容
量をＣGT、浮遊ゲートとドレイン領域用のｎ型不純物拡
散層との酸化膜容量をＣTN、浮遊ゲートと制御ゲート用
のｎ型不純物拡散層との酸化膜容量をＣPPとすると、端
子ＴａにＶPP（Ｖ）、端子Ｔｂ，ＴｃにＯ（Ｖ）を印加
する書き込み時は、ＫW ＝ＣPP／（ＣGT＋ＣTN＋Ｃ PP）
となる。但し、端子Ｔａは制御ゲートの端子、端子Ｔｂ
はドレイン領域の端子、端子Ｔｃはｐ型ウエルの端子で
ある。等価回路を図５に示す。容量結合定数ＫW は、浮
遊ゲートに電荷のない時にプログラム電圧の何割りが薄
層部分にかかるかを表すものであり、この値が小さいと
書き込み電圧が高くなるため、ある程度の大きさを確保
しないと駆動条件が厳しくなる。しかし、この発明の場
合、必要な容量結合定数ＫW （０．７程度）が問題なく
確保されるのである。これは、浮遊ゲートとドレイン領
域用のｎ型不純物拡散層との酸化膜容量をＣTNが小さく
なるからである。
【００１３】従来の場合、図７にみるように、浮遊ゲー
ト５４には薄層部分５３ａに延びる枝部５４ａがあっ
て、それで酸化膜容量ＣTNが結構大きくなるのである
が、この発明の場合、薄層部分がチャネル形成域の近傍
にくるため、枝部５４ａが事実上省略され、酸化膜容量
ＣTNが小さくなる。その結果、必要量の容量結合定数Ｋ
W が確保され、駆動条件が厳しくなるようなことはない
のである。
ト５４には薄層部分５３ａに延びる枝部５４ａがあっ
て、それで酸化膜容量ＣTNが結構大きくなるのである
が、この発明の場合、薄層部分がチャネル形成域の近傍
にくるため、枝部５４ａが事実上省略され、酸化膜容量
ＣTNが小さくなる。その結果、必要量の容量結合定数Ｋ
W が確保され、駆動条件が厳しくなるようなことはない
のである。
【００１４】
【実施例】以下、この発明の不揮発性電子メモリ装置の
実施例を、図面を参照しながら詳しく説明する。この発
明は、下記の実施例に限らない。図１および図２は、実
施例の１層タイプのＦＬＯＴＯＸ型ＥＥＰＲＯＭの要部
構成をあらわす。図１は、図２のＸ−Ｘ断面を示す。こ
のＦＬＯＴＯＸ型ＥＥＰＲＯＭでは、浮遊ゲート型ＭＯ
Ｓトランジスタ構造と制御ゲート（制御ゲートライン）
で１つのセルが構成されている。図１，２では便宜上１
セル分しか示されていないが、多数個のセルがあって集
積化されていることは言うまでもない。
実施例を、図面を参照しながら詳しく説明する。この発
明は、下記の実施例に限らない。図１および図２は、実
施例の１層タイプのＦＬＯＴＯＸ型ＥＥＰＲＯＭの要部
構成をあらわす。図１は、図２のＸ−Ｘ断面を示す。こ
のＦＬＯＴＯＸ型ＥＥＰＲＯＭでは、浮遊ゲート型ＭＯ
Ｓトランジスタ構造と制御ゲート（制御ゲートライン）
で１つのセルが構成されている。図１，２では便宜上１
セル分しか示されていないが、多数個のセルがあって集
積化されていることは言うまでもない。
【００１５】実施例のＦＬＯＴＯＸ型ＥＥＰＲＯＭは、
ｎ型単結晶半導体基板１にｐ型ウエル（ｐ型不純物拡散
層）２が設けられていて、このｐ型ウエル２の表面部分
にソース領域（ｎ型不純物拡散層）２ａおよびドレイン
領域（ｎ型不純物拡散層）２ｂが形成され、その上に絶
縁膜３を介してポリシリコン製浮遊ゲート４が形成され
ているのである。このＭＯＳトランジスタ構造はｎチャ
ネルタイプであって、ソース領域２ａとドレイン領域２
ｂの間がチャネル形成域ＣＨである。
ｎ型単結晶半導体基板１にｐ型ウエル（ｐ型不純物拡散
層）２が設けられていて、このｐ型ウエル２の表面部分
にソース領域（ｎ型不純物拡散層）２ａおよびドレイン
領域（ｎ型不純物拡散層）２ｂが形成され、その上に絶
縁膜３を介してポリシリコン製浮遊ゲート４が形成され
ているのである。このＭＯＳトランジスタ構造はｎチャ
ネルタイプであって、ソース領域２ａとドレイン領域２
ｂの間がチャネル形成域ＣＨである。
【００１６】そして、ＭＯＳトランジスタ構造の浮遊ゲ
ート４直下の絶縁膜３の一部は浮遊ゲート４へのトンネ
ル電流注入用の厚み約１００Å程度の薄層部分３ａとな
っている。薄層部分３ａをＭＯＳトランジスタ構造のチ
ャネル形成域ＣＨの近傍に位置させるようにしているた
め、セル面積および浮遊ゲート４は従来より小さくなこ
とは前述の通りである。また、後述するように、薄層部
分３ａをＭＯＳトランジスタ構造のチャネル形成域ＣＨ
の近傍に位置させることも簡単に出来、何ら困難はな
い。
ート４直下の絶縁膜３の一部は浮遊ゲート４へのトンネ
ル電流注入用の厚み約１００Å程度の薄層部分３ａとな
っている。薄層部分３ａをＭＯＳトランジスタ構造のチ
ャネル形成域ＣＨの近傍に位置させるようにしているた
め、セル面積および浮遊ゲート４は従来より小さくなこ
とは前述の通りである。また、後述するように、薄層部
分３ａをＭＯＳトランジスタ構造のチャネル形成域ＣＨ
の近傍に位置させることも簡単に出来、何ら困難はな
い。
【００１７】なお、このＥＥＰＲＯＭでは、制御ゲート
２ｃドレイン領域２ｂにそれぞれ適当な電圧を印加し、
薄層部分３ａを通してトンネル電流を出入りさせ電荷を
やりとりし、しきい値電圧を変化させることで書き込み
／消去が行える。続いて、実施例のＦＬＯＴＯＸ型ＥＥ
ＰＲＯＭの製造について説明する。まず、図３にみるよ
うに、ｎ型単結晶半導体基板１に、フォトリソグラフィ
工程、イオン注入工程等を経てｐ型ウエル（ｐ型不純物
拡散層）２を形成した後、分離用ＬＯＣＯＳ酸化膜（絶
縁膜）３ｂを形成する。
２ｃドレイン領域２ｂにそれぞれ適当な電圧を印加し、
薄層部分３ａを通してトンネル電流を出入りさせ電荷を
やりとりし、しきい値電圧を変化させることで書き込み
／消去が行える。続いて、実施例のＦＬＯＴＯＸ型ＥＥ
ＰＲＯＭの製造について説明する。まず、図３にみるよ
うに、ｎ型単結晶半導体基板１に、フォトリソグラフィ
工程、イオン注入工程等を経てｐ型ウエル（ｐ型不純物
拡散層）２を形成した後、分離用ＬＯＣＯＳ酸化膜（絶
縁膜）３ｂを形成する。
【００１８】ついで、図４にみるように、浮遊ゲートの
下となる位置に、制御ゲート２ｃ用のｎ型不純物拡散層
を形成し、一旦、不要酸化膜を除去してから厚み５００
Åの酸化膜（絶縁膜）を形成し、薄層部分となるところ
だけ選択的に酸化膜を除去（フォトリソグラフィ工程お
よびフッ酸エッチング工程を用いる）してから、その
後、厚み約１００Åの酸化膜（絶縁膜）からなる薄層部
分３ａを形成し、ＭＯＳトランジスタ構造用絶縁膜３を
完成する。
下となる位置に、制御ゲート２ｃ用のｎ型不純物拡散層
を形成し、一旦、不要酸化膜を除去してから厚み５００
Åの酸化膜（絶縁膜）を形成し、薄層部分となるところ
だけ選択的に酸化膜を除去（フォトリソグラフィ工程お
よびフッ酸エッチング工程を用いる）してから、その
後、厚み約１００Åの酸化膜（絶縁膜）からなる薄層部
分３ａを形成し、ＭＯＳトランジスタ構造用絶縁膜３を
完成する。
【００１９】続いて、ＬＰＣＶＤ工程でＰ（リン）ドー
プドポリ（多結晶）シリコンを４５００Å堆積し、図１
にみるように、薄層部分３ａにかかるようにして浮遊ゲ
ートの形でフォトリソグラフィ工程およびＲＩＥエッチ
ング工程でパターン化する。ついで、残されたポリシリ
コンパターンとＬＯＣＯＳ酸化膜（絶縁膜）３ｂをも一
部とするマスクを形成し、Ａｓをドープし拡散処理して
ソース領域２ａおよびドレイン領域２ｂが完成する。こ
の時、浮遊ゲート４をマスクとするドレイン領域２ｂ形
成用不純物の横方向拡散により自己整合的にトネンネル
電流フロー部分が作られるため、薄層部分３ａはチャネ
ル形成域ＣＨの近傍にうまく位置させられる。
プドポリ（多結晶）シリコンを４５００Å堆積し、図１
にみるように、薄層部分３ａにかかるようにして浮遊ゲ
ートの形でフォトリソグラフィ工程およびＲＩＥエッチ
ング工程でパターン化する。ついで、残されたポリシリ
コンパターンとＬＯＣＯＳ酸化膜（絶縁膜）３ｂをも一
部とするマスクを形成し、Ａｓをドープし拡散処理して
ソース領域２ａおよびドレイン領域２ｂが完成する。こ
の時、浮遊ゲート４をマスクとするドレイン領域２ｂ形
成用不純物の横方向拡散により自己整合的にトネンネル
電流フロー部分が作られるため、薄層部分３ａはチャネ
ル形成域ＣＨの近傍にうまく位置させられる。
【００２０】この発明は、上記実施例に限らない。上記
実施例は、多結晶シリコン１層タイプの式のＦＬＯＴＯ
Ｘ型ＥＥＰＲＯＭであったが、多結晶シリコン２層タイ
プのＦＬＯＴＯＸ型ＥＥＰＲＯＭであってもよい。
実施例は、多結晶シリコン１層タイプの式のＦＬＯＴＯ
Ｘ型ＥＥＰＲＯＭであったが、多結晶シリコン２層タイ
プのＦＬＯＴＯＸ型ＥＥＰＲＯＭであってもよい。
【００２１】
【発明の効果】以上に述べたように、請求項１，２記載
の発明の不揮発性電子メモリ装置は、セル面積を小さく
することができるため、集積度が増し、しかも、必要な
大きさの容量結合定数ＫW も確保されるため、駆動条件
が適当範囲に留まっており、非常に有用である。
の発明の不揮発性電子メモリ装置は、セル面積を小さく
することができるため、集積度が増し、しかも、必要な
大きさの容量結合定数ＫW も確保されるため、駆動条件
が適当範囲に留まっており、非常に有用である。
【００２２】請求項２記載の発明の不揮発性電子メモリ
装置は、１層タイプの装置であるため、加えて、製造が
容易で保持特性に優れており、一層、有用である。
装置は、１層タイプの装置であるため、加えて、製造が
容易で保持特性に優れており、一層、有用である。
【図１】実施例のＦＬＯＴＯＸ型ＥＥＰＲＯＭの要部構
成をあらわす断面図である。
成をあらわす断面図である。
【図２】実施例のＦＬＯＴＯＸ型ＥＥＰＲＯＭの要部構
成をあらわす平面図である。
成をあらわす平面図である。
【図３】実施例のＦＬＯＴＯＸ型ＥＥＰＲＯＭのｐウエ
ル形成段階の様子を説明するための断面図である。
ル形成段階の様子を説明するための断面図である。
【図４】実施例のＦＬＯＴＯＸ型ＥＥＰＲＯＭの絶縁膜
形成段階の様子を説明するための断面図である。
形成段階の様子を説明するための断面図である。
【図５】１層タイプのＦＬＯＴＯＸ型ＥＥＰＲＯＭの各
部分に生ずる容量の結合関係をあらわす等価回路図であ
る。
部分に生ずる容量の結合関係をあらわす等価回路図であ
る。
【図６】従来のＦＬＯＴＯＸ型ＥＥＰＲＯＭの要部構成
をあらわす断面図である。
をあらわす断面図である。
【図７】従来のＦＬＯＴＯＸ型ＥＥＰＲＯＭの要部構成
をあらわす平面図である。
をあらわす平面図である。
１ 半導体基板 ２ ｐ型ウエル ２ａ ソース領域 ２ｂ ドレイン領域 ２ｃ 制御ゲート ３ 絶縁膜 ３ａ 薄層部分 ４ 浮遊ゲート ＣＨ チャネル形成域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 16/04
Claims (2)
- 【請求項１】 浮遊ゲート型ＭＯＳトランジスタ構造を
備え、その浮遊ゲート直下の絶縁膜の一部が薄層部分と
なっていて、前記浮遊ゲートに対するトンネル電流の出
入が前記薄層部分を介してなされるようになっている不
揮発性電子メモリ装置において、前記薄層部分がＭＯＳ
トランジスタ構造のチャネル形成域の近傍に位置してい
ることを特徴とする不揮発性電子メモリ装置。 - 【請求項２】 トンネル電流の出入をコントロールする
ための制御ゲートが、ＭＯＳトランジスタ構造のソース
領域およびドレイン領域が形成されている半導体基板に
形成されていることを特徴とする不揮発性電子メモリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21242991A JPH0555601A (ja) | 1991-08-23 | 1991-08-23 | 不揮発性電子メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21242991A JPH0555601A (ja) | 1991-08-23 | 1991-08-23 | 不揮発性電子メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555601A true JPH0555601A (ja) | 1993-03-05 |
Family
ID=16622452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21242991A Pending JPH0555601A (ja) | 1991-08-23 | 1991-08-23 | 不揮発性電子メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555601A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505107B1 (ko) * | 2003-01-08 | 2005-07-29 | 삼성전자주식회사 | 이이피롬 장치 |
-
1991
- 1991-08-23 JP JP21242991A patent/JPH0555601A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505107B1 (ko) * | 2003-01-08 | 2005-07-29 | 삼성전자주식회사 | 이이피롬 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3055426B2 (ja) | 分離トランジスタを有するｅｅｐｒｏｍセルとその製造・動作方法 | |
| US6486509B1 (en) | Non-volatile memory cell | |
| US5284785A (en) | Diffusionless source/drain conductor electrically-erasable, electrically-programmable read-only memory and methods for making and using the same | |
| US5532181A (en) | Method of manufacturing semiconductor non-volatile memory device having different gate insulating thicknesses | |
| US6809966B2 (en) | Non-volatile semiconductor memory device and fabricating method thereof | |
| KR20010102269A (ko) | 하나의 기판 상에 적어도 하나의 메모리 셀과 적어도하나의 로직 트랜지스터를 제조하는 방법 및 하나의 기판상에 적어도 하나의 메모리 셀과 적어도 하나의 고전압트랜지스터를 제조하는 방법 및 반도체 장치 | |
| JPH07288291A (ja) | 不揮発性半導体記憶装置 | |
| JPH11204763A (ja) | 不揮発性メモリ装置並びにその作動方法及び製造方法 | |
| JPH0685283A (ja) | 多結晶シリコントンネルスペーサを備えた高密度ｅｅｐｒｏｍセル及び製造方法 | |
| US5371027A (en) | Method of manufacturing a semiconductor device having a non-volatile memory with an improved tunnel oxide | |
| US5641696A (en) | Method of forming diffusion layer and method of manufacturing nonvolatile semiconductor memory device | |
| JP2626523B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP3732649B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH06204492A (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| US20020066934A1 (en) | Eeprom with high channel hot carrier injection efficiency | |
| US7256449B2 (en) | EEPROM device for increasing a coupling ratio and fabrication method thereof | |
| US8004031B2 (en) | Memory device transistors | |
| KR100417368B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH06188430A (ja) | 不揮発性記憶素子およびその製造方法 | |
| JPH0555601A (ja) | 不揮発性電子メモリ装置 | |
| US7361553B2 (en) | Semiconductor device manufacturing method | |
| US6790718B1 (en) | Method of manufacturing semiconductor memory device including one step of forming exposing the surface of the select transistors while not exposing the surface cell transistors | |
| JP2989205B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US6455375B1 (en) | Eeprom tunnel window for program injection via P+ contacted inversion | |
| JPH08306808A (ja) | 不揮発性半導体記憶装置 |