JPH0555690A - 半導体レーザ装置の製造方法 - Google Patents
半導体レーザ装置の製造方法Info
- Publication number
- JPH0555690A JPH0555690A JP21530591A JP21530591A JPH0555690A JP H0555690 A JPH0555690 A JP H0555690A JP 21530591 A JP21530591 A JP 21530591A JP 21530591 A JP21530591 A JP 21530591A JP H0555690 A JPH0555690 A JP H0555690A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor
- laser device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 電流注入領域の幅を再現性よく正確に制御す
ることのできる半導体レーザ装置の製造方法を得る。 【構成】 ｎ型ＧａＡｓ基板１１上にＳｉ3 Ｎ4 膜１８
を形成する工程と、基板１１の露呈部にｎ型ＧａＡｓ層
１２を山状に形成した後、Ｓｉ3 Ｎ4 膜１８を除去する
工程と、基板１１とｎ型ＧａＡｓ層１２上にｎ型Ａｌ
0.4 Ｇａ0.6 Ａｓ下クラッド層１３，ｐ型Ａｌ0.1 Ｇａ
0.9 Ａｓ活性層１４，ｐ型Ａｌ0.4 Ｇａ0.6Ａｓ上クラ
ッド層１５を順次形成する工程と、上クラッド層１５だ
けが露呈するようにブロック層１６を膜厚制御で電流注
入領域の幅ｘが所定値になるように形成する工程と、前
記ブロック層１６と上クラッド層１５の露呈部にコンタ
クト層１７を形成する工程とからなることを特徴として
いる。
ることのできる半導体レーザ装置の製造方法を得る。 【構成】 ｎ型ＧａＡｓ基板１１上にＳｉ3 Ｎ4 膜１８
を形成する工程と、基板１１の露呈部にｎ型ＧａＡｓ層
１２を山状に形成した後、Ｓｉ3 Ｎ4 膜１８を除去する
工程と、基板１１とｎ型ＧａＡｓ層１２上にｎ型Ａｌ
0.4 Ｇａ0.6 Ａｓ下クラッド層１３，ｐ型Ａｌ0.1 Ｇａ
0.9 Ａｓ活性層１４，ｐ型Ａｌ0.4 Ｇａ0.6Ａｓ上クラ
ッド層１５を順次形成する工程と、上クラッド層１５だ
けが露呈するようにブロック層１６を膜厚制御で電流注
入領域の幅ｘが所定値になるように形成する工程と、前
記ブロック層１６と上クラッド層１５の露呈部にコンタ
クト層１７を形成する工程とからなることを特徴として
いる。
Description
【０００１】
【産業上の利用分野】本発明は、ダブルヘテロ構造を有
する半導体レーザ装置の製造方法に関するものである。
する半導体レーザ装置の製造方法に関するものである。
【０００２】
【従来の技術】図２（ａ）〜（ｅ）は、例えばジャーナ
ル オブ アプライド フィジックス１９８１年，５２
巻，５４２９−５４３３頁（Journal of Applied Physi
cs,Vol.52,(1981) pp.5429-5433）に示された従来の半
導体レーザ装置の製造方法の製造工程に従った断面図で
ある。この図において、１はｐ型ＧａＡｓ基板、２はｎ
型ＧａＡｓブロック層、３はｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ
下クラッド層、４はｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ活性層、
５はｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層、６はｎ型
ＧａＡｓコンタクト層、７はＶ溝、８はＳｉ3 Ｎ4 膜で
ある。
ル オブ アプライド フィジックス１９８１年，５２
巻，５４２９−５４３３頁（Journal of Applied Physi
cs,Vol.52,(1981) pp.5429-5433）に示された従来の半
導体レーザ装置の製造方法の製造工程に従った断面図で
ある。この図において、１はｐ型ＧａＡｓ基板、２はｎ
型ＧａＡｓブロック層、３はｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ
下クラッド層、４はｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ活性層、
５はｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層、６はｎ型
ＧａＡｓコンタクト層、７はＶ溝、８はＳｉ3 Ｎ4 膜で
ある。
【０００３】次に、製造方法について説明する。まず、
図２（ａ）に示すように、ｐ型ＧａＡｓ（１００）基板
１上にｎ型ＧａＡｓブロック層２を結晶成長し、図２
（ｂ）に示すように、Ｓｉ3 Ｎ4 膜８をＣＶＤ法等で蒸
着した後、写真製版とエッチングにより＜０１１＞方向
の溝を形成する。次に、図２（ｃ）に示すように、Ｓｉ
3 Ｎ4 膜８をマスクとして、ｎ型ＧａＡｓブロック層２
とｐ型ＧａＡｓ基板１をエッチングしてＶ溝７を形成
し、図２（ｄ）に示すように、Ｓｉ3 Ｎ4 膜８を除去す
る。そして、ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層
３，ｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ活性層４，ｎ型Ａｌ0.4
Ｇａ0.6 Ａｓ上クラッド層５，ｎ型ＧａＡｓコンタクト
層６を順次結晶成長し、Ｖ溝７を埋め込むことにより、
図２（ｅ）に示すように、半導体レーザ装置を製造する
ことができる。
図２（ａ）に示すように、ｐ型ＧａＡｓ（１００）基板
１上にｎ型ＧａＡｓブロック層２を結晶成長し、図２
（ｂ）に示すように、Ｓｉ3 Ｎ4 膜８をＣＶＤ法等で蒸
着した後、写真製版とエッチングにより＜０１１＞方向
の溝を形成する。次に、図２（ｃ）に示すように、Ｓｉ
3 Ｎ4 膜８をマスクとして、ｎ型ＧａＡｓブロック層２
とｐ型ＧａＡｓ基板１をエッチングしてＶ溝７を形成
し、図２（ｄ）に示すように、Ｓｉ3 Ｎ4 膜８を除去す
る。そして、ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層
３，ｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ活性層４，ｎ型Ａｌ0.4
Ｇａ0.6 Ａｓ上クラッド層５，ｎ型ＧａＡｓコンタクト
層６を順次結晶成長し、Ｖ溝７を埋め込むことにより、
図２（ｅ）に示すように、半導体レーザ装置を製造する
ことができる。
【０００４】
【発明が解決しようとする課題】従来の半導体レーザ装
置の製造方法は以上のように構成されており、半導体レ
ーザ装置の特性を大きく左右する電流注入領域の幅ｘが
エッチング技術により制御されているため、再現性よく
正確に制御することが困難であるという問題点があっ
た。
置の製造方法は以上のように構成されており、半導体レ
ーザ装置の特性を大きく左右する電流注入領域の幅ｘが
エッチング技術により制御されているため、再現性よく
正確に制御することが困難であるという問題点があっ
た。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、電流注入領域の幅を再現性よく
正確に制御することができる半導体レーザ装置の製造方
法を得ることを目的とする。
ためになされたもので、電流注入領域の幅を再現性よく
正確に制御することができる半導体レーザ装置の製造方
法を得ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体レー
ザ装置の製造方法は、第１導電型の半導体基板上にスト
ライプ状の露呈部を有するように絶縁膜を形成する工程
と、半導体基板の露呈部に第１導電型の半導体層を山状
に形成し絶縁膜を除去する工程と、半導体基板と第１導
電型の半導体層上に下クラッド層，活性層，上クラッド
層を順次形成する工程と、山状に形成された第１導電型
の半導体層頂上部の上方にある上クラッド層だけが露呈
するように上クラッド層上に第１導電型の半導体ブロッ
ク層を形成する工程と、半導体ブロック層と上クラッド
層の露呈部に第２導電型の半導体コンタクト層を形成す
る工程とを含むものである。
ザ装置の製造方法は、第１導電型の半導体基板上にスト
ライプ状の露呈部を有するように絶縁膜を形成する工程
と、半導体基板の露呈部に第１導電型の半導体層を山状
に形成し絶縁膜を除去する工程と、半導体基板と第１導
電型の半導体層上に下クラッド層，活性層，上クラッド
層を順次形成する工程と、山状に形成された第１導電型
の半導体層頂上部の上方にある上クラッド層だけが露呈
するように上クラッド層上に第１導電型の半導体ブロッ
ク層を形成する工程と、半導体ブロック層と上クラッド
層の露呈部に第２導電型の半導体コンタクト層を形成す
る工程とを含むものである。
【０００７】
【作用】本発明における半導体レーザ装置の製造方法で
は、下クラッド層，活性層，上クラッド層を順次形成し
た後に、山状の第１導電型の半導体層頂上部の上方にあ
る上クラッド層だけが露呈するように上クラッド層上に
第１導電型の半導体ブロック層を形成する工程で、ＭＯ
ＣＶＤ法等の結晶成長法による膜厚制御で電流注入領域
の幅を制御するので、再現性よく正確に制御することが
できる。
は、下クラッド層，活性層，上クラッド層を順次形成し
た後に、山状の第１導電型の半導体層頂上部の上方にあ
る上クラッド層だけが露呈するように上クラッド層上に
第１導電型の半導体ブロック層を形成する工程で、ＭＯ
ＣＶＤ法等の結晶成長法による膜厚制御で電流注入領域
の幅を制御するので、再現性よく正確に制御することが
できる。
【０００８】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は本発明の一実施例による半導体レーザ装置の
製造方法の製造工程に従った断面図である。図１におい
て、１１はｎ型ＧａＡｓ基板で、このｎ型ＧａＡｓ基板
１１の面方位としては（１００）を用いる。１２は山状
に形成されたｎ型ＧａＡｓ層、１３はｎ型Ａｌ0.4 Ｇａ
0.6 Ａｓ下クラッド層、１４はｐ型Ａｌ0.1Ｇａ0.9 Ａ
ｓ活性層、１５はｐ型Ａｌ0.4Ｇａ0.6 Ａｓ上クラッド
層、１６はｎ型ＧａＡｓブロック層、１７はｐ型ＧａＡ
ｓコンタクト層、１８はＳｉ3 Ｎ4 膜を示す。まず、図
１（ａ）に示すように、Ｓｉ3 Ｎ4 膜１８をｎ型ＧａＡ
ｓ基板１１上にＣＶＤ法等で蒸着した後、写真製版とエ
ッチングにより＜０１１＞方向にストライプ状のｎ型Ｇ
ａＡｓ基板１１の露呈部を形成する。次に、図１（ｂ）
に示すように、上記写真製版とエッチングにより形成さ
れたｎ型ＧａＡｓ基板１１の露呈部に、ｎ型ＧａＡｓ層
１２を山状に形成する。ｎ型ＧａＡｓ層１２はＭＯＣＶ
Ｄ法等において、（１１１）Ｂ面に層が形成されないよ
うな低温（例えば６５０℃）、高Ａｓ圧（例えば５×１
０-4ａｔｍ）の条件下で結晶成長を行うことにより、
（１１１）Ｂ面を側面とする山状に形成することができ
る。その後、図１（ｃ）に示すように、Ｓｉ3 Ｎ4 膜１
８をエッチングにより除去した後、図１（ｄ）に示すよ
うに、ｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層１３，ｐ
型Ａｌ0.1 Ｇａ0.9 Ａｓ活性層１４，ｐ型Ａｌ0.4Ｇａ
0.6 Ａｓ上クラッド層１５を順次形成する。ｎ型Ａｌ
0.4 Ｇａ0.6 Ａｓ下クラッド層１３，ｐ型Ａｌ0.1Ｇａ
0. 9 Ａｓ活性層１４，ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラ
ッド層１５の形成は、ＭＯＣＶＤ法等において（１１
１）Ｂ面に層が形成されるような高温（例えば８００
℃）、低Ａｓ圧（例えば１×１０-4ａｔｍ）の条件下で
結晶成長を行うことにより図１（ｄ）に示す構造を得る
ことができる。そして、図１（ｅ）に示すように、山状
に形成されたｎ型ＧａＡｓ層１２の頂上部の上方にある
ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層１５だけが露呈
するようにｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層１５
上にｎ型ＧａＡｓブロック層１６を形成し、このｎ型Ｇ
ａＡｓブロック層１６上とｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上
クラッド層１５の露呈部上にｐ型ＧａＡｓコンタクト層
１７を形成することにより、半導体レーザ装置を得るこ
とができる。ここで、ｎ型ＧａＡｓブロック層１６の形
成は、ＭＯＣＶＤ法等において（１１１）Ｂ面に層が形
成されないような低温（例えば６５０℃）、高Ａｓ圧
（例えば１×１０-4ａｔｍ）の条件下で結晶成長を行う
ことにより、山状に形成されたｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層１５の下部から順次層を形成し、ｎ型Ｇ
ａＡｓ層１２の頂上部の上方にあるｐ型Ａｌ0.4 Ｇａ
0.6 Ａｓ上クラッド層１５だけが露呈するような構造を
得ることができる。
る。図１は本発明の一実施例による半導体レーザ装置の
製造方法の製造工程に従った断面図である。図１におい
て、１１はｎ型ＧａＡｓ基板で、このｎ型ＧａＡｓ基板
１１の面方位としては（１００）を用いる。１２は山状
に形成されたｎ型ＧａＡｓ層、１３はｎ型Ａｌ0.4 Ｇａ
0.6 Ａｓ下クラッド層、１４はｐ型Ａｌ0.1Ｇａ0.9 Ａ
ｓ活性層、１５はｐ型Ａｌ0.4Ｇａ0.6 Ａｓ上クラッド
層、１６はｎ型ＧａＡｓブロック層、１７はｐ型ＧａＡ
ｓコンタクト層、１８はＳｉ3 Ｎ4 膜を示す。まず、図
１（ａ）に示すように、Ｓｉ3 Ｎ4 膜１８をｎ型ＧａＡ
ｓ基板１１上にＣＶＤ法等で蒸着した後、写真製版とエ
ッチングにより＜０１１＞方向にストライプ状のｎ型Ｇ
ａＡｓ基板１１の露呈部を形成する。次に、図１（ｂ）
に示すように、上記写真製版とエッチングにより形成さ
れたｎ型ＧａＡｓ基板１１の露呈部に、ｎ型ＧａＡｓ層
１２を山状に形成する。ｎ型ＧａＡｓ層１２はＭＯＣＶ
Ｄ法等において、（１１１）Ｂ面に層が形成されないよ
うな低温（例えば６５０℃）、高Ａｓ圧（例えば５×１
０-4ａｔｍ）の条件下で結晶成長を行うことにより、
（１１１）Ｂ面を側面とする山状に形成することができ
る。その後、図１（ｃ）に示すように、Ｓｉ3 Ｎ4 膜１
８をエッチングにより除去した後、図１（ｄ）に示すよ
うに、ｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層１３，ｐ
型Ａｌ0.1 Ｇａ0.9 Ａｓ活性層１４，ｐ型Ａｌ0.4Ｇａ
0.6 Ａｓ上クラッド層１５を順次形成する。ｎ型Ａｌ
0.4 Ｇａ0.6 Ａｓ下クラッド層１３，ｐ型Ａｌ0.1Ｇａ
0. 9 Ａｓ活性層１４，ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラ
ッド層１５の形成は、ＭＯＣＶＤ法等において（１１
１）Ｂ面に層が形成されるような高温（例えば８００
℃）、低Ａｓ圧（例えば１×１０-4ａｔｍ）の条件下で
結晶成長を行うことにより図１（ｄ）に示す構造を得る
ことができる。そして、図１（ｅ）に示すように、山状
に形成されたｎ型ＧａＡｓ層１２の頂上部の上方にある
ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層１５だけが露呈
するようにｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層１５
上にｎ型ＧａＡｓブロック層１６を形成し、このｎ型Ｇ
ａＡｓブロック層１６上とｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上
クラッド層１５の露呈部上にｐ型ＧａＡｓコンタクト層
１７を形成することにより、半導体レーザ装置を得るこ
とができる。ここで、ｎ型ＧａＡｓブロック層１６の形
成は、ＭＯＣＶＤ法等において（１１１）Ｂ面に層が形
成されないような低温（例えば６５０℃）、高Ａｓ圧
（例えば１×１０-4ａｔｍ）の条件下で結晶成長を行う
ことにより、山状に形成されたｐ型Ａｌ0.4 Ｇａ0.6 Ａ
ｓ上クラッド層１５の下部から順次層を形成し、ｎ型Ｇ
ａＡｓ層１２の頂上部の上方にあるｐ型Ａｌ0.4 Ｇａ
0.6 Ａｓ上クラッド層１５だけが露呈するような構造を
得ることができる。
【０００９】この製造方法においては、ｎ型ＧａＡｓ層
１２の頂上部の上方にあるｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上
クラッド層１５だけが露呈するように、ｐ型Ａｌ0.4 Ｇ
ａ0. 6 Ａｓ上クラッド層１５上にｎ型ＧａＡｓブロック
層１６を形成する工程で、ＭＯＣＶＤ法等の結晶成長法
によるｎ型ＧａＡｓブロック層１６の膜厚の制御により
電流注入領域の幅ｘを制御するので再現性よく正確に制
御することができる。
１２の頂上部の上方にあるｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上
クラッド層１５だけが露呈するように、ｐ型Ａｌ0.4 Ｇ
ａ0. 6 Ａｓ上クラッド層１５上にｎ型ＧａＡｓブロック
層１６を形成する工程で、ＭＯＣＶＤ法等の結晶成長法
によるｎ型ＧａＡｓブロック層１６の膜厚の制御により
電流注入領域の幅ｘを制御するので再現性よく正確に制
御することができる。
【００１０】なお、上記実施例では、ｎ型ＧａＡｓ基板
１１上の半導体レーザ装置の製造方法について示した
が、ｐ型ＧａＡｓ基板上の半導体レーザ装置（上記実施
例のｎ型とｐ型を入れ替える）の製造方法であってもよ
く、上記実施例と同様の効果を奏する。
１１上の半導体レーザ装置の製造方法について示した
が、ｐ型ＧａＡｓ基板上の半導体レーザ装置（上記実施
例のｎ型とｐ型を入れ替える）の製造方法であってもよ
く、上記実施例と同様の効果を奏する。
【００１１】また、上記実施例では、活性層１４がｐ型
Ａｌ0.1 Ｇａ0.9 Ａｓ層単層の半導体レーザ装置の製造
方法について示したが、活性層１４がｉ型Ａｌ0.1 Ｇａ
0.9Ａｓ層とｉ型Ａｌ0.3 Ｇａ0.7 Ａｓ層が数回繰り返
されて積層された多重量子井戸レーザ装置等、他の活性
層構造を持つ半導体レーザ装置の製造方法であっても良
く、上記実施例と同様の効果を奏する。
Ａｌ0.1 Ｇａ0.9 Ａｓ層単層の半導体レーザ装置の製造
方法について示したが、活性層１４がｉ型Ａｌ0.1 Ｇａ
0.9Ａｓ層とｉ型Ａｌ0.3 Ｇａ0.7 Ａｓ層が数回繰り返
されて積層された多重量子井戸レーザ装置等、他の活性
層構造を持つ半導体レーザ装置の製造方法であっても良
く、上記実施例と同様の効果を奏する。
【００１２】さらに、上記実施例では、ＡｌＧａＡｓ／
ＧａＡｓ系半導体レーザ装置の製造方法について示した
が、他の材料系（例えばＩｎＧａＡｓＰ／ＩｎＰ系）の
半導体レーザ装置の製造方法であってもよく、上記実施
例と同様の効果を奏する。
ＧａＡｓ系半導体レーザ装置の製造方法について示した
が、他の材料系（例えばＩｎＧａＡｓＰ／ＩｎＰ系）の
半導体レーザ装置の製造方法であってもよく、上記実施
例と同様の効果を奏する。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
下クラッド層，活性層，上クラッド層を順次形成した後
に、山状の第１導電型の半導体層頂上部の上方にある上
クラッド層だけが露呈するように上クラッド層上に第１
導電型の半導体ブロック層を形成する工程で、ＭＯＣＶ
Ｄ法等の結晶成長法による膜厚の制御により電流注入領
域の幅ｘを制御するので、再現性よく正確に制御するこ
とができ、特性のそろった半導体レーザ装置を歩留りよ
く得ることができる効果がある。
下クラッド層，活性層，上クラッド層を順次形成した後
に、山状の第１導電型の半導体層頂上部の上方にある上
クラッド層だけが露呈するように上クラッド層上に第１
導電型の半導体ブロック層を形成する工程で、ＭＯＣＶ
Ｄ法等の結晶成長法による膜厚の制御により電流注入領
域の幅ｘを制御するので、再現性よく正確に制御するこ
とができ、特性のそろった半導体レーザ装置を歩留りよ
く得ることができる効果がある。
【図１】本発明の一実施例による半導体レーザ装置の製
造方法の製造工程に従った断面図である。
造方法の製造工程に従った断面図である。
【図２】従来の半導体レーザ装置の製造方法の製造工程
に従った断面図である。
に従った断面図である。
１１ ｎ型ＧａＡｓ基板 １２ ｎ型ＧａＡｓ層 １３ ｎ型Ａｌ0.4 Ｇａ0.6 Ａｓ下クラッド層 １４ ｐ型Ａｌ0.1 Ｇａ0.9 Ａｓ活性層 １５ ｐ型Ａｌ0.4 Ｇａ0.6 Ａｓ上クラッド層 １６ ｎ型ＧａＡｓブロック層 １７ ｐ型ＧａＡｓコンタクト層 １８ Ｓｉ3 Ｎ4 膜
Claims (1)
- 【請求項１】第１導電型の半導体からなる下クラッド層
と第２導電型の半導体からなる上クラッド層とで、これ
ら上，下クラッド層よりバンドギャップの小さい半導体
からなる活性層を挟み込んだダブルヘテロ構造を有する
半導体レーザ装置の製造方法において、第１導電型の半
導体基板上にストライプ状の露呈部を有するように絶縁
膜を形成する工程と、前記半導体基板の露呈部に第１導
電型の半導体層を山状に形成し前記絶縁膜を除去する工
程と、前記半導体基板と前記第１導電型の半導体層上に
前記下クラッド層，活性層，上クラッド層を順次形成す
る工程と、前記山状に形成された第１導電型の半導体層
頂上部の上方にある上クラッド層だけが露呈するように
前記上クラッド層上に第１導電型の半導体ブロック層を
形成する工程と、前記半導体ブロック層と上クラッド層
の露呈部に第２導電型の半導体コンタクト層を形成する
工程とを含むことを特徴とする半導体レーザ装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21530591A JPH0555690A (ja) | 1991-08-27 | 1991-08-27 | 半導体レーザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21530591A JPH0555690A (ja) | 1991-08-27 | 1991-08-27 | 半導体レーザ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555690A true JPH0555690A (ja) | 1993-03-05 |
Family
ID=16670124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21530591A Pending JPH0555690A (ja) | 1991-08-27 | 1991-08-27 | 半導体レーザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555690A (ja) |
-
1991
- 1991-08-27 JP JP21530591A patent/JPH0555690A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH06291416A (ja) | 半導体レーザおよびその製造方法 | |
| US5470785A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
| US5880028A (en) | Ridge waveguide type distributed feedback semiconductor laser device and method for manufacturing the same | |
| US5037776A (en) | Method for the epitaxial growth of a semiconductor structure | |
| US5486490A (en) | Method of making semiconductor laser | |
| US4966863A (en) | Method for producing a semiconductor laser device | |
| JPH0645687A (ja) | 光半導体素子の製造方法 | |
| US5887011A (en) | Semiconductor laser | |
| JPH11112099A (ja) | 半導体光素子の作製方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JP2654828B2 (ja) | 量子細線を有する半導体装置及びその製造方法 | |
| JP2000269604A (ja) | 半導体レーザダイオードとその製造方法 | |
| JP3314794B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3881041B2 (ja) | 化合物半導体素子の製造方法 | |
| EP0955709A2 (en) | Blue edge emitting laser | |
| JP2630273B2 (ja) | 分布帰還型半導体レーザ | |
| JPH05152678A (ja) | 半導体レーザ装置の製造方法 | |
| KR100290861B1 (ko) | 반도체레이저다이오드의제조방법 | |
| TW439335B (en) | A semiconductor laser and the fabrication method thereof | |
| KR950008859B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JP2751356B2 (ja) | 半導体レーザの製造方法 | |
| JP3522151B2 (ja) | 化合物半導体レーザの製造方法 |