JPH0555751A - 薄膜多層回路基板 - Google Patents
薄膜多層回路基板Info
- Publication number
- JPH0555751A JPH0555751A JP3217479A JP21747991A JPH0555751A JP H0555751 A JPH0555751 A JP H0555751A JP 3217479 A JP3217479 A JP 3217479A JP 21747991 A JP21747991 A JP 21747991A JP H0555751 A JPH0555751 A JP H0555751A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- interlayer insulating
- dielectric
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 小型高密度を実現するとともにコンデンサ容
量の変更が簡単である薄膜多層回路基板を提供する。 【構成】 ヴィアホール１２を有する層間絶縁層１０と
配線導体層１１とを交互に絶縁基板１上に多層積層して
構成され、上記層間絶縁層１０のひとつを誘電体９とし
その両側の上記絶縁基板１とほぼ同形状の配線導体層１
１を電極８，８ａとするコンデンサ７をすくなくとも１
個含んでおり、かつ上記コンデンサ７の誘電体９となる
層間絶縁層は他の層間絶縁層１０より膜厚を薄く、また
は誘電率が高い材料で構成してコンデンサ容量を確保し
ている。
量の変更が簡単である薄膜多層回路基板を提供する。 【構成】 ヴィアホール１２を有する層間絶縁層１０と
配線導体層１１とを交互に絶縁基板１上に多層積層して
構成され、上記層間絶縁層１０のひとつを誘電体９とし
その両側の上記絶縁基板１とほぼ同形状の配線導体層１
１を電極８，８ａとするコンデンサ７をすくなくとも１
個含んでおり、かつ上記コンデンサ７の誘電体９となる
層間絶縁層は他の層間絶縁層１０より膜厚を薄く、また
は誘電率が高い材料で構成してコンデンサ容量を確保し
ている。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器の小型軽量化
のために用いられる薄膜多層回路基板に関する。
のために用いられる薄膜多層回路基板に関する。
【０００２】
【従来の技術】近年、薄膜技術は半導体のみならず高周
波回路用基板、コンピュータ用基板、またはマルチチッ
プモジュール用基板などに応用されている。この薄膜技
術は従来のＳＭＴ技術（表面実装技術：プリント基板に
チップ部品を半田付けする技術）にくらべて可能最小線
幅が１／１０ほどになるのでより高密度の回路を形成す
ることができる。図２は従来の薄膜回路基板の断面図
で、コンデンサと抵抗を形成した回路を構成している。
図において、１はアルミナ基板（純度９９．５％）、２
は配線導体でアルミナ基板１との密着性を良くするため
の下地のＣｒ膜（膜厚５０ｎμｍ）とその上のＣｕ膜
（膜厚５μｍ）からなり、スパッタ法または蒸着法によ
って成膜しフォトリソグラフィ法でパターンを形成す
る。３は薄膜コンデンサで電極４と誘電体５からなる。
電極４は配線導体２と同じ材料からなり誘電体５はたと
えばＴａ2Ｏ5が用いられる。６は抵抗体でＮｉＣｒ，Ｔ
ａＮなどでなり配線導体２と同じくスパッタ法または蒸
着法によって成膜しフォトリソグラフィ法でパターンを
形成する。
波回路用基板、コンピュータ用基板、またはマルチチッ
プモジュール用基板などに応用されている。この薄膜技
術は従来のＳＭＴ技術（表面実装技術：プリント基板に
チップ部品を半田付けする技術）にくらべて可能最小線
幅が１／１０ほどになるのでより高密度の回路を形成す
ることができる。図２は従来の薄膜回路基板の断面図
で、コンデンサと抵抗を形成した回路を構成している。
図において、１はアルミナ基板（純度９９．５％）、２
は配線導体でアルミナ基板１との密着性を良くするため
の下地のＣｒ膜（膜厚５０ｎμｍ）とその上のＣｕ膜
（膜厚５μｍ）からなり、スパッタ法または蒸着法によ
って成膜しフォトリソグラフィ法でパターンを形成す
る。３は薄膜コンデンサで電極４と誘電体５からなる。
電極４は配線導体２と同じ材料からなり誘電体５はたと
えばＴａ2Ｏ5が用いられる。６は抵抗体でＮｉＣｒ，Ｔ
ａＮなどでなり配線導体２と同じくスパッタ法または蒸
着法によって成膜しフォトリソグラフィ法でパターンを
形成する。
【０００３】
【発明が解決しようとする課題】上記のような薄膜回路
基板でコンデンサを作る場合には、電極の面積または電
極にはさまれる絶縁層の膜厚を操作して所要の容量を形
成する。しかしそのようにして作られた回路基板上のい
くつかのコンデンサのうちのひとつの容量を変える必要
が生じた場合、露光マスクの変更など多大の手間を要し
ていた。
基板でコンデンサを作る場合には、電極の面積または電
極にはさまれる絶縁層の膜厚を操作して所要の容量を形
成する。しかしそのようにして作られた回路基板上のい
くつかのコンデンサのうちのひとつの容量を変える必要
が生じた場合、露光マスクの変更など多大の手間を要し
ていた。
【０００４】本発明は、上記従来の課題を解決するもの
で、回路基板の小型高密度を実現するとともにコンデン
サ容量の変更が簡単である薄膜多層回路基板を提供する
ことを目的とする。
で、回路基板の小型高密度を実現するとともにコンデン
サ容量の変更が簡単である薄膜多層回路基板を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の薄膜多層回路基板は、ヴィアホールを有す
る層間絶縁層と配線導体層とを交互に絶縁基板上に多層
積層して構成され、上記層間絶縁層のひとつを誘電体と
しその両側の上記絶縁基板とほぼ同形状の配線導体層を
電極とするコンデンサをすくなくとも１個含んでおり、
かつ上記コンデンサの誘電体となる層間絶縁層は他の層
間絶縁層より膜厚を薄くして、または他の層間絶縁層よ
り誘電率が高い材料で構成してコンデンサ容量を確保し
ている。
に、本発明の薄膜多層回路基板は、ヴィアホールを有す
る層間絶縁層と配線導体層とを交互に絶縁基板上に多層
積層して構成され、上記層間絶縁層のひとつを誘電体と
しその両側の上記絶縁基板とほぼ同形状の配線導体層を
電極とするコンデンサをすくなくとも１個含んでおり、
かつ上記コンデンサの誘電体となる層間絶縁層は他の層
間絶縁層より膜厚を薄くして、または他の層間絶縁層よ
り誘電率が高い材料で構成してコンデンサ容量を確保し
ている。
【０００６】
【作用】上記構成により、コンデンサ容量の変更は、コ
ンデンサの電極を絶縁基板とほぼ同形状の一定に保った
まま層間絶縁層の膜厚または誘電率を調整して簡単に行
なえる。
ンデンサの電極を絶縁基板とほぼ同形状の一定に保った
まま層間絶縁層の膜厚または誘電率を調整して簡単に行
なえる。
【０００７】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。図１は本発明の薄膜多層回路基板の断面図
で、１はアルミナ基板、７は電極８および８ａと誘電体
９からなるコンデンサ、１０は層間絶縁層、１１は配線
導体、１２は層間絶縁層１０をはさんでいる配線導体１
１を接続するヴィアホールである。以上のように構成さ
れた薄膜多層回路基板の製造は次のようである。まずア
ルミナ基板１上にスパッタ法によりＣｒ膜（膜厚５０ｎ
μｍ）とその上にＣｕ膜（膜厚１μｍ）を成膜する。次
にフォトリソグラフィ法でパターンを形成し電極８を得
る。本実施例では電極８はアルミナ基板１とほぼ同じ形
状である。次にＴａ2Ｏ5膜をスパッタ法で２００ｎμｍ
厚成膜しフォトリソグラフィ法でヴィアホールを含むパ
ターンを形成し誘電体９を形成する。同じように成膜と
フォトリソグラフィ法で電極８ａを、短絡を防止するた
めに誘電体９より少し小さい形で形成する。次に光硬化
性のポリイミド樹脂溶液をスピンコート法によって成膜
し、プリキュア（８０℃，２Ｈ）、マスクを通した露
光，現像，キュア（４００℃，３０ｍｉｎ）によってヴ
ィアホール１２の開いたポリイミド膜（２０μｍ）を形
成して層間絶縁層１０を得る。ヴィアホール１２内へは
Ｃｕを電解または無電解めっきによって埋め込む。さら
に配線導体１１と層間絶縁層１０とを交互に重ねて薄膜
多層回路を得る。上記構成でコンデンサ容量の変更は、
誘電体９の膜厚または誘電率を調整して簡単に行なえ
る。なお、アルミナ基板１は、ガラスや金属ベース絶縁
基板などでもよい。誘電体９は、ＳｉＯ2，ＢａＴｉＯ3
などでもよい。層間絶縁層１０はＳｉＯ2などでもよ
い。また、さらに多層にコンデンサを形成し直列または
並列に接続してもよい。
ら説明する。図１は本発明の薄膜多層回路基板の断面図
で、１はアルミナ基板、７は電極８および８ａと誘電体
９からなるコンデンサ、１０は層間絶縁層、１１は配線
導体、１２は層間絶縁層１０をはさんでいる配線導体１
１を接続するヴィアホールである。以上のように構成さ
れた薄膜多層回路基板の製造は次のようである。まずア
ルミナ基板１上にスパッタ法によりＣｒ膜（膜厚５０ｎ
μｍ）とその上にＣｕ膜（膜厚１μｍ）を成膜する。次
にフォトリソグラフィ法でパターンを形成し電極８を得
る。本実施例では電極８はアルミナ基板１とほぼ同じ形
状である。次にＴａ2Ｏ5膜をスパッタ法で２００ｎμｍ
厚成膜しフォトリソグラフィ法でヴィアホールを含むパ
ターンを形成し誘電体９を形成する。同じように成膜と
フォトリソグラフィ法で電極８ａを、短絡を防止するた
めに誘電体９より少し小さい形で形成する。次に光硬化
性のポリイミド樹脂溶液をスピンコート法によって成膜
し、プリキュア（８０℃，２Ｈ）、マスクを通した露
光，現像，キュア（４００℃，３０ｍｉｎ）によってヴ
ィアホール１２の開いたポリイミド膜（２０μｍ）を形
成して層間絶縁層１０を得る。ヴィアホール１２内へは
Ｃｕを電解または無電解めっきによって埋め込む。さら
に配線導体１１と層間絶縁層１０とを交互に重ねて薄膜
多層回路を得る。上記構成でコンデンサ容量の変更は、
誘電体９の膜厚または誘電率を調整して簡単に行なえ
る。なお、アルミナ基板１は、ガラスや金属ベース絶縁
基板などでもよい。誘電体９は、ＳｉＯ2，ＢａＴｉＯ3
などでもよい。層間絶縁層１０はＳｉＯ2などでもよ
い。また、さらに多層にコンデンサを形成し直列または
並列に接続してもよい。
【０００８】
【発明の効果】以上の説明で明らかなように、本発明の
薄膜多層回路基板は、回路基板の小型高密度を実現する
とともにコンデンサ容量の変更が簡単であり、かつ大容
量のコンデンサが作り易い。またコンデンサ容量の変更
は誘電体の膜厚または誘電率を変えて行い、ホトマスク
変更がないので設計変更の対応が敏速にできる。
薄膜多層回路基板は、回路基板の小型高密度を実現する
とともにコンデンサ容量の変更が簡単であり、かつ大容
量のコンデンサが作り易い。またコンデンサ容量の変更
は誘電体の膜厚または誘電率を変えて行い、ホトマスク
変更がないので設計変更の対応が敏速にできる。
【図１】本発明の薄膜多層回路基板の断面図
【図２】従来の薄膜多層回路基板の断面図
１ アルミナ基板（絶縁基板） ７ コンデンサ ８，８ａ 電極 ９ 誘電体 １０ 層間絶縁層 １１ 配線導体（配線導体層） １２ ヴィアホール
Claims (2)
- 【請求項１】 ヴィアホールを有する層間絶縁層と配線
導体層とを交互に絶縁基板上に多層積層して構成され、
上記層間絶縁層のひとつを誘電体としその両側の上記絶
縁基板とほぼ同形状の配線導体層を電極とするコンデン
サをすくなくとも１個含んでおり、かつ上記コンデンサ
の誘電体となる層間絶縁層は他の層間絶縁層より膜厚が
薄い薄膜多層回路基板。 - 【請求項２】 ヴィアホールを有する層間絶縁層と配線
導体層とを交互に絶縁基板上に多層積層して構成され、
上記層間絶縁層のひとつを誘電体としその両側の上記絶
縁基板とほぼ同形状の配線導体層を電極とするコンデン
サをすくなくとも１個含んでおり、かつ上記コンデンサ
の誘電体となる層間絶縁層は他の層間絶縁層より誘電率
が高い材料で構成されている薄膜多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217479A JPH0555751A (ja) | 1991-08-28 | 1991-08-28 | 薄膜多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217479A JPH0555751A (ja) | 1991-08-28 | 1991-08-28 | 薄膜多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555751A true JPH0555751A (ja) | 1993-03-05 |
Family
ID=16704879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3217479A Pending JPH0555751A (ja) | 1991-08-28 | 1991-08-28 | 薄膜多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214445B1 (en) | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
-
1991
- 1991-08-28 JP JP3217479A patent/JPH0555751A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6214445B1 (en) | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11516911B2 (en) | Glass circuit board and stress relief layer | |
| US7564116B2 (en) | Printed circuit board with embedded capacitors therein and manufacturing process thereof | |
| KR100562812B1 (ko) | 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| US6068782A (en) | Individual embedded capacitors for laminated printed circuit boards | |
| JPH1056249A (ja) | 埋込み減結合容量を有するプリント回路基板及びその作製方法 | |
| JP2002252297A (ja) | 多層回路基板を用いた電子回路装置 | |
| WO2018101468A1 (ja) | 電子部品及び電子部品製造方法 | |
| JP2009135492A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| KR20050095889A (ko) | 다층 기판 및 그 제조방법 | |
| US8022311B2 (en) | Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same | |
| JP2007208263A (ja) | 薄膜キャパシタ内蔵型印刷回路基板の製造方法 | |
| JP7444210B2 (ja) | キャパシタ内蔵ガラス回路基板 | |
| KR100907045B1 (ko) | 수동 소자 구조 | |
| JP2019186337A (ja) | 多層配線構造体及びその製造方法 | |
| JP2749489B2 (ja) | 回路基板 | |
| US20060017133A1 (en) | Electronic part-containing elements, electronic devices and production methods | |
| JPH0555751A (ja) | 薄膜多層回路基板 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JPH0363237B2 (ja) | ||
| JP2001250885A (ja) | キャパシタ内蔵回路基板及びそれを用いた半導体装置 | |
| JP4593808B2 (ja) | 多層配線基板 | |
| JPH09219587A (ja) | 薄膜多層回路基板とその製造方法 | |
| JPH05218644A (ja) | 多層プリント配線板の製造方法 | |
| JPS63307797A (ja) | 多層配線基板およびその製造方法 | |
| JPH07335779A (ja) | マルチチップモジュール |