JPH0556638A - スイツチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 部分共振型スイッチングレギュレータのコス
トの低減、及び損失の低減を図る。 【構成】 直流電源１に対してリアクトル２とトランス
３の１次巻線４と第１の絶縁ゲート型ＦＥＴ５との直列
回路を接続する。第１のＦＥＴ５に並列にコンデンサ９
を第２のＦＥＴ１０を介して並列に接続する。２次巻線
１３に並列にダイオード２３を介してリアクトル２２を
接続する。リアクトル２２はオフ期間にエネルギーを蓄
積し、オン期間に負荷側に放出する。第１のＦＥＴ５は
一定周期でオン・オフ制御する。第２のＦＥＴ５はオフ
期間の一部でオン制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゼロボルトスイッチン
グが可能なスイッチング電源装置に関する。

【０００２】

【従来の技術】トランスとスイッチング素子とを直列に
接続し、スイッチング素子をオン・オフ制御することに
よってトランスの２次側に交流を発生させ、これを整流
することによって直流出力を得るスイッチングレギュレ
ータは広く使用されている。しかし、この種のスイッチ
ングレギュレータにおいては、スイッチング素子のオフ
転換期間及びオン転換期間に電流波形と電圧波形との重
なり合いが生じ、これに基づく電力損失が生じる。

【０００３】この種の問題を解決するために共振型スイ
ッチングレギュレータが研究されている。共振型スイッ
チングレギュレータでは、トランスのインダクタンス及
び／又は共振用リアクトルのインダクタンスとスイッチ
ング素子の寄生容量及び／又は共振用コンデンサの容量
との共振によってスイッチング素子の両端子間電圧波形
が決定され、スイッチング素子の両端子間電圧波形は正
弦波になり、ゼロボルトスイッチングが可能である。し
かし、出力電圧を制御すると、スイッチング周波数が変
化するという問題、及びスイッチング素子等に高い電圧
が印加されるという問題、及び制御が複雑になるという
問題がある。

【０００４】一方、スイッチング素子に並列にコンデン
サを接続し、ターンオフ時に共振動作でコンデンサを充
電してサージ電圧を吸収すると共に、スイッチング素子
の両端子間電圧の立上りを遅延させてスイッチング損失
を低減させ、その後、コンデンサのエネルギーを電源に
帰還させる方式の部分共振型スイッチングレギュレータ
が提案されている。

【０００５】

【発明が解決しようとする課題】しかし、従来の部分共
振型スイッチングレギュレータでは共振用コンデンサの
エネルギーを電源に帰還させるために生じる電力損失が
効率の低下を招く。また、従来の部分共振型スイッチン
グレギュレータは特殊な回路構成となるために必然的に
コスト高になった。

【０００６】そこで、本発明の目的は高効率化及び低コ
スト化が可能なスイッチング電源装置を提供することに
ある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続されたトランスの１次巻線と、前記１次巻線
に直列に接続された第１のスイッチング素子と、前記第
１のスイッチング素子と一体に形成されたダイオード又
は独立のダイオードから成り、前記第１のスイッチング
素子に並列に接続されている第１のダイオードと、前記
第１のスイッチング素子の寄生容量又は独立のコンデン
サから成り、前記第１のスイッチング素子に対して並列
に接続されている第１のコンデンサと、前記１次巻線の
インダクタンス及び／又は独立のインダクタンス素子か
ら成る共振用インダクタンスと、前記第１のスイッチン
グ素子に対して第２のスイッチング素子を介して並列に
接続され且つ前記第１のコンデンサよりも大きな静電容
量を有している第２のコンデンサと、前記第２のスイッ
チング素子に一体に形成されたダイオード又は独立のダ
イオードから成り、前記第２のスイッチング素子に対し
て並列に接続されている第２のダイオードと、前記トラ
ンスの２次巻線と、前記２次巻線に接続された整流平滑
回路と、前記第１のスイッチング素子をオン・オフ制御
する第１の制御パルスと前記第１のスイッチング素子の
オフ期間の開始時点よりも後の時点と前記オフ期間の終
了時よりも前の時点の間で前記第２のスイッチング素子
をオン制御するための第２の制御パルスとを形成するス
イッチ制御回路と、前記２次巻線に並列に接続されたリ
アクトルと、前記リアクトルに直列に接続され且つ前記
２次巻線の誘起電圧に基づいて前記整流平滑回路に電流
が流れない期間に前記２次巻線の誘起電圧で順バイアス
される向きを有している第３のダイオードとを備えたこ
とを特徴とするスイッチング電源装置に係わるものであ
る。

【０００８】なお、請求項２に示すように、第２のコン
デンサを第２のスイッチング素子を介して１次巻線に並
列に接続することができる。

【０００９】また、請求項３に示すように１次巻線の両
側に変換用の第１及び第２のスイッチング素子を配置
し、第１及び第２のスイッチング素子に第３及び第４の
スイッチング素子を介してコンデンサを夫々並列に接続
することができる。なお、請求項３と図６の実施例の対
応関係を示すと、第１、第２、第３、第４のスイッチン
グ素子は３１、６、３５、１１であり、第１、第２、第
３、第４、第５のダイオードは３２、７、３６、１２、
２３であり、第１、第２、第３、第４のコンデンサは３
３、８、３７、９である。

【００１０】

【作用】請求項１及び第２のおける第１のスイッチング
素子は変換用スイッチング素子であり、一般の他励スイ
ッチングレギュレータと同様にオン・オフ動作する。共
振用インダクタンスと第１のコンデンサは比較的高い周
波数で共振する。従って、第１のスイッチング素子の短
いターンオフ期間及びターンオン期間において第１のス
イッチング素子の電圧が正弦波に沿って変化する。第２
のコンデンサ及び第２のスイッチング素子は第１のコン
デンサのエネルギー放出を制御する。２次巻線に並列に
接続されたリアクトルはオフ期間に第１のコンデンサか
ら放出されたエネルギーを蓄積する機能を有する。ここ
に蓄積されたエネルギーはオン期間に負荷側に放出され
る。

【００１１】請求項３の第１及び第２のスイッチング素
子はオフ期間の電圧を分担する。従って、第１及び第２
のスイッチング素子として低耐圧のスイッチング素子を
使用することが可能になる。

【００１２】

【第１の実施例】次に、図１〜図４を参照して本発明の
第１の実施例のスイッチング電源装置を説明する。図１
において、例えば交流電源に接続された整流平滑回路か
ら成る直流電源１の一端と他端との間に共振用リアクト
ル２とトランス３の１次巻線４とサブストレートをソー
スに接続したＮチャンネル絶縁ゲート型電界効果トラン
ジスタ即ちＦＥＴ５との直列回路が接続されている。Ｆ
ＥＴ５は等価的に示されている第１のスイッチング素子
６と第１のダイオード７と第１のコンデンサ８とから成
る。第１のスイッチング素子６はＦＥＴ５の本体部から
成る。第１のダイオード７はＦＥＴ５に内蔵されたダイ
オードであって、第１のスイッチング素子６のソース・
ドレイン間に対して逆並列接続されている。第１のコン
デンサ８は第１のスイッチング素子６のドレイン・ソー
ス間の寄生容量である。

【００１３】第２のコンデンサ９が第２のＦＥＴ１０を
介して第１のＦＥＴ５に並列接続されている。第２のコ
ンデンサ９は第１のコンデンサ８よりも大きな静電容量
を有する。第２のＦＥＴ１０もサブストレートをソース
に接続したＮチャンネル絶縁ゲート型電界効果トランジ
スタであり、第２のスイッチング素子１１の他に第２の
ダイオード１２を内蔵している。このＦＥＴ１０も寄生
容量を有するが、図示が省略されている。

【００１４】トランス３の２次巻線１３は、２つのダイ
オード１４、１５とリアクトル１６とコンデンサ１７と
から成る整流平滑回路１８を介して一対の出力端子１
９、２０に接続されている。一対の出力端子１９、２０
間には負荷２１が接続されている。

【００１５】オフ期間のエネルギーを蓄積するためのリ
アクトル２２がダイオード２３を介して２次巻線１３に
並列接続されている。ダイオード２３の向きは、整流平
滑回路１８のダイオード１４がオフの期間に２次巻線１
３の電圧で逆バイアスされる向きである。

【００１６】第１及び第２のスイッチング素子６、１１
をオン・オフ制御するための制御回路２４は、第１及び
第２のＦＥＴ５、１０のゲート即ち第１及び第２のスイ
ッチング素子６、１１の制御端子にライン２５、２６に
よって夫々接続されている。また、出力電圧を一定に制
御するために、制御回路２４は出力端子１９、２０に接
続されている。

【００１７】図２は図１の制御回路２４を詳しく示す。
この制御回路２４は、出力端子１９、２０に接続された
電圧検出回路４０と、誤差増幅器４１、基準電圧源４
２、及びＰＷＭパルス形成回路４３等を含むＰＷＭ制御
ＩＣ４４と、ＮＯＴ回路４５と、第１及び第２の遅延回
路４６、４７と、第１及び第２のＡＮＤゲート４８、４
９と、第１及び第２の駆動回路５０、５１とから成る。
電圧検出回路４０は分圧回路から成り、この分圧点即ち
検出ラインが誤差増幅器４１の一方の入力端子に接続さ
れている。誤差増幅器４１はこの他方の入力端子に接続
された基準電圧源４２の基準電圧と電圧検出回路４０の
検出電圧との差に対応する信号を出力する。誤差増幅器
４１に接続されたＰＷＭ制御回路４３は、三角波発生器
と電圧コンパレータとを含み、コンパレータで一定周期
の三角波と誤差増幅器４１の出力信号とを比較し、一定
周期の方形波を発生する。なお、ＰＷＭ制御ＩＣ４４と
して市販のＭＢ３７５９、μＰＣ４９４等を使用するこ
とができる。第１のＡＮＤゲート４８の一方の入力端子
はＰＷＭ制御回路４３に直接に接続され、この他方の入
力端子は第１の遅延回路４６を介してＰＷＭ制御回路４
３に接続されている。第２のＡＮＤゲート４９の一方の
入力端子はＮＯＴ回路４５を介してＰＷＭ制御回路４３
に接続され、この他方の入力端子は第２の遅延回路４７
を介してＮＯＴ回路４５に接続されている。第１及び第
２のＡＮＤゲート４８、４９の出力端子は第１及び第２
の駆動回路５０、５１を介して第１及び第２のＦＥＴ制
御ライン２５、２６に接続されている。

【００１８】図３の（Ａ）（Ｂ）（Ｃ）の波形は図２の
Ａ、Ｂ、Ｃ点の電圧波形を示す。ＰＷＭ制御回路４３か
らは図３の（Ａ）に示す方形波パルス（ＰＷＭパルス）
が周期Ｔを有して繰返して発生する。出力電圧が基準値
よりも高くなると、破線で示すようにパルス幅が狭くな
る。逆に出力電圧が基準値よりも低くなるとパルス幅が
広くなる。これは一般的なＰＷＭ制御のスイッチングレ
ギュレータの動作と同一である。第１のＡＮＤゲート４
８には図３の（Ａ）のパルスとこの遅延パルスとが入力
するので、ここからは図３の（Ｂ）の第１の制御パルス
が出力する。一方、第２のＡＮＤゲート４９には図３の
（Ａ）の反転パルスとこの遅延パルスが入力するので、
図３の（Ｃ）に示す第２の制御パルスが出力する。第１
及び第２のＡＮＤゲート４８、４９の第１及び第２の制
御パルスは駆動回路５０、５１を介して第１及び第２の
スイッチング素子６、１１のゲートに印加される。図２
の第１及び第２の遅延時間Ｔd は図３のｔ1 〜ｔ2 期間
ｔ3 〜ｔ4 期間に対応し、図１の１次巻線４とリアクト
ル２の合計のインダクタンスＬr と第１のコンデンサ８
の静電容量Ｃr とで決定される共振周波数に従う正弦波
のほぼπ／２（９０度）期間に対応する。

【００１９】次に、図４を参照して図１の回路の動作を
説明する。図４の波形は図１の各部の状態を示す。図１
の回路の動作は、図４のｔ0 〜ｔ1 区間と、ｔ1 〜ｔ2
区間と、ｔ2 〜ｔ3 区間と、ｔ3 〜ｔ4 区間と、ｔ4 〜
ｔ5 区間と、ｔ5 〜ｔ6 区間との６つに分けて考えるこ
とができる。

【００２０】ｔ0 〜ｔ1 区間においては、第１のスイッ
チング素子６が制御信号（第１の制御パルス）Ｖg1に応
答してオン状態にあり、第２のスイッチング素子１１は
オフ状態にある。また、第１のダイオード７、第２のダ
イオード１２、平滑用ダイオード１５が非導通状態にあ
り、整流ダイオード１４とダイオード２３とが導通状態
にある。従って、電源１とリアクトル２と１次巻線４と
第１のスイッチング素子６とから成る回路によって第１
のスイッチング素子６の電流Ｉq1が図４に示すように流
れる。この電流Ｉq1はリアクトル２と１次巻線４のイン
ダクタンスＬrのために時間と共に増大する。２次巻線
１３の電圧Ｖs は図４に示すようにほぼ一定であり、こ
の電圧Ｖs に基づいて２次巻線１３とダイオード１４と
リアクトル１６とコンデンサ１７及び負荷２１とから成
る閉回路に電流Ｉs が図４に示すように流れる。また、
第１のスイッチング素子６のオフ期間にリアクトル２２
に蓄積されたエネルギーに基づいて、リアクトル２２と
ダイオード１４とリアクトル１６とコンデンサ１７及び
負荷２１とダイオード２３とから成る閉回路に電流Ｉb
が図４に示すように流れる。

【００２１】ｔ1 〜ｔ2 期間では第１のスイッチング素
子６の制御信号Ｖg1が低レベルである。このためｔ1 〜
ｔ2 期間では第１及び第２のスイッチング素子６、１１
がオフであり、ダイオード７、１２、１４、１５、２３
はｔ0 〜ｔ１期間と同一の状態を維持する。ｔ1 〜ｔ2
期間で第１のスイッチング素子６がオフになると、第１
のコンデンサ８がリアクトル２と１次巻線４に直列に接
続され、これ等のインダクタンスＬr と容量Ｃr による
共振が生じ、コンデンサ８の電圧即ち第１のスイッチン
グ素子６の電圧Ｖq1が正弦波に立上る。なお、図４では
図示を簡略化するために電圧Ｖq1の立上りを直線で示し
ている。この共振時の電流は電源１とリアクトル２と１
次巻線４と第１のコンデンサ８とから成る回路に図４の
電流Ｉq1の波形において斜線を付して示すように流れ
る。第１のスイッチング素子６に流れる電流は、図４の
電流Ｉq1からｔ1 〜ｔ2 期間の斜線の部分を除去したも
のとなる。従って、第１のスイッチング素子６の電圧Ｖ
q1の立上り期間に第１のスイッチング素子６の電流は零
であり、第１のスイッチング素子６の電力損失が低減す
る。

【００２２】ｔ2 〜ｔ3 期間においては、第１及び第２
のスイッチング素子６、１１がオフ、ダイオード７、１
２、１４が非導通、ダイオード１５、２３が導通状態に
ある。ｔ2 時点でコンデンサ８が入力電圧Ｖinまで充電
された後に、リアクトル２及び１次巻線４のインダクタ
ンスに基づく慣性によりコンデンサ８の充電電流が更に
流れ、この電圧Ｖq1は入力電圧Ｖinとフライバック電圧
Ｖf との和（Ｖin＋Ｖf ）になる。コンデンサ８の電圧
Ｖq1が入力電圧Ｖinよりも高くなるため、１次巻線４に
は今迄と逆向きの電圧が印加され、２次巻線１３の誘起
電圧の向きも今迄と逆になり、ダイオード１４は非導通
になる。このオフ期間にはリアクトル１６の蓄積エネル
ギーが負荷２１に供給される。

【００２３】ｔ3 時点になると、第１のコンデンサ８の
電圧Ｖq1が第２のコンデンサ９の充電電圧よりも高くな
り、第２のダイオード１２が導通状態になる。この結
果、リアクトル２と１次巻線４のインダクタンスＬr に
基づく慣性による電流は第２のコンデンサ９にも流れ
る。図４の電流Ｉq2はこれを示す。第２のコンデンサ９
の電圧Ｖc は充電又は放電によって変化するが、この容
量Ｃが十分に大きいので、電圧Ｖc の変動は極めて小さ
い。従って、図４では電圧Ｖc が一定値で示されてい
る。第２のスイッチング素子１１にはｔ3 時点で制御信
号Ｖg2が印加されるが、インダクタンスＬr の慣性によ
る電流に対しては逆向きの極性を有するので、慣性によ
る電流はダイオード１２を通って流れる。慣性による電
流は図４のＩq2に示すように徐々に低減し、ｔ4 時点で
零になる。ダイオード１２のオン期間にはＦＥＴ５の電
圧Ｖq1がクランプされ、ほぼ一定値に保たれる。１次巻
線４にはコンデンサ９の電圧Ｖc から入力電圧Ｖinを差
し引いた電圧が印加され、これがトランス３のリセット
電圧として作用する。２次巻線１３の電圧Ｖs は１次巻
線４の電圧に対応してほぼ一定に保たれる。このほぼ一
定の電圧Ｖs がリアクトル２２に印加されるためにリア
クトル２２の電流Ｉb は徐々に増加する。

【００２４】ｔ4 時点でインダクタンスＬr のエネルギ
ー放出による慣性電流が零になると、コンデンサ９の放
電電流がコンデンサ９、第２のスイッチング素子１１、
１次巻線４、リアクトル２、電源１の経路で流れる。第
２のスイッチング素子１１は図４ではｔ3 時点からオン
制御されているが、実際に機能するのはｔ4 時点からで
あるので、これまでにオン制御しておけばよい。

【００２５】ｔ5 時点で第２のスイッチング素子１１が
オフになると、リアクトル２及び１次巻線４のインダク
タンスＬr に蓄積されたエネルギーによって１次巻線
４、リアクトル２、電源１、コンデンサ８から成る共振
回路が形成され、コンデンサ８の電荷が放出され、ＦＥ
Ｔ５の電圧Ｖq1は徐々に低下する。コンデンサ８の電荷
の放出期間には２次巻線１３に下向きの電圧が発生して
いるので、ダイオード２３は導通状態にあり、コンデン
サ８が放出するエネルギーの一部がリアクトル２２に移
行する。コンデンサ８の電荷の放出が終了すると、イン
ダクタンスＬr の蓄積エネルギーに基づいてコンデンサ
８を逆充電する向きの電流が流れようとするが、ダイオ
ード７が導通状態となるためにコンデンサ８の電圧即ち
ＦＥＴ５の電圧Ｖq1は実質的に零ボルトに保たれる。ｔ
6 時点で再び第１のスイッチング素子６の制御信号Ｖg1
が与えられ、これがオンになる。この時、ＦＥＴ５の電
圧Ｖq1は零ボルトであるので、損失の少ないターンオン
が達成される。ｔ6 時点の後はｔ0〜ｔ6 期間と同一の
動作が繰返される。

【００２６】

【第２の実施例】次に、図５に示す第２の実施例のスイ
ッチング電源装置を説明する。但し。図５及び後述する
第６図において、図１と実質的に同一の部分には同一の
符号を付してその説明を省略する。

【００２７】図５では第２のコンデンサ９が第２のＦＥ
Ｔ１０を介してリアクトル２と１次巻線４に対して並列
に接続されている。図５のこの他は図１と同一である。
各部の状態を示すＶg1、Ｖg2、Ｖq1、Ｉq1、Ｖs 、Ｉs
、Ｉb 、Ｉq2、Ｖc 、Ｖq2も図４と実質的に同一であ
る。但し、コンデンサ９の電圧Ｖc の値は図４よりも低
いＶf となる。

【００２８】第１のスイッチング素子６のオン期間の動
作は図１の回路と同一である。第１のスイッチング素子
６のオフ時には、リアクトル２と１次巻線４のインダク
タンスＬr と第１のコンデンサ８との共振により、コン
デンサ８の電圧Ｖq1が徐々に立上り、ゼロボルトスイッ
チングが達成される。その後、フライバック電圧Ｖfで
ダイオード１２が導通し、コンデンサ９がフライバック
電圧Ｖf で充電される。コンデンサ９の容量はコンデン
サ８に比べて十分に大きいので、フライバック電圧Ｖf
による充電によってもほとんど電圧Ｖc が変化しない。
フライバック電圧によるコンデンサ９の充電が完了する
と、コンデンサ９とスイッチング素子１１と１次巻線４
とリアクトル２との閉回路でコンデンサ９の放電回路が
形成される。その後、スイッチング素子１１がオフにな
ると、図１の回路と同様な共振動作が生じ、ゼロボルト
スイッチングのターンオンが達成される。図５の回路の
動作は図１と実質的に同一であるので、同一の作用効果
を得ることができる。

【００２９】

【第３の実施例】図６に示すスイッチング電源装置は、
図１の回路に２つのＦＥＴ３０、３４とコンデンサ３７
とを付加したものである。ＦＥＴはスイッチング素子３
１と内蔵ダイオード３２と寄生容量から成るコンデンサ
３３とを有し、電源１とリアクトル２との間に接続され
ている。コンデンサ３７はＦＥＴ３４を介してＦＥＴ３
０に並列接続されている。ＦＥＴ３４はスイッチング素
子３５と内蔵ダイオード３６と寄生容量（図示せず）を
含む。スイッチング素子３１のゲートはスイッチング素
子６のゲートと同様に第１の制御信号ライン２５に接続
される。スイッチング素子３５のゲートはスイッチング
素子１１と同様に第２の制御信号ライン２６に接続され
る。

【００３０】スイッチング素子６、３１はｔ0 〜ｔ1 期
間に図７に示す第１の制御信号Ｖg1によって同時にオン
になる。これにより、電源１とスイッチング素子３１と
リアクトル２と１次巻線４とスイッチング素子６とから
成る回路に電流Ｉq1が流れる。ｔ0 〜ｔ1 の期間の２次
巻線１３の出力段の動作は図１と同一である。

【００３１】図７のｔ1 においてスイッチ６、３１がオ
フになると、リアクトル２及び１次巻線４のインダクタ
ンスＬr と２つのコンデンサ８、３３との直列共振回路
が形成され、２つのコンデンサ８、３３の充電が始ま
る。その後、ｔ2 時点で２つのコンデンサ８、３３の電
圧が入力電圧Ｖinの１／２になる。図７にはコンデンサ
８の電圧Ｖq1、及び電流Ｉq1が示されているのみである
が、コンデンサ３３の電圧及び電流も同様に変化する。
コンデンサ８、３３の電圧は共振によって正弦波で立上
り、スイッチング素子６、３１を流れる電流は図７の電
流Ｉｑ1 の波形からｔ1 〜ｔ2期間の斜線の部分を除去
したものとなる。従って、スイッチング素子６、３１を
流れる電流はゼロであり、スイッチング素子６、３１の
電力損失が低減する。

【００３２】ｔ2 〜ｔ3 ではリアクトル２及び１次巻線
４のインダクタンスＬr を流れる電流の慣性によるコン
デンサ８、３３の充電が行われ、この電圧Ｖq1はＶin／
２＋Ｖf ／２になる。

【００３３】ｔ3 時点でコンデンサ８、３３の電圧がコ
ンデンサ９、３７の電圧よりも高くなると、ダイオード
１２、３６が導通し、コンデンサ３７、ダイオード３
６、リアクトル２、１次巻線４、ダイオード１２、コン
デンサ９、電源１の閉回路に電流Ｉc が流れる。この電
流Ｉc はインダクタンスＬr の蓄積エネルギーの放出が
進むに従って小さくなり、ｔ4 時点で零になり、ダイオ
ード１２、３６が非導通になる。しかし、スイッチング
素子１１、３５がオン制御されているので、コンデンサ
９、スイッチング素子１１、１次巻線４、リアクトル
２、スイッチング素子３５、コンデンサ３７、電源１か
ら成る閉回路でコンデンサ９、３７が放電し、１次巻線
４にリセット電圧が印加される。

【００３４】ｔ5 時点でスイッチング素子１１、３５が
オフになると、容量の大きい２つのコンデンサ９、３７
が切り離され、これよりも容量の小さい２つのコンデン
サ８、３３とインダクタンスＬr との共振回路が形成さ
れ、コンデンサ８、１次巻線４、リアクトル２、コンデ
ンサ３３、電源１から成る閉回路でコンデンサ８、３３
が放電し、この両端電圧Ｖq1が徐々に低下する。コンデ
ンサ８、３３の電圧が零ボルトになり、その後、逆方向
に充電する電流が流れる場合には、ダイオード７、３２
を通る。従って、ｔ6 でスイッチング素子６、３１が再
びオンになる時にはこの電圧Ｖq1が零ボルトであり、ス
イッチング損失が生じない。なお、２次巻線１３の出力
段の動作は第１の実施例と実質的に同一であり、同様な
作用効果が得られる。

【００３５】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ダイオード７、１２、３２、３６をＦＥＴの内
蔵ダイオードとせずに独立のダイオードとすることがで
きる。 （２） コンデンサ８、３３としてＦＥＴ５、３０の寄
生容量を使用しないで、独立のコンデンサを接続するこ
とができる。 （３） ＦＥＴ５、３０の代りに、バイポーラトランジ
スタ又はサイリスタ又は接合型ＦＥＴ等のスイッチング
素子とダイオードとコンデンサの組み合せ回路とするこ
とができる。 （４） １次巻線４のインダクタンスが大きい場合には
リアクトル２を省くことができる。 （５） 図３の（Ｃ）の制御パルスのｔ4 時点の立上り
を遅らせることができる。

【００３６】

【発明の効果】上述から明らかなように各請求項の発明
によれば、ゼロボルトスイッチングを容易に達成し、効
率を向上させることができる。

【図面の簡単な説明】

【図１】第１の実施例のスイッチング電源装置を示す回
路図である。

【図２】図１の制御回路を詳しく示すブロック図であ
る。

【図３】図２の各部の状態を示す波形図である。

【図４】図１の各部の状態を示す波形図である。

【図５】第２の実施例のスイッチング電源装置を示す回
路図である。

【図６】第３の実施例のスイッチング電源装置を示す回
路図である。

【図７】図６の各部の状態を示す波形図である。

【符号の説明】

１ 電源 ２ リアクトル ３ トランス ４ １次巻線 ５、１０ ＦＥＴ ６、１１ スイッチング素子 ７、１２ ダイオード ８、９ コンデンサ ２２ リアクトル

Claims (3)

【特許請求の範囲】
1. 【請求項１】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
   の１次巻線と、 前記１次巻線に直列に接続された第１のスイッチング素
   子と、 前記第１のスイッチング素子と一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第１のスイッ
   チング素子に並列に接続されている第１のダイオード
   と、 前記第１のスイッチング素子の寄生容量又は独立のコン
   デンサから成り、前記第１のスイッチング素子に対して
   並列に接続されている第１のコンデンサと、 前記１次巻線のインダクタンス及び／又は独立のインダ
   クタンス素子から成る共振用インダクタンスと、 前記第１のスイッチング素子に対して第２のスイッチン
   グ素子を介して並列に接続され且つ前記第１のコンデン
   サよりも大きな静電容量を有している第２のコンデンサ
   と、 前記第２のスイッチング素子に一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第２のスイッ
   チング素子に対して並列に接続されている第２のダイオ
   ードと、 前記トランスの２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記第１のスイッチング素子をオン・オフ制御する第１
   の制御パルスと前記第１のスイッチング素子のオフ期間
   の開始時点よりも後の時点と前記オフ期間の終了時より
   も前の時点の間で前記第２のスイッチング素子をオン制
   御するための第２の制御パルスとを形成するスイッチ制
   御回路と、 前記２次巻線に並列に接続されたリアクトルと、 前記リアクトルに直列に接続され且つ前記２次巻線の誘
   起電圧に基づいて前記整流平滑回路に電流が流れない期
   間に前記２次巻線の誘起電圧で順バイアスされる向きを
   有している第３のダイオードとを備えたことを特徴とす
   るスイッチング電源装置。
2. 【請求項２】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
   の１次巻線と、 前記１次巻線に直列に接続された第１のスイッチング素
   子と、 前記第１のスイッチング素子と一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第１のスイッ
   チング素子に並列に接続されている第１のダイオード
   と、 前記第１のスイッチング素子の寄生容量又は独立のコン
   デンサから成り、前記第１のスイッチング素子に対して
   並列に接続されている第１のコンデンサと、 前記１次巻線のインダクタンス及び／又は独立のインダ
   クタンス素子から成る共振用インダクタンスと、 前記１次巻線及び前記共振用インダンタンスに対して第
   ２のスイッチング素子を介して並列に接続され且つ前記
   第１のコンデンサよりも大きな静電容量を有している第
   ２のコンデンサと、 前記第２のスイッチング素子に一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第２のスイッ
   チング素子に対して並列に接続されている第２のダイオ
   ードと、 前記トランスの２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記第１のスイッチング素子をオン・オフ制御する第１
   の制御パルスと前記第１のスイッチング素子のオフ期間
   の開始時点よりも後の時点と前記オフ期間の終了時点よ
   りも前の時点の間で前記第２のスイッチング素子をオン
   制御するための第２の制御パルスとを形成するスイッチ
   制御回路と、 前記２次巻線に並列に接続されたリアクトルと、 前記リアクトルに直列に接続され且つ前記２次巻線の誘
   起電圧に基づいて前記整流平滑回路に電流が流れない期
   間に前記２次巻線の誘起電圧で順バイアスされる向きを
   有している第３のダイオードとを備えたことを特徴とす
   るスイッチング電源装置。
3. 【請求項３】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
   の１次巻線と、 前記直流電源の一端と前記１次巻線の一端との間に接続
   された第１のスイッチング素子と、 前記１次巻線の他端と前記直流電源の他端との間に接続
   された第２のスイッチング素子と、 前記第１のスイッチング素子と一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第１のスイッ
   チング素子に並列に接続されている第１のダイオード
   と、 前記第１のスイッチング素子の寄生容量又は独立のコン
   デンサから成り、前記スイッチング素子に対して並列に
   接続されている第１のコンデンサと、 前記第２のスイッチング素子と一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第２のスイッ
   チング素子に並列に接続されている第２のダイオード
   と、 前記第２のスイッチング素子の寄生容量又は独立のコン
   デンサから成り、前記第２のスイッチング素子に並列に
   接続された第２のコンデンサと、 前記１次巻線のインダクタンス及び／又は独立のインダ
   クタンス素子から成り、前記第１及び第２のスイッチン
   グ素子に対して直列に接続されている共振用インダクタ
   ンスと、 前記第１のスイッチング素子に対して第３のスイッチン
   グ素子を介して並列に接続され且つ前記第１のコンデン
   サよりも大きな静電容量を有している第３のコンデンサ
   と、 前記第３のスイッチング素子に一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第３のスイッ
   チング素子に対して並列に接続されている第３のダイオ
   ードと、 前記第２のスイッチング素子に対して第４のスイッチン
   グ素子を介して並列に接続され且つ前記第２のコンデン
   サよりも大きな静電容量を有している第４のコンデンサ
   と、 前記第４のスイッチング素子に一体に形成されたダイオ
   ード又は独立のダイオードから成り、第４のスイッチン
   グ素子に対して並列に接続されている第４のダイオード
   と、 前記トランスの２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記第１及び第２のスイッチング素子をオン・オフ制御
   する第１の制御パルスと前記第１及び第２のスイッチン
   グ素子のオフ期間の開始時点よりも後の時点と前記オフ
   期間の終了時よりも前の時点との間で前記第３及び第４
   のスイッチング素子をオン制御するための第２の制御パ
   ルスとを形成するスイッチ制御回路と、 前記２次巻線に並列に接続されたリアクトルと、 前記リアクトルに直列に接続され且つ前記２次巻線の誘
   起電圧に基づいて前記整流平滑回路に電流が流れない期
   間に前記２次巻線の誘起電圧で順バイアスされる向きを
   有している第５のダイオードとを備えたことを特徴とす
   るスイッチング電源装置。