JPH0556692B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の分野） 本発明は、一般的には、磁気記録媒体に関連し
て記録及び再生されるデジタル信号を含みかつあ
る信号チヤンネルを介して伝送される情報信号の
位相スキヤツタを検出し減少する回路及び方法に
関する。

（関連技術の説明及び従来技術の問題点） あるチヤンネルを介して伝送される情報信号は
そのようなチヤンネルに固有な周波数で公知の一
定ではない振巾応答及び非線形位相応答のため歪
を受ける。デジタルデータ流を伝送する時に、そ
れは元の情報内容が大きく悪化せしめられてしま
うか又はほとんど失なわれてしまう程度まで上述
した非均一周波数応答のため歪みかつ減衰せしめ
られるようになつてしまう。

このような信号伝送チヤンネルの１つの例は磁
気記録／再生装置であり、そこに於て再生振巾応
答は変換器対記録媒体分離、媒体に厚さ、変換ギ
ヤツプ長損失及び他の周知の因子の組合せられた
影響により高い周波数で減少する。理想的な磁気
記録／再生チヤンネルのための基本的な要求は信
号歪を回避するために周波数を依存する振巾ある
いは位相の変化を導入することなしに全ての周波
数の信号を伝送できなければならないことであ
る。従つて、比較的に平担な応答が所望の周波数
範囲内で得ることができるように上述した振巾応
答を補償する等化応答を与える再生振幅等化器を
使用することが通常の手法であつた。しかしなが
ら、これら等化器は再生ヘツド及び前置増巾器
（これらは再生回路に於いて普通に使用されてい
る）で位相シフトを導入してしまう。このような
位相シフトはデジタル記録／再生系に於いては特
に好ましくない（再生信号は信号転移の正確な検
出が必要とさえるため）。従つて、振巾等化器は
位相シフトを補償する等化応答を与える位相等化
器を往々後続させている。

ある場合に於いて、振巾等化器の使用なしに位
相等化器を使用することによりチヤンネルの上述
した非線形位相応答を補償することが所望され
る。

高密度デジタル信号が本質的にアナログ通信チ
ヤンネルを介して伝送される際に（これはそれら
が予め記録された磁気媒体から再生されるような
時に生じる）、等化器は位相スキヤツタ（位相分
散）を最小にするために注意深く調節されねばな
らない。伝送されるデジタルデータ流の遅延が周
波数応答バンドに渡つて非均一である時に位相ス
キヤツタが生じる。その結果、元のデータと同期
した基準クロツク信号の信号転移に関してある信
号転移は早く生じ、ある他の信号転移は遅く生じ
る。これは伝送デジタル信号の「０」および
「１」間を正確に区別する能力を減少させる。例
えば、自己クロツキング・デジタル信号が伝送あ
るいは記録される際に、位相スキヤツタは受信あ
るいは再生時に零軸交差を不明確にし、それによ
り信号のビツト誤差比較を増大させる。

再生等化器からの出力信号の振巾及び位相関係
をモニタすることによりオツシロスコープ上で位
相スキヤツタを検出することは公知である。この
オツシロスコープは等化器からの出力信号に位相
ロツクされたクロツク信号により外部からトリガ
される。オツシロスコープのスクリーン上でこの
ようにして得られた信号はその形が人間の目と類
似しているため一般的に「目のパターン」と呼ば
れている。次いで等化器か最小量の時間スプレツ
ドでその目のパターンの零軸交差を得るように、
位相スキヤツタを最小にするために手動的に調節
せしめられる。零軸交差での目のパターンの最も
鋭い（シヤープな）画像が手動設定により得られ
るとそれは最小位相スキヤツタに対応するものと
なる。

以上の記載から明らかなように、位相スキヤツ
タを最小にする上述した方法は不正確であり操作
者の誤差を受けやすいものである。また、上述し
た方法は低Ｓ／Ｎ比のシステム（目のパターンが
ノイズから区別することを困難とする）に於いて
は適切なものではない。更にまた、その方法は自
動制御による位相スキヤツタ調節のためには好ま
しくない。

（本発明の概略及び長所） デジタル磁気記録／再生方式に於いて、一般的
に「ビツト同期」回路として呼ばれているような
いわゆるビツト同期回路を使用することは公知で
ある。それはフエーズロツクループを構成するよ
うに共に接続される電圧制御発振器及びデジタル
位相検出器を使用する。その位相検出器は再生等
化器から等化されたデジタルデータ流を受けかつ
発振器から出力信号を受け、そのデータ流と同期
したクロツク信号を与える。デジタル位相検出器
の出力信号周波数が最小値である時に、等化され
た信号の最小位相スキヤツタが得られるというこ
とを本発明者によつて発見された。このため、本
発明によれば、位相スキヤツタの量はデジタル位
相検出器の出力でスイツチング周波数をモニタす
ることにより検出される。位相検出器から最小出
力信号周波数を得るように等化器を調節すること
により位相スキヤツタは最小とされる。

従来技術に於いてなされていた目のパターンを
観察することによるような操作者による主たる評
価に依存しないようにすることが本発明の位相ス
キヤツタ検出装置及び方法の大きな長所である。
更にまた、本発明は最小位相スキヤツタのための
等化器の自動的調節を可能にする。

本発明の他の重要な長所はそれが位相スキヤツ
タの反覆的測定を与えることである。本発明のギ
ヤツプスキヤツタ検出及び減少回路についてなさ
れる試験は従来技術によつて得られる減少に比較
して、磁気媒体から再生されたデータのビツト誤
差比率の10倍の減少まで表わした。

（図示実施例の説明） 第１図は本発明の位相スキヤツタ検出回路を使
用する再生ヘツド２０及び前置増巾器２２を含ん
だ公知の磁気記録／再生チヤンネルの一部の例を
示す。再生ヘツドは従来技術で周知のように前置
増巾器２２に接続した再生巻線２１を有してい
る。再生ヘツド２０はテープ、デイスク、ドラム
等の磁気媒体（図示せず）に記録された磁束パタ
ーンを検出する。この例に於いて、信号はミラー
２乗コード、非零復帰コード又は任意の他の公知
のデジタルコードを使用してデジタルデータ流の
形で記録される。ヘツド２０からの出力信号は前
置増巾器２２により増巾される。

増巾及び位相等化回路２４は前置増幅器２２の
出力３１に接続されている。上述したように回路
２４は記録／再生チヤンネルに固有な一定でない
振巾応答及び／又は非直線位相応答を補償し、そ
れにより周波数と共にほぼ直線的に変化する所望
の位相応答と周波数と共には実質的に変化しない
所望の振巾応答とがそれぞれ得られるようにな
る。第１図の等化器２４の好適実施例は第５Ａ図
及び第５Ｂ図に関連して後により詳細に説明され
る。

等化回路２４の出力で得られた等化された信号
はリミツタ２６でデジタル化されるようなアナロ
グ信号である。その信号の振巾は当該技術で周知
のように記録されたデータに対応するデジタル再
生データ流を得るようにリミツタ２６により制限
される。リミツタ２６からの出力信号はビツト同
期回路２８にライン３４を介して与えられる。回
路２８は公知の設計のものであり、それは再生デ
ータ流に同期される内部のシステム基準クロツク
信号を得るように再生等化器と共に使用されるも
のとしてしられている。より詳細には、「ビツト
同期」回路と一般的に呼ばれている回路２８はリ
ミツタ２６の出力信号とフエーズロツクされる基
準クロツク信号をライン３６に発生させる。この
クロツク信号は一般的に再生クロツク信号と呼ば
れている。本発明によれば、周波数検出器４４は
出力ライン４０での２進転移の速度（スイツチン
グ周波数と呼ばれている）をモニタするためビツ
ト同期回路２８に含まれている位相検出器からの
出力線４０と接続する。上述したことから明らか
なように、位相検出器からの出力線４０の２進転
移の速度はライン３４での等化された再生データ
の位相スキヤツタ量に対応する。等化器２４は詳
細に後述するように、ライン４０での最小転移速
度を得るように制御入力２５，２７に於いて調節
されることができる。

第２図は第１図のビツト同期回路２８及び周波
数検出器４４の例を示す。ビツト同期回路２８は
デジタル位相検出器３２にライン３６を介して接
続した出力を有する電圧制御発振器VCO３０に
よつて構成されうる基準クロツク信号発生器を有
している。好適実施例に於いて、Ｇ形フリツプフ
ロツプＦ／Ｆがデジタル位相検出器３２として使
用されている。

ビツト同期回路２８は周知のフエーズロツクル
ープPLLとして以下のように動作する。第１図
のリミツタ２６からの等化されたデジタル信号は
ライン３４で受けられそれはＦ／Ｆ３２のクロツ
ク入力に与えられる。Ｆ／Ｆ３２のＤ入力はライ
ン３６を介して、VCO３０からの出力信号を受
ける。Ｆ／Ｆ３２の出力からの出力信号は以下の
様にしてVCO３０の制御入力にDCフイードバツ
ク信号としてライン４２を介して与えられる。
VCO３０からのライン３６での高レベル信号と
一致するライン３４でのデジタルデータのどの立
ち立り縁でもＦ／Ｆ３２からのライン４２に与え
られる高レベル出力信号が存在する。同様に、
VCO３０からのライン３６での低レベル信号と
一致するライン３４での信号のどの立ち立り縁部
にもライン４０上の低出力レベルの信号が存在す
る。ビツト同期回路の動作から明らかであるよう
に、ライン４２のフイードバツク信号が正であれ
ば、ライン３６でのVCO出力信号の周波数は減
少せしめられる。同様に、ライン３６での信号の
周波数はライン４２での信号が負であれば減少す
る。

VCO３０からのライン３６の出力信号は上述
した再生クロツク信号、即ちライン３４での等化
された再生データ流にフエーズロツクされる内部
システム基準クロツク信号である。周知のよう
に、この再生クロツク信号は磁気記録／再生回路
を含む公知の信号伝送回路に於て再生デジタルデ
ータを回復して再クロツキングするように使用さ
れるので、元の記録信号波形とほぼ同一の再生信
号となる。

ライン４０上の位相検出器の出力によつて与え
られるスイツチング周波数がライン３４でのデジ
タル信号の位相スキヤツタの量に比例することが
本発明に従つて本発明者により発見された。好適
実施例に於いてそのスイツチング周波数はＦ／Ｆ
３２の出力での双安定信号の転移速度に対応す
る。従つて、本発明によれば、ライン４０の出力
信号の周波数は、ライン３４でのデータの位相ス
キヤツタの量を検出するためにモニタされる。ま
た本発明によれば第１図の等化器２４はそのモニ
タされるスイツチング周波数を最小にしそれによ
り位相スキヤツタを最小にするように調節され
る。

第２図の好適実施例に於いて、アナログ周波数
検出回路４４が以下のようにスイツチング周波数
をモニタするように使用される。周波数検出器４
４は、好ましくは、一定面積パルスの発生器４８
及び積分器５０によつて構成される。差動ボルト
メータ４６は積分器５０の出力に接続される。パ
ルス発生器４８は２つのトランジスタTr５２，
５３（例えば2N2222である）からなり、これら
は後述するように電流モードスイツチとして働く
ように接続されている。Tr５２，５３のエミツ
タは抵抗Ｒ５５を介して負のDC電圧源に接続さ
れる。１つのTr５２のコレクタは接地され、他
のTr５３のコレクタは接地された１つの端子を
有するインダクタＬ５４の他の端子に接続されて
いる。Tr５２のベースはＦ／Ｆ３２からのライ
ン４０での上述した出力信号を受ける。Tr５３
のベースはDCバイアス電圧に接続され、これは
Ｆ／Ｆ３２の論理レベル範囲の中間点である。そ
の中間点はDCバイアス電圧と接地との間の接続
された２つのＲ９５，９６間の接続部として得ら
れる。Tr５３のコレクタとＬ４４との間の接続
部５８はダイオードＤ５７の入力に接続される。

動作に於いて、一定面積パルス発生器４８は
Ｆ／Ｆ３２からのライン４０上の出力パルスを受
ける。ライン４０上の電圧が負である時には、
Tr５２は導通せず、Ｌ５４はTr５３を介して電
流をチヤージする。ライン４０上の電圧が正であ
れば、Tr５２が導通し、Tr５３は非導通とな
る。次いで、Ｌ５４に蓄積された電流はＤ５７を
介して積分器５０に放電する。このため、ライン
４０上の電荷が負から正になる度に正の電圧スパ
イクがＬ５４の放電に対応して接続部５８に形成
される。これら電圧スパイクは一定の面積パルス
を表わす。Ｄ５７は接続部５８での信号を整流し
正の電圧スパイクのみが積分器５０に与えられ
る。

積分器５０は並列Ｒ６０及び並列コンデンサＣ
６２間に接続された直列Ｒ６１を有している。Ｒ
６０，６１間の接続部はＤ５７のカソードに接続
される。積分器５０はＤ５７を介して上述した一
定面積パルスを受け、それはライン６３にDC出
力信号を発生する。その大きさは単位時間当りの
これら一定面積パルスの平均面積に比例する。各
パルスは一定面積を有しているため、ライン６３
の出力信号の大きさは単位時間当りのこれらパル
スの生起の数に比例し、即ちこれらパルスの周波
数に比例する。積分器５０からのライン６３の出
力信号の大きさを検出するために、公知の差動ボ
ルトメータ４６（例えばFluke社により作られて
いる825A）が好ましく使用される。ボルトメー
タはライン６３の信号の大きさに対応する電圧を
与える。これはまた、位相検出器３２からの出力
４０での２進転移の速度即ちスイツチング周波数
にも比例する。

例えば、本発明の好適実施例に於いて、VCO
３０からのライン３６の出力信号の周波数は66M
Hzに選択され、位相検出器３２からのライン４０
の出力信号周波数は１、3MHzに選択される。

第１図及び第２図の好適実施例によれば積分器
５０からの出力信号（ライン４０での双安定信号
の転移速度に対応する）は差動ボルトメータ４６
によつてモニタされる。第１図の等化器２４はこ
のモニタされる信号を最小にするように、その制
御ライン２５，２７を介して調節されてもよい。
上述したようにモニタされる信号の最小値は最小
位相スキヤツタに従つてライン３４での等化され
る再生データ流の最小ビツト誤差比率に対応す
る。

上述した動作は例えば第６図によつて示され
る。第６図は第１図の等化器２４の調節に依存す
るものとして第２図の差動ボルトメータ４６によ
つてモニタされる信号値の特性６５を示してい
る。特性６５での点Ａはボルトメータ４６に表示
される最小電圧従つてライン３４での等化される
信号の最小位相スキヤツタに対応する。

上述の記載から明らかなように、第１図及び第
２図の好適実施例に於て、ビツト誤差比率はその
速度を最小にするように等化器２４を調節するこ
とにより最小とされる。例えば、好適実施例に於
いて、特性６５の最大及び最小電圧値Ｂ及びＣ間
で得られる。典型的な電圧範囲は10ミリボルトで
ある。

等化器２４、リミツタ２６、ビツト同期回路２
８及び周波数検出器４４を含む詳細な回路の例は
第５Ａ図及び第５Ｂ図に示され、以下に記載され
る。第５Ａ図及び第５Ｂ図の好適実施例に於い
て、等化器２４は電圧制御コサイン振巾等化器１
５２及び可調位相等化器１７１からなる。

第５Ａ図及び第５Ｂ図の回路は次の様にして動
作する。第１図のライン３１に対応する第５Ａ図
の出力端子３１は上述したように磁気的に記録さ
れるデジタル信号から再生信号として得られる。
第１図の前置増巾器２２からの出力信号を受ける
ように接続されるライン３１の入力信号は後続す
る振巾路１５２のための低インピーダンスを得る
ためにTr１５６，１５７からなる公知のバツフ
ア増巾器１５５によつてバツフアリングされる。

電圧制御コサイン等化器１５２はそれぞれのＲ
２０１，１３８を介して正の電圧源に接続される
コレクタを有するTr１３６，１３７により構成
される差動増巾器１２２及び遅延線１２６からな
る。これらコレクタは等化器の差動出力１４４，
２４４を表わす。Tr１３６，１３７のエミツタ
は電流源１４２の１つの端子に直列抵抗１３９，
１４０を介してそれぞれ接続される。電流源１４
２の他の端子は負のDC電圧源に接続される。Tr
１３６のベースは非反転入力１２４を形成し、
Tr１３７のベースは差動増巾器２２の反転入力
１３４を形成する。

電流源１４２はそれぞれのＲ１３９，１４０を
介してTr１３６，１３７のエミツタに接続した
コレクタを有するTr１６０により周知の態様で
構成される。Tr１６０のエミツタは直列Ｒ１６
３を介して負のDC電圧源に接続される。Tr１６
０ベースは直列Ｒ１６１及び１６２からなる電圧
分割器を介してその電圧源に接続される。Ｒ１６
１は接地される。

遅延線１２６は差動増巾器１２２の非反転入力
１２４に接続される。ポテンシヨメータ１３３及
びＲ１５３と直列のＲ２００からなる電圧分割器
は遅延線１２６の入力に接続される。差動増巾器
１２２の反転入力１３４はポテンシヨメータ１３
２の可調のワイパ接点に接続される。

電圧制御増巾器１４６は差動増巾器１２２の反
転入力１３４と出力１４４，２４４との間に与え
られる信号路と並列に接続される。この電圧制御
増巾器は２つのTr１４８，１４９を有し、これ
らは制御Tr１５０を介して負のDC電圧源に互に
接続されたエミツタを有している。Tr１４９の
ベースは電圧分割器１３２，１５３に接続され
る。

Tr１４８のベースは接地される。Tr１４８の
コレクタはTr１３６のコレクタに接続される。
Tr１４９のコレクタはTr１３７のコレクタに接
続される。Tr１３６，１４８及び１３７，１４
９のコレクタは等化器１５２の差動出力１４４及
び２４４を表わす。制御トランジスタ１５０のコ
レクタはTr１４８，１４９の相互接続されたエ
ミツタに接続され、そのエミツタは負のDC電圧
源に電流設定Ｒ１５１を介して接続される。

制御Tr１５０のベースは制御電圧VCを変化す
ることにより、電圧制御増巾器１４６のTr１４
８及び１４９を流れる電流量を変化する。増巾器
１４６のゲインはその制御電圧によつて制御され
る。差動増巾器１２２及び電圧制御増巾器１４６
からのそれぞれの差動出力は電圧制御振巾等化器
１５２からの出力１４４，２４４に於いて加算さ
れる。ライン１４４，２４４での等化器１５２か
らのこのようにして得られた出力信号は２５での
制御電圧に応じて周波数応答特性の可変ブースト
を有している。ライン２５での制御電圧は遠隔位
置から与えられてもあるいは例えばコンピユータ
制御により自動的に与えられてもよい。Tr１３
６，１３７及び１４８，１４９は、Tr１３６，
１３７を通るそれぞれの信号路の信号遅延がTr
１４８及び１４９を通る並列路によつて与えられ
る遅延と実質的に等しくなるように選択される。
それにより、出力１４４，２４４で加算されるそ
れぞれの信号の適切なタイミングが得られる。

第５Ａ図の好適実施例に於いて、遅延線１２６
は15ナノ秒遅延線（MDO15z100）により構成さ
れ、Tr１３６，１３７，１４８，１４９，１５
０及び１６０は2N4259である。

第５Ａ図の等化回路の電圧制御可能な調節範囲
は抵抗２００，１３２，１５１及び１５３の値の
適切な選択により設定される。Ｒ２／Ｒ１（Ｒ１
はＲ１３２，２００の組合せの値であり、Ｒ２は
Ｒ１５３の値である）の比を減少しあるいはその
代りにＲ１５１の値Ｒ３を減少すれば電圧制御可
能な範囲は増大する。しかしながら、ほとんどの
応用に於いて、電圧制御増巾器１４６によつて生
ぜしめられる調波歪を回避するためにその範囲を
制限することが所望される。電圧制御可能な範囲
を制限すればシステムがその適切な設定から余り
にもかけ離れて調されることが防止される。

動作にあつて、コサイン等化器１５２のブスー
トは制御入力２５での電圧VCを変化することに
よつて遠隔的に調節せしめられうる。この遠隔制
御に加え、ブーストはポテンシヨメータ１３２に
より手動的にも制御可能である。例えば、ポテン
シヨメータ１３２は所望のブーストの荒い値を得
るために調整されることができ、細かなブースト
調節は２５での制御電圧によつて得られてもよ
い。ブーストの調節の荒い範囲は細かな範囲より
も１桁大きな値に選択されてもよい。上述した記
載から明らかなように電圧制御増巾器１４６のゲ
インはベース電圧VCによつて制御されるTr１５
０により供給される電流に依存する。

上述した位相等化器１７１は上述したように電
圧制御増巾器１２２の１つのTr１３６，１３７
のコレクタにそれぞれ接続されるライン１４４，
２４４を介して振巾等化器１５２に接続される。
位相等化器１７１は周知の形式のものである。位
相等化器の位相対周波数特性は入力２７での制御
電圧を変えることにより調節され、これはまたバ
イアス電圧従つてバラクタダイオード２０４，２
０５のキヤパシタンスを変化する。

第５Ａ図の等化器２４からのライン１８２の振
巾及び／位相等化された出力信号は直列に接続さ
れたTr１８４，１８５及び１８６からなるバツ
フア増巾器１８３に与えられるバツフア増巾器１
８３は低域フイルタ１８８を駆動するように安定
なインピーダンスを与える。

バツフア増巾器１８３からのライン１８７の出
力信号は公知の設計の低域フイルタ１８８に与え
られる。これは当該技術で周知なように等化され
た信号から有用な信号範囲以上の周波数を除去す
るための連続したフイルタ手段を含んでいる。

第５Ｂ図に於いて、低域フイルタ１８８からの
このようにして波された信号はリミツタ２６に
ライン１８９を介して与えられる。リミツタ２６
は差動増巾器１９０を含み、これはライン１８９
の等化された信号を受ける１つの入力と予め定め
られた基準電圧に接続された他の入力とを有して
いる。リミツタ２６からのライン３４の振巾制限
された信号は第２図に関連して上述したように
Ｆ／Ｆ３２のクロツク入力に与えられる。

第５Ｂ図は、また、第２図の電圧制御発振器
VCO３０を詳細に示している。VCO３０は第２
図及び第４図に示されたPLL２８の一部である。

第３図は、制御回路７０が最小位相スキヤツタ
を得るように等化器２４の最適な調節を与えるよ
うに使用されている本発明の位相スキヤツタ減少
回路の例を示している。制御回路７０は、好まし
くは、マイクロプロセツサ及びメモリ回路によつ
て構成される。それはライン７４を介して周波数
検出器４４から出力信号を受ける入力を有してい
る。この周波数検出器は第２図の４４のようなア
ナログ回路によつて構成されてもよい。または第
４図７１で示されるようなデジタル回路によつて
構成されてもよい。

第４図のデジタル周波数検出器７１は検出され
るべきスイツチング周波数を有する上述したデジ
タル位相検出器３２からのライン４０での出力信
号を受ける。ライン４０での信号はANDゲート
７５の１つの入力に与えられる。ANDゲート７
５の他の入力はライン７６の制御信号を受けるよ
うに接続される。この制御信号は、例えば100ミ
リ秒のような予め定められた時間期間の間ゲート
７５に与えられる。その時間期間の間、ライン４
０の双安定信号の転移はANDゲート７５の出力
７８に通過する。ライン７８での信号はデジタル
カウンタ７２に与えられ、それは上記予め定めら
れた時間期間の間に得られる転移の全数に対応す
るカウントを与える。カウンタ７２からの並列出
力ライン７４の出力信号はデイジタル位相検出器
３２のスイツチング周波数に対応する。従つて、
ライン７４の信号は等化される信号の位相スキヤ
ツタの量に対応する。

第３図に於いて、ライン７４でのカウンタ７４
からの出力信号はマイクロプロセツサ及びメモリ
回路７０に与えられる。次いでカウンタ７２は第
４図に示されるライン８０を介して零にリセツト
され、それはライン７６の制御信号に応じて他の
予め定められた期間の間オンにされるべく準備さ
れる。以上の動作サイクルは連続するか又は間欠
的に反覆せしめられる。

あるいは、アナログ周波数検出器４４が使用さ
れる時には、回路７０はライン７４のアナログ信
号を周知の態様でデジタル信号に変換するために
公知のアナログ対デジタル変換器（図示せず）を
含んでいてもよい。

等化器の調節に依存するものとして位相検出器
３２からの出力信号周波数と特性が第６図に示さ
れるように単調な関数ではないために、多数の試
行的な調節値を与えることが必要で、最適調節値
が最小位相スキヤツタに対応するように決定され
てもよい。このことは選択された範囲内で等化器
２４の制御入力２５，２７に多数の個別的な調節
信号値を逐次的に与えることによつて得られ、所
望の最適調節を決定してもよい。その最適調節値
は上述したように第６図の特性の点Ａに対応して
いる。

第３図の回路の動作の例は第７図に示されるフ
ローチヤートの例を参照して以下に記載される。
第７図のブロツク２２０によつて示されるよう
に、選択された制御電圧範囲内での予め定められ
た試行調節制御電圧値は回路７０によつて記憶さ
れ、その回路７０からライン２５を介して等化器
２４に与えられる。ライン２５の電圧は上述され
かつ第５Ａ図の電圧制御振巾応等化器の制御入力
によつて受けられる。ライン２５の各制御電圧値
に対する周波数検出器４４又は７１からの対応す
る出力信号が検出され、この検出された値はライ
ン７４を介してマイクロプロセツサ及びメモリ回
路７０のメモリに与えられて記憶される。フロー
チヤートのブロツク２２１によつて示されるよう
に、この記憶された出力信号値は互に比較され、
最小記憶値が見い出される。もし有効な最小記憶
値がフローチヤートのブロツク２２２によつて示
されるように第６図の特性曲線６５に於いて、Ａ
で表わされるような屈曲点に対応して見い出され
るならば、有効最小記憶値に対応する最適制御電
圧値は等化器２４を調節するようにライン２５を
介して与えられる。このような有効最小値が見い
出されなければ、上述した動作は有効最小値が決
定されるまでブロツク２２３によつて示されるよ
うに異なつた範囲内の異なつた組の制御電圧値
VCに対して反覆される。

好ましくは、マイクロプロセツサは上述した動
作をなすように周知の態様でプログラムされる。
等化器の調節に対して最適値を決定した後、マイ
クロプロセツサは第７図にブロツク２２４によつ
て示されるようにその最適値に制御入力２５を介
し等化器２４を自動的に設定する。

等化器が位相等化器１７１の可調入力に対応し
て第３図に示される附加的な制御入力２７のよう
な１つ以上の可調制御入力を有する場合に、上述
した動作はブロツク２２５によつて示されるよう
に各附加的な制御入力に対し反覆せしめられる。

上述の記載から明らかなように、第３図の実施
例に於いて、マイクロプロセツサは最小位相スキ
ヤツタ値を得るように等化器を調節するため最適
制御信号値を検出するようにプログラムされる。
等化器はその検出された値にマイクロプロセツサ
により自動的に調節される。

あるいは、第３図の制御回路７０は第１図又は
第２図に示されるように省略せしめられてもよ
く、デジタル周波数検出器７１の出力信号が可視
的又は可聴的な表示でモニタされてもよい。この
時に等化器２４は第１図に関連して上述したよう
にライン２５，２７により手動的に調節されても
よい。

【図面の簡単な説明】

第１図は本発明の位相スキヤツタ検出回路の好
適実施例を示すブロツク図である。第２図は第１
図の一部に対応するより詳細な図である。第３図
は本発明の位相スキヤツタ減小回路の好適実施例
を示すブロツク図である。第４図は第２図の一部
に対応する別の実施例である。第５Ａ図及び第５
Ｂ図は第１図の一部に対応する詳細な回路図であ
る。第６図は等化器の調節に依存するものとして
本発明の位相等化検出回路からの出力信号特性の
例を示す。第７図は第３図に示される回路の一部
によつて行われる動作のフローチヤートである。 図で、２４は等化器、２８はビツト同期回路、
４４は周波数検出器を示す。

Claims (1)

1. 【特許請求の範囲】 １ 一定ではない振巾応答及び／又は非線形位相
   応答を有するチヤンネルを介して伝送されるデジ
   タル信号の位相スキヤツタを検出する装置に於
   て、 (イ) 上記伝送される信号を受ける入力と出力とを
   有し、等化信号を与えかつ上記チヤンネル応答
   を補償する応答を有する等化回路と、 (ロ) 上記等化信号と同期した基準信号を与えるよ
   うに接続したフエーズロツクループにして、(a)
   基準クロツク信号を与える出力を有する基準ク
   ロツク信号発生手段及び(b)上記基準クロツク信
   号を受ける第１の入力と上記等化信号を受ける
   第２の入力とを具備し、これら入力信号間の位
   相差に対応する双安定出力を与えかつ上記基準
   クロツク信号の周波数を制御するため上記信号
   発生手段の制御入力に接続した出力を具備した
   位相検出手段を有したフエーズロツクループ
   と、 (ハ) 上記双安定出力信号の転移速度をモニタする
   ため上記位相検出手段の上記出力に接続した周
   波数検出手段と、 からなることを特徴とする上記装置。 ２ 特許請求の範囲第１項記載の装置に於いて、
   上記等化回路は上記振巾あるいは位相応答を調節
   するため制御信号を受ける制御入力を有してお
   り、上記装置は、更に、上記周波数検出手段の出
   力信号を受ける入力及び上記等化回路の上記制御
   入力に接続した出力を有する制御手段を具備して
   おり、上記制御手段は上記周波数検出手段から得
   られた最小入力信号値に対応する最適制御信号値
   を検出しかつ上記等化回路の上記制御入力に上記
   最適値を与えるようになつたことを特徴とする上
   記装置。 ３ 特許請求の範囲第２項記載の装置に於いて、
   上記制御手段はプログラマブル・マイクロプロセ
   ツサ及びメモリ手段であることを特徴とする上記
   装置。 ４ 特許請求の範囲第１項記載の装置に於いて、
   上記周波数検出手段は上記位相検出手段から得ら
   れた上記信号転移に対応する一定面積のパルスを
   与えるため上記位相検出手段の上記出力に接続し
   た入力を有する一定面積のパルス発生手段と上記
   一定面積のパルスを受ける入力を有する積分手段
   とを具備しており、上記積分手段は上記一定面積
   のパルスに比例する出力信号を与えるようになつ
   たことを特徴とする上記装置。 ５ 特許請求の範囲第１項記載の装置に於いて、
   上記周波数検出手段はゲート手段及びカウンタ手
   段を具備してなり、上記ゲート手段は上記位相検
   出手段の上記双安定出力信号を受ける第１の入力
   及び制御信号を受ける第２の入力を有し、かつ上
   記ゲート手段は上記カウンタ手段の入力に接続し
   た出力を有し、また上記ゲート手段は上記制御入
   力に与えられる制御信号に応じて上記カウンタ手
   段に上記双安定信号を与えるようになつたことを
   特徴とする上記装置。 ６ 特許請求の範囲第１項記載の装置に於いて、
   上記等化回路は上記周波数検出手段によりモニタ
   される上記双安定信号の上記転移の最小速度を得
   るように上記振巾又は位相応答を調節するため制
   御信号を受ける制御入力を有することを特徴とす
   る上記装置。 ７ 特許請求の範囲第６項記載の装置に於いて、
   上記等化回路はこの上記制御入力に対応する制御
   入力を有する電圧制御増巾手段を具備しており、
   上記制御信号は上記電圧制御増巾手段のゲインを
   調節しそれにより上記等化回路によつて与えられ
   る上記振巾応答を調節するように与えられること
   を特徴とする上記装置。 ８ 特許請求の範囲第６項記載の装置に於いて、
   上記周波数検出手段の出力信号を受ける入力と上
   記等化回路の上記制御入力に接続した出力とを有
   する制御手段が具備され、この制御手段は上記等
   化回路の上記制御入力にそれぞれの制御信号値を
   与えかつ上記周波数検出手段から得られた最小信
   号値に対応する最適制御信号値を検出するように
   なつたことを特徴とする上記装置。 ９ 特許請求の範囲第８項記載の装置に於いて、
   上記制御手段は上記等化回路の上記制御入力に上
   記検出された最適制御信号を与えるようになつた
   ことを特徴とする上記装置。 １０ 一定ではない振巾応答及び／又は非線形位
   相応答を有するチヤンネルを介して伝送されるデ
   ジタル信号の位相スキヤツタを減少する装置に於
   いて、 (イ) 上記伝送される信号を受ける入力及び制御入
   力を有し、等化信号を与えかつ上記チヤンネル
   応答を補償する応答を有する等化回路と、 (ロ) 上記等化信号と同期した基準信号を与えるよ
   うに接続したフエーズロツクループにして、(a)
   基準クロツク信号を与える出力を有する基準ク
   ロツク信号発生手段及び(b)上記基準クロツク信
   号を受ける第１の入力と上記等化信号を受ける
   第２の入力とを具備し、これら入力信号間の位
   相差に対応する双安定出力を与えかつ上記基準
   クロツク信号の周波数を制御するため上記信号
   発生手段の制御入力に接続した出力を具備した
   位相検出手段を有したフエーズロツクループ
   と、 (ハ) 上記双安定出力信号の転移速度をモニタする
   ため上記位相検出手段の上記出力に接続した周
   波数検出手段と、 (ニ) 上記周波数検出手段の出力信号を受ける入力
   を有しかつ上記周波数検出手段によりモニタさ
   れる上記双安定信号の上記転移の最小速度を得
   るように上記振巾又は位相応答を調節するため
   上記等化回路の上記制御入力に接続した出力を
   有する制御手段と、 からなることを特徴とする上記装置。 １１ 特許請求の範囲第１０項記載の装置に於い
   て、上記制御手段は上記等化回路の上記制御入力
   にそれぞれの制御信号値を与えかつこれら制御信
   号値に応じて上記周波数検出手段から得られたそ
   れぞれの出力信号値を検出して記憶するようにな
   つており、また上記制御手段は上記周波数検出手
   段からの最小出力信号値に対応する最適制御信号
   値を検出し、この最適制御信号値を上記等化回路
   の上記制御入力に与えるようになつたことを特徴
   とする上記装置。 １２ 特許請求の範囲第１０項記載の装置に於い
   て、上記制御手段はプログラマブル・マイクロプ
   ロセツサ及びメモリ手段であることを特徴とする
   上記装置。 １３ 一定ではない振巾応答及び／又は非線形位
   相応答を有するチヤンネルを介して伝送されるデ
   ジタル信号の位相スキヤツタを検出する方法に於
   いて、 (イ) 上記チヤンネルの応答を補償するように上記
   伝送される信号を等化すること、 (ロ) 上記等化信号と同期した基準クロツク信号を
   発生し、この基準クロツク信号と上記等化信号
   との間の位相差を検出しかつ上記位相差の極性
   に対応する双安定制御信号を発生し、上記基準
   クロツク信号の周波数を制御するためDC信号
   として上記双安定制御信号を与えること、 (ハ) 上記双安定信号の転移速度をモニタし、それ
   により位相スキヤツタの量をモニタすること、 よりなる上記方法。 １４ 一定ではない振巾応答及び／又は非線形位
   相応答を有するチヤンネルを介して伝送されるデ
   ジタル信号の位相スキヤツタを減少する方法に於
   いて、 (イ) 上記チヤンネルの応答を補償する等化応答を
   与えるように上記伝送される信号を等化するこ
   と、 (ロ) 上記等化信号と同期した基準クロツク信号を
   発生し、この基準クロツク信号と上記等化信号
   との間の位相差を検出しかつ上記位相差の極性
   に対応する双安定制御信号を発生し、上記基準
   クロツク信号の周波数を制御するためDC信号
   として上記双安定制御信号を与えること、 (ハ) 上記双安定信号の転移速度をモニタし、それ
   により位相スキヤツタの量をモニタすること、 (ニ) 上記双安定信号の上記モニタされる転移速度
   を最小にするように上記等化応答を変えるべく
   可変制御信号を与えること、 よりなる上記方法。 １５ 一定ではない振巾応答及び／又は非線形位
   相応答を有するチヤンネルを介して伝送されるデ
   ジタル信号の位相スキヤツタを減少する方法に於
   いて、 (イ) 上記チヤンネルの応答を補償する等化応答を
   与えるように上記伝送される信号を等化するこ
   と、 (ロ) 上記等化信号と同期した基準クロツク信号を
   発生し、この基準クロツク信号と上記等化信号
   との間の位相差を検出しかつ上記位相差の極性
   に対応する双安定制御信号を発生し、上記基準
   クロツク信号の周波数を制御するためDC信号
   として上記双安定制御信号を与えること、 (ハ) 上記双安定信号の転移速度をモニタし、それ
   により位相スキヤツタの量をモニタすること、 (ニ) 上記等化応答を変えるように可変制御信号を
   与えかつこれら制御信号値に応じて得られる上
   記転移速度をモニタすること、 (ホ) 最小のモニタ転移速度に対応する最適制御信
   号値を選択しかつこの最適制御信号値を上記等
   化応答の調節のために与えること、 よりなる上記方法。 １６ 特許請求の範囲第１５項記載の方法に於い
   て、上記(ニ)のステツプは上記制御信号値とこれら
   値に応じて得られた上記転移速度とをメモリ手段
   に記憶することを含み、上記(ホ)のステツプは上記
   記憶された転移速度を比較することと最小記憶転
   移速度に対応するものとして上記最適制御信号値
   を選択することとを含んだことを特徴とする上記
   方法。