JPH055866A

JPH055866A - アクテイブマトリクス基板の検査方法

Info

Publication number: JPH055866A
Application number: JP15916291A
Authority: JP
Inventors: Naoyuki Shimada; 尚幸島田; Toshihiro Yamashita; 俊弘山下; 裕 ▲高▼藤; Yutaka Takato
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1991-06-28
Filing date: 1991-06-28
Publication date: 1993-01-14

Abstract

(57)【要約】【構成】まずゲートバスライン１の選択によって当該行
の各絵素トランジスタ４をＯＮにし、この水平走査期間
内に各ソースバスライン２を順次選択することにより各
絵素容量３に所定の映像信号を順に書き込み、次に再び
ゲートバスライン１の選択によって当該行の各絵素トラ
ンジスタ４を導通させ、この水平走査期間内に各ソース
バスライン２を順次選択することにより各絵素容量３に
保持された映像信号を順に読み出し、この読み出した信
号を検査することによりアクティブマトリクス基板の良
否を判定する。【効果】駆動回路５、６やバスライン１、２のみならず
絵素トランジスタ４の良否まで迅速かつ確実に検査でき
るので、精度の高い検査が可能となり、しかも、アクテ
ィブマトリクス基板の状態で検査して不良箇所を確実に
特定することができるので、欠陥箇所の修正も容易に行
うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置等におけ
るアクティブマトリクス基板の検査方法に関する。

【０００２】

【従来の技術】液晶表示装置における駆動回路を内蔵し
た従来のアクティブマトリクス基板の構成を図７を用い
て説明する。アクティブマトリクス基板は、基板面に縦
横に交差して多数形成されたゲートバスライン（走査信
号線）１０１とソースバスライン（データ信号線）１０
２の各交差部に、それぞれ絵素容量１０３と絵素トラン
ジスタ（スイッチング素子）１０４とをマトリクス状に
配置したものである。各ゲートバスライン１０１は、ゲ
ート駆動回路１０５によって駆動され、当該行の各絵素
トランジスタ１０４のＯＮ／ＯＦＦを制御するようにな
っている。ソースバスライン１０２は、ソース駆動回路
１０６によってＯＮ／ＯＦＦを制御されるアナログスイ
ッチ１０７を介して、いずれかの映像信号線１０８に接
続されるようになっている。また、ソースバスライン１
０２は、当該列の各絵素トランジスタ１０４を介して対
応する絵素容量１０３にそれぞれ接続される。さらに、
各ソースバスライン１０２には、それぞれ付加容量１０
９が接続され、配線１１０によって各絵素容量１０３の
他方の電極とこの付加容量１０９の他方の電極が同一の
基準電位となるように構成されている。

【０００３】上記アクティブマトリクス基板は、まずゲ
ート駆動回路１０５が各ゲートバスライン１０１に順に
ＯＮ信号を出力し、このＯＮ信号が出力されたゲートバ
スライン１０１の行の全ての絵素トランジスタ１０４を
ＯＮとする。また、１のゲートバスライン１０１にＯＮ
信号が出力されている間に、ソース駆動回路１０６が各
アナログスイッチ１０７に順にＯＮ信号を出力する。す
ると、ＯＮとなったアナログスイッチ１０７に接続され
たソースバスライン１０２が対応する映像信号線１０８
に接続され、このソースバスライン１０２を介してＯＮ
となった絵素トランジスタ１０４に接続された絵素容量
１０３に映像信号が書き込まれる。また、このようにし
て絵素容量１０３に書き込まれた映像信号は、ゲート駆
動回路１０５が他の行のゲートバスライン１０１にＯＮ
信号を出力している間は、絵素トランジスタ１０４がＯ
ＦＦすることにより保持される。そして、ゲート駆動回
路１０５が全ての行のゲートバスライン１０１にＯＮ信
号を出力し終えると、再び最初の行から順にＯＮ信号を
出力して、以降この動作を繰り返す。

【０００４】液晶の透過率は、この動作の１周期の間に
おける印加電圧の実効値に依存する。従って、液晶表示
装置の表示品質を向上させるには、各絵素容量１０３に
映像信号を充分に書き込むと共に、この絵素容量１０３
の電荷が保持されるようにリーク電流をできるだけ低減
する必要がある。

【０００５】上記アクティブマトリクス基板は、液晶を
介して対向基板と向かい合わせに組み合わせて液晶表示
装置として実際に駆動可能となった後であれば、光学的
な検査による不良の検査を容易に行うことができる。し
かしながら、この状態でアクティブマトリクス基板が不
良であると判断された場合には、もはや不良箇所の修正
は不可能であり、しかも、対向基板との組み立て工程が
全くの無駄となってしまう。従って、アクティブマトリ
クス基板は、絵素トランジスタ１０４等の形成工程が終
わった段階で検査を行い、可能な場合は不良箇所の修正
を行った上で対向基板との組み立て工程に送り出せるよ
うにする必要がある。

【０００６】

【発明が解決しようとする課題】そこで、このようなア
クティブマトリクス基板を組み立て前に検査するため
に、図７に示すような検査回路１１１〜１１４を基板上
に形成することが考えられる。検査回路１１１、１１２
は、ゲート駆動回路１０５とソース駆動回路１０６にお
けるシフトレジスタの最終段の出力を検査パッド１１１
ａ、１１２ａに導くようにした回路である。従って、こ
れらの検査パッド１１１ａ、１１２ａの出力をモニタし
ながらゲート駆動回路１０５とソース駆動回路１０６を
動作させれば、これらの回路の良否を検査することがで
きる。

【０００７】また、検査回路１１３は、各ゲートバスラ
イン１０１をそれぞれスイッチ１１３ａを介し、一括し
て検査パッド１１３ｂに接続するようにした回路であ
る。さらに、検査回路１１４は、各ソースバスライン１
０２をそれぞれスイッチ１１４ａを介し、一括して検査
パッド１１４ｂに接続するようにした回路である。そし
て、これらのスイッチ１１３ａ、１１４ａは、検査パッ
ド１１３ｃ、１１４ｃによってＯＮ／ＯＦＦが制御され
るようになっている。従って、例えばゲートバスライン
１０１を検査する場合には、検査パッド１１３ｃにＯＮ
信号を印加してスイッチ１１３ａをＯＮとし、ゲート駆
動回路１０５を動作させれば、検査パッド１１３ｂの出
力により断線等の不良を発見することができる。また、
ソースバスライン１０２を検査する場合には、映像信号
線１０８に適当な信号を付加しておき、検査パッド１１
４ｃにＯＮ信号を印加してスイッチ１１４ａをＯＮと
し、ソース駆動回路１０６を動作させれば、検査パッド
１１４ｂの出力により断線等の不良を発見することがで
きる。

【０００８】ところが、この改良された検査方法は、ゲ
ート駆動回路１０５やソース駆動回路１０６の動作及び
ゲートバスライン１０１やソースバスライン１０２の良
否を検査するだけである。しかしながら、アクティブマ
トリクス基板では、膨大な数の絵素トランジスタ１０４
が形成されているため、この絵素トランジスタ１０４の
良否の方が製造上の歩留りに与える影響がより大きいも
のとなる。しかも、ゲートバスライン１０１やソースバ
スライン１０２の検査に使用する検査回路１１３、１１
４は、スイッチ１１３ａ、１１４ａを有するため、これ
らのトランジスタが不良を発生する可能性も少なくな
く、さらに、後にこれらのスイッチ１１３ａ、１１４ａ
を切り離す工程が必要になる場合もあった。

【０００９】このため、上述の検査方法では、アクティ
ブマトリクス基板の不良の原因の大きな割合を占める絵
素トランジスタ１０４が検査できず、充分な検査を行い
得ないという問題がある。しかも、検査回路１１３、１
１４自身の不良によって歩留りを却って悪化させるおそ
れもあり、検査コストも高く付くという問題も有してい
る。

【００１０】本発明は、上記事情に鑑み、各絵素容量に
一旦書き込んだデータを再び読み出して調べることによ
り、駆動回路やバスラインのみならず絵素トランジスタ
の良否まで検査可能となり、しかも不良箇所を確実に検
出することができるアクティブマトリクス基板の検査方
法を提供することを目的としている。

【００１１】

【課題を解決するための手段】本発明の検査方法は、縦
横に交差して形成された複数の走査信号線とデータ信号
線の各交差部にそれぞれスイッチング素子を介して絵素
容量を接続したアクティブマトリクス基板の検査方法に
おいて、該走査信号線の選択によって当該行の各スイッ
チング素子を導通させること、この間に各データ信号線
を順次選択することにより各絵素容量に所定の映像信号
を順に書き込むことこの各スイッチング素子を一旦遮断
した後に、再び該走査信号線の選択によって当該行の各
スイッチング素子を導通させること、この間に各データ
信号線を順次選択することにより各絵素容量に保持され
た映像信号を順に読み出すこと、この読み出した信号を
検査することにより良否を判定することを包含してお
り、そのことにより上記目的が達成される。

【００１２】前記アクティブマトリクス基板には、前記
走査信号線を駆動するための走査信号線駆動回路及び前
記データ信号線を駆動するためのデータ信号線駆動回路
の少なくとも一方が設けられているのが好ましい。

【００１３】前記映像信号の書き込み及び読み出しは映
像信号端子を介して行うようにするのが好ましい。

【００１４】

【作用】本発明によれば、まず走査信号線の選択によっ
て当該行の各スイッチング素子を導通させ、この間に各
データ信号線を順次選択することにより各絵素容量に所
定の映像信号を順に書き込む。すると、通常の表示の際
と同様に、各絵素容量には映像信号が電荷として保持さ
れる。

【００１５】そして、一旦各スイッチング素子を遮断
し、例えば他の行の各絵素容量にも映像信号を書き込ん
だ後に、再び当該走査信号線の選択によってこの行の各
スイッチング素子を導通させ、この間に各データ信号線
を順次選択することにより各絵素容量に保持された映像
信号を順に読み出す。この映像信号は、書き込み時に使
用した映像信号線から読み出すことができる。また、こ
の映像信号は、保持されていた絵素容量ごとにシーケン
シャルに読み出される。

【００１６】このようにして読み出した映像信号は、例
えば元の映像信号と比較する等の検査によって、この映
像信号の通過経路を選択する走査信号線駆動回路やデー
タ信号線駆動回路の動作の良否及び走査信号線の良否、
並びに通過経路となるデータ信号線の良否及びアナログ
スイッチやスイッチング素子の動作の良否を検出するこ
とができる。しかも、異常が現れた映像信号の読み出し
時系列上での位置を検出すれば、この映像信号を保持し
ていた絵素容量を特定することができる。従って、例え
ばスイッチング素子の不良が原因であるような場合に
は、その不良となった絵素トランジスタを特定すること
ができる。また、特定の行又は列上の絵素容量が保持し
ていた映像信号に異常が発生した場合には、その映像信
号の経路上のバスラインやアナログスイッチ又はその経
路を選択するための駆動回路の不良が原因であると判断
することができる。

【００１７】この結果、本発明の検査方法によれば、ア
クティブマトリクス基板の状態で駆動回路やバスライン
のみならずスイッチング素子の良否まで、実際の駆動状
態に則した検査が可能となり、しかも不良箇所を確実に
特定することができるようになる。

【００１８】走査信号線駆動回路又はデータ信号線駆動
回路がアクティブマトリクス基板上に形成されていない
場合には、上述のような検査を行う際の各信号線に対す
る信号の印加が困難である。しかし、走査信号線駆動回
路又はデータ信号線駆動回路が同一基板上に形成されて
いれば、信号の印加が容易であり、準備すべき信号線が
少なくて済むという利点がある。

【００１９】

【実施例】本発明を実施例について以下に説明する。

【００２０】本実施例の検査対象となるアクティブマト
リクス基板は、図１に示すように、基板面上にｎ行ｍ列
で形成されたゲートバスライン（走査信号線）１とソー
スバスライン（データ信号線）２の各交差部に、それぞ
れ絵素容量３と絵素トランジスタ（スイッチング素子）
４とをマトリクス状に配置したものである。絵素容量３
は、絵素トランジスタ４を通じて書き込まれた映像信号
を保持するためのものであり、この映像信号の電荷によ
って液晶を駆動することになる。各ゲートバスライン１
は、ゲート駆動回路５によって駆動され、当該行の各絵
素トランジスタ４のＯＮ／ＯＦＦを制御するようになっ
ている。このゲート駆動回路５は、同一基板上に形成さ
れたシフトレジスタによって構成され、外部からの電源
によって駆動されると共に、同じく外部からのスタート
信号及びクロック等によって制御される。

【００２１】ソースバスライン２は、ソース駆動回路６
によってＯＮ／ＯＦＦを制御されるアナログスイッチ７
を介して、３本のうちのいずれかの映像信号線８に接続
される。また、ソースバスライン２は、当該列の絵素ト
ランジスタ４を介して各絵素容量３に接続される。さら
に、各ソースバスライン２には、寄生容量が存在し、こ
れで足りない場合には必要に応じてそれぞれ付加容量９
が接続され、配線１０によって各絵素容量３の他方の電
極とこの付加容量９の他方の電極とを接地ＧＮＤに接続
するようになっている。そして、この寄生容量と付加容
量９によってソースバスライン２上に映像信号を保持す
ることができる。ソース駆動回路６は、同一基板上に形
成されたシフトレジスタによって構成され、外部からの
電源によって駆動されると共に、同じく外部からのスタ
ート信号及びクロック等によって制御される。３本の映
像信号線８は、外部から端子８ａを介してそれぞれＲＧ
Ｂの各３原色の映像信号を入力する信号線である。ま
た、端子８ｂは、検査用の映像信号を入力するために使
用される。なお、１１は、この映像信号線上の寄生容量
を示す。

【００２２】図２に上記アクティブマトリクス基板にお
ける１の絵素容量３についての書き込み読み出し経路の
等価回路を示す。この絵素容量３は、ゲートバスライン
１によって制御される絵素トランジスタ４を介してソー
スバスライン２に接続されている。ソースバスライン２
には、付加容量９と図示しない寄生容量が存在する。ソ
ースバスライン２は、ソース駆動回路６によって制御さ
れるアナログスイッチ７を介して映像信号線８に接続さ
れている。映像信号線８には、寄生容量１１が存在す
る。そして、アクティブマトリクス基板の検査時には、
映像信号線８の端子８ａにスイッチ１２を介してバッフ
ァ回路１３とＡ／Ｄ変換器１４とコンピュータ１５が接
続される。また、映像信号線８の端子８ｂには、スイッ
チ１６を介して所定の映像信号が入力されるようになっ
ている。なお、１７は、端子８ａに接続された検査用の
回路の寄生容量を示す。

【００２３】上記アクティブマトリクス基板を検査する
場合には、まず図３に示すように、制御信号ＲｗのＨレ
ベルに基づいてスイッチ１６を接続して、端子８ｂに交
流パルス状の映像信号Ｒを入力する。なお、ここでは、
ＲＧＢの３種類の映像信号を代表して映像信号Ｒのみを
示しているが、他の映像信号も同様の手順により検査す
ることができる。次に、ゲート駆動回路５を動作させて
各ゲートバスライン１（Ｙ₁〜Ｙ_n）に順次１水平走査期
間（１Ｈ）だけＨレベルとなるゲート信号を送ると、各
行の絵素容量３（Ｐ(1,1) 〜Ｐ(1,n) ）が順に映像信号
を書き込まれる。そして、全てのゲートバスライン１に
ゲート信号が送られ１垂直走査期間（フィールド）の走
査が終了すると、書き込み動作が完了する。

【００２４】この図３に示した垂直走査期間中の１水平
走査期間の動作のみを図４に基づいてさらに詳しく説明
する。なお、１水平走査期間は、ここでは８０μｓであ
る。各水平走査期間には、ソース駆動回路６を動作さ
せ、アナログスイッチ７に制御信号（Ｘ₁〜Ｘ_m、ただ
し、図面は映像信号Ｒだけのため２つおきに示してい
る）を送って、これを順次ＯＮにする。すると、映像信
号線８からの映像信号がこのアナログスイッチ７を介し
てソースバスライン２の付加容量９等に充電される。ま
た、この時には既にソースバスライン２と交差するいず
れかのゲートバスライン１に接続された１の絵素トラン
ジスタ４がＯＮとなっているので、当該絵素の絵素容量
３にも映像信号が書き込まれる。ただし、図４に示すよ
うに、アナログスイッチ７のＯＮに伴って直ちにソース
バスライン２（Ｓ₁〜Ｓ_m）への映像信号の充電は行われ
るが、絵素トランジスタ４を介したこの絵素容量３（Ｐ
(1,1) 〜Ｐ(m,1) ）への書き込みは、時定数が長いた
め、アナログスイッチ７がＯＦＦとなった後も継続され
る。従って、１水平走査期間の最後に書き込みが行われ
る絵素容量３の書き込み時間を確保するために、ソース
駆動回路６が最初の制御信号を出力するまでの期間、及
び最後の制御信号を出力した後の期間に充分な時間の余
裕を設けている。

【００２５】上記のようにして全ての絵素容量３に映像
信号を書き込むと、図５に示すように、制御信号Ｒｗの
Ｌレベルに基づいてスイッチ１６を開放すると共にスイ
ッチ１２を接続して、端子８ａから信号をバッファ回路
１３に出力できるようにする。なお、制御信号Ｒｗは、
後の図６で説明するように実際には完全にＬレベルには
ならず、高速でＨ／Ｌを繰り返している。また、端子８
ｂの映像信号Ｒは接地ＧＮＤのＬレベルに固定する。次
に、ゲート駆動回路５を動作させて各ゲートバスライン
１（Ｙ₁〜Ｙ_n）に順次１水平走査期間だけＨレベルとな
るゲート信号を送る。すると、ゲート信号が送られて来
た各ゲートバスライン１に接続された絵素トランジスタ
４がＯＮとなって当該絵素容量３に保持されていた映像
信号がソースバスライン２に読み出されることになる。
そして、全てのゲートバスライン１にゲート信号が送ら
れ１垂直走査期間の走査が終了すると、読み出し動作が
完了する。

【００２６】この図５に示した垂直走査期間における１
水平走査期間の動作を図６に基づいてさらに詳しく説明
する。各水平走査期間には、ソース駆動回路６を動作さ
せ、アナログスイッチ７に制御信号（Ｘ₁〜Ｘ_m）を送っ
て、これを順次ＯＮにする。すると、既に絵素容量３か
らソースバスライン２に読み出されていた映像信号がこ
のアナログスイッチ７を介して順次映像信号線８に至
り、端子８ａ及びスイッチ１２を通ってバッファ回路１
３に送られる。そして、バッファ回路１３で増幅された
映像信号Ｒｒは、Ａ／Ｄ変換器１４でディジタル信号に
変換されてコンピュータ１５に入力されることになる。
なお、アナログスイッチ７を制御する制御信号（Ｘ₁〜
Ｘ_m）は、映像信号線８に対して２本おきに出力される
ので、前後の制御信号の間にはある程度の間隙が開く。
そこで、この制御信号の各間隙によりアナログスイッチ
７がＯＦＦとなるたびに、前記制御信号ＲｗがＨレベル
となって、スイッチ１２、１６を切り換え、映像信号線
８の寄生容量１１に残留した映像信号を消去するように
している。

【００２７】コンピュータ１５では、時系列で送られて
来るディジタルの映像信号Ｒｒを順次所定のメモリに記
憶すると共に、これを所定のパターンと比較する。そし
て、ゲート駆動回路５、ソース駆動回路６及びアナログ
スイッチ７並びに絵素トランジスタ４の動作に異常がな
く、ゲートバスライン１やソースバスライン２に断線等
が発生していなければ、この映像信号Ｒｒは図６に示し
たような周期的なパルスとなり、正常であるとの判断を
行うことができる。しかし、例えば一部の絵素トランジ
スタ４が正常動作しなかった場合には、映像信号Ｒｒに
おける時系列上の対応位置のパルスが欠けた状態とな
り、これによってアクティブマトリクス基板の不良を検
出することができる。また、映像信号Ｒｒにおけるこの
パルスが欠けた時系列上の位置を検出することにより、
欠陥のある絵素トランジスタ４を特定することができ、
これによってレーザ等による修正作業も容易になる。

【００２８】また、本実施例の検査方法によれば、アク
ティブマトリクス基板全体の書き込みと読み出しに２垂
直走査期間だけの時間を要し、約３０分の１秒の短時間
で検査を完了することができる。ただし、実際のアクテ
ィブマトリクス基板では、絵素容量３が約０．２ｐＦ、
ソースバスライン２の付加容量９（寄生容量を含む）が
約５〜１０ｐＦ、映像信号線８の寄生容量１１が約１０
〜２０ｐＦ程度となる。従って、５Ｖの映像信号を書き
込んだ場合、読み出した映像信号ｒは約４０ｍＶとな
り、完全な断線やリークを検出することは可能である
が、微妙な欠陥の検出は困難な場合が生じる。そこで、
上記２垂直走査期間による映像信号の書き込み読み出し
動作を例えば１０〜１００回程度繰り返し、コンピュー
タ１５によって同一絵素容量３から読み出した映像信号
同士を順次加算することによりＳ／Ｎ比を向上させ、時
定数が駆動のタイミングと同程度となるリーク等の微妙
な欠陥の検出も可能にすることができる。そして、この
場合であっも、全ての検査に要する時間は、僅かに数分
の１秒〜数秒程度であり、効率的な検査を行うことがで
きる。

【００２９】以上説明したように、本実施例の検査方法
によれば、アクティブマトリクス基板を駆動回路５、６
やバスライン１、２等だけでなく絵素トランジスタ４の
動作まで迅速かつ確実に検査することができるようにな
る。しかも、実際に映像信号を絵素容量３に書き込んで
検査を行うため、映像信号の書き込みや保持に伴う全て
の機能について一括して効率的な検査を行うことができ
る。また、絵素トランジスタ４等の各絵素ごとの欠陥で
あれば、この位置を確実に特定することができ、駆動回
路５、６やバスライン１、２の欠陥の場合には、読み出
した映像信号に発生する異常箇所の分布を調べることに
より、その欠陥箇所を高い精度で推定することもでき
る。ただし、検査の効率化のために、駆動回路５、６に
付いては別途他の方法による検査を実施してもよい。

【００３０】なお、本実施例では、各絵素容量３に書き
込む映像信号を１水平走査期間ごとに反転する交流パル
ス信号とし、１行の書き込みが行われるたびに各絵素容
量３の保持動作を行うようにしていたが、本発明は、こ
のような駆動方法に限定されるものではなく、例えば一
定の映像信号を全ての絵素容量３に書き込んでから保持
動作を行い、その後映像信号を順次読み出すようにする
こともできる。

【００３１】また、本実施例では、アクティブマトリク
ス基板の外部に検査用のスイッチ１２、１６やバッファ
回路１３等を接続する構成としたが、これらの回路もゲ
ート駆動回路５やソース駆動回路６と共に同一基板上に
形成して検査を行うようにすることができる。このスイ
ッチ１２、１６は、多結晶ＳｉＴＦＴによるＣＭＯＳ回
路によって構成することができる。バッファ回路１３
は、オペアンプやソースフォロワ等の回路によって構成
することができる。また、このバッファ回路１３は、入
力インピーダンスを絵素トランジスタ４のＯＮ抵抗より
も高くし、入力容量を絵素容量３よりも小さくして、電
圧利得を１以上、望ましくは絵素容量３に対するソース
バスライン２の容量（付加容量９）の比より多くすれ
ば、精度の高い検出が可能となる。

【００３２】さらに、本実施例では、３本の映像信号線
８を有するアクティブマトリクス基板を用いて説明を行
ったが、本発明はこれに限定されるものではなく、上記
図６で示した制御信号Ｒｗによる寄生容量１１の除去が
可能な構成であればどのようなものであっても実施可能
である。

【００３３】図２の等価回路に於いて、ソースバスライ
ン２とグランドとの間、及びバッファ１３の入力部とグ
ランドとの間に電位をリフレッシュするためのスイッチ
を設けるようにしてもよい。この場合、これらのスイッ
チはスイッチ１２、１６と同様にＣＭＯＳＦＥＴにより
構成することが出来る。

【００３４】

【発明の効果】以上の説明から明らかなように、本発明
のアクティブマトリクス基板の検査方法によれば、駆動
回路やバスラインのみならず絵素トランジスタの良否ま
で迅速かつ確実に検査できるので、精度の高い検査が可
能となり、しかも、アクティブマトリクス基板の状態で
検査して不良箇所を確実に特定することができるので、
欠陥箇所の修正も容易に行うことができるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すものであって、アクテ
ィブマトリクス基板のブロック図である。

【図２】本発明の一実施例を示すものであって、１の絵
素容量についての書き込み読み出し経路を示す等価回路
である。

【図３】本発明の一実施例を示すものであって、映像信
号書き込み時における垂直走査期間の各信号を示すタイ
ムチャートである。

【図４】本発明の一実施例を示すものであって、映像信
号書き込み時における水平走査期間の各信号を示すタイ
ムチャートである。

【図５】本発明の一実施例を示すものであって、映像信
号読み出し時における垂直走査期間の各信号を示すタイ
ムチャートである。

【図６】本発明の一実施例を示すものであって、映像信
号読み出し時における水平走査期間の各信号を示すタイ
ムチャートである。

【図７】アクティブマトリクス基板のブロック図であ
る。

【符号の説明】

１ゲートバスライン（走査信号線）２ソースバスライン（データ信号線）３絵素容量４絵素トランジスタ（スイッチング素子）５ゲート駆動回路６ソース駆動回路１２スイッチ１５コンピュータ１６スイッチ

Claims

【特許請求の範囲】【請求項１】縦横に交差して形成された複数の走査信号
線とデータ信号線の各交差部にそれぞれスイッチング素
子を介して絵素容量を接続したアクティブマトリクス基
板の検査方法において、該走査信号線の選択によって当
該行の各スイッチング素子を導通させること、この間に
各データ信号線を順次選択することにより各絵素容量に
所定の映像信号を順に書き込むことこの各スイッチング
素子を一旦遮断した後に、再び該走査信号線の選択によ
って当該行の各スイッチング素子を導通させること、こ
の間に各データ信号線を順次選択することにより各絵素
容量に保持された映像信号を順に読み出すこと、この読
み出した信号を検査することにより良否を判定すること
を包含するアクティブマトリクス基板の検査方法。【請求項２】前記アクティブマトリクス基板には前記走
査信号線を駆動するための走査信号線駆動回路及び前記
データ信号線を駆動するためのデータ信号線駆動回路の
少なくとも一方が設けられている請求項１に記載の検査
方法。【請求項３】前記映像信号の書き込み及び読み出しは映
像信号端子を介して行う請求項１に記載の検査方法。