JPH0559459B2 - - Google Patents

Info

Publication number
JPH0559459B2
JPH0559459B2 JP61092898A JP9289886A JPH0559459B2 JP H0559459 B2 JPH0559459 B2 JP H0559459B2 JP 61092898 A JP61092898 A JP 61092898A JP 9289886 A JP9289886 A JP 9289886A JP H0559459 B2 JPH0559459 B2 JP H0559459B2
Authority
JP
Japan
Prior art keywords
input
execution program
output means
name
logical name
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61092898A
Other languages
English (en)
Other versions
JPS62248056A (ja
Inventor
Hirochika Kishimoto
Minoru Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9289886A priority Critical patent/JPS62248056A/ja
Publication of JPS62248056A publication Critical patent/JPS62248056A/ja
Publication of JPH0559459B2 publication Critical patent/JPH0559459B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子計算機システムなど複数の入
力/出力手段を備えるシステムに好適に用いら
れ、実行プログラムによつて指定される入力/出
力手段を動的に変更するようにした入力/出力手
段の変更方式に関する。
従来技術 一般に、入力/出力装置がそれぞれ複数接続さ
れたたとえば電子計算機システム(たとえばプリ
ンタが複数台接続されたシステム)などにおい
て、これらの入力/出力装置などの動作を管理す
るオペレーテイングシステム(以下、OSと略称
する)が用いられており、このOSに規定されて
各種の実行プログラムが起動される。
従来では、このような電子計算機システムにお
いて、各種の実行プログラムを作成するに当たつ
て、データの印字出力などが必要とされる場合に
は、当該システムに備えられる複数台の印字装置
のうち、いずれの印字装置を用いて印字出力を行
なうかを、各実行プログラム内において記述して
いた。このような記述がなされた実行プログラム
が起動されると、前記OSは当該実行プログラム
によつて指定された印字装置を、当該実行プログ
ラムのデータなどの印字出力用に割付け、印字動
作などを行なつていた。
発明が解決しようとする問題点 上述したような従来技術では、各実行プログラ
ムを作成するに当たつて、当該実行プログラムが
起動されるOSおよびシステム構成に規定されて、
印字装置などの入力/出力装置を指定する必要が
あり、各実行プログラムの作成において多大な負
担となつていた。また上述したように各実行プロ
グラムにおいて指定した印字装置は、その実行プ
ログラムに固有となつてしまい、当該システムの
各入力/出力装置の使用状況に即して、各実行プ
ログラムによるデータの印字出力が行なわれる印
字装置を切換えることは不可能であつた。したが
つてこのようなシステムの利便性の向上に、限界
が課されていた。
本発明の目的は、上述の問題点を解決し、実行
プログラムの作成時において、当該実行プログラ
ムが用いられるシステムの入力/出力手段の構成
に配慮を払う必要がなく、また必要に応じて各実
行プログラムに割付けられる入力/出力手段を、
複数の手段の間で切換えるようにできる入力/出
力手段の変更方式を提供することである。
問題点を解決するための手段 本発明は、制御手段1と、 制御手段1の動作を規定する実行プログラムが
格納される記憶手段5と、 制御手段1によつて動作を制御される複数の入
力/出力手段2,3とを含み、 記憶手段5には、実行プログラムで指示され各
入力/出力手段2,3を規定する論理名14と、
各入力/出力手段2,3に固有に与えられる装置
番号15と、論理名と対応付けられるフアイル名
16とがストアされる記憶領域11が備えられ、 論理名によつて入力/出力手段2,3を指示す
る実行プログラムが起動されると、前記記憶領域
12を検索し、論理名に対応するフアイル名が割
付けられているとき、そのフアイル名と対応する
装置番号16を有する入力/出力手段2,3に対
し、情報の授受を可能にし、 この記憶領域11の内容を変更するための命令
を用意して、実行プログラムのプログラム内容を
変更することなく、その命令を実行し、その命令
中の論理名に対応する新たなフアイル名を変更し
て登録し、この後、論理名を有する実行プログラ
ムを起動したとき、この論理名で指定される入
力/出力手段の装置番号の変更が行われることを
特徴とする入力/出力手段の変更方式である。
作 用 本発明に従う記憶手段には、実行プログラムで
指示され、各入力/出力手段を指定する論理名1
4と装置番号15と、フアイル名16とが対応付
けられる記憶領域が設定される。実行プログラム
の起動に先立つて、この記憶領域に対し読出し/
書込みを行ない、実行プログラムのプログラム内
容を変更することなく、命令中の論理名に対応す
る新たなフアイル名を登録することが容易に可能
であり、当該実行プログラムが用いられるシステ
ムの構成に配慮を払うことなく、実行プログラム
を作成することができる。また実行プログラムの
起動に先立つて、前述したように前記記憶領域に
対し、読出し/書込みを行なうようにすれば、必
要に応じて当該実行プログラムのデータ出力など
が行なわれる入力/出力手段を任意に変更するこ
とができる。
実施例 第1図は本発明の一実施例のたとえば電子計算
機システムの構成を示すブロツク図である。第1
図を参照して、本実施例の構成について説明す
る。この電子計算機システムには、中央処理装置
(以下CPUと略称する)1と、電子計算機システ
ム全体の制御を行なう制御コンソール(キーボー
ドおよび陰極線管(CRT)を含む)2と、この
ようなシステムの一般的利用者が使用可能なたと
えば複数のキーボード3cと、たとえば各種プリ
ンタ3aなどの印字装置と、CRT(陰極線管)3
bなどとが、共通なライン4に接続される。上述
の参照符3a,3b,3cを総括的に参照符3で
表すと、前述の制御コンソール2と、キーボード
3cと、各種プリンタ3aと、CRT3dとは、
入力/出力手段2,3を構成する。
一方、このライン4には、CPU1によつて即
時アクセス可能な記憶手段である内部メモリ5が
接続される。この内部メモリ5は、ランダムアク
セスメモリ(RAM)やリードオンリメモリ
(ROM)などによつて構成され、実行プログラ
ム格納領域6とOS格納領域7とが備えられる。
OS格納領域7に格納されたOSには、本システム
内のプリンタの割付け状態の管理などを行なうプ
リンタ管理サービスモジユール(以下PMSと略
称する)8が含まれ、またこのPMS8によつて
管理される後述されるプリント制御テーブルを含
むデバイス割付けテーブル9が備えられる。前記
ライン4には記憶手段を構成するフロツピーデイ
スクおよびデイスクドライブ装置などから成る外
部記憶装置10が接続される。
第2図は第1図示のデバイス割付けテーブル9
の構成を示す図であり、第3図はデバイス割付け
テーブル9のプリンタ制御テーブル11の構成を
示す図である。第2図および第3図を参照して、
デバイス割付けテーブル9およびプリンタ制御テ
ーブル11の構成について説明する。デバイス割
付けテーブル9は第1図に示したように、複数の
プリンタ3aがそれぞれ実行プログラムとの関連
において設定される割付け状態が記述されるプリ
ンタ制御テーブル11、同様のCRT端末制御テ
ーブル12、同様のキーボード制御テーブル17
および、および前記制御コンソール2の割付け状
態が記述されるコンソール制御テーブル13など
を含んで構成される。また各テーブル13,1
2,11,16,…には、それぞれ制御コンソー
ル2,CRT端末3b、プリンタ3aおよびキー
ボード3cなどの入力/出力装置の種類を示すデ
バイス番号「0」,「1」,「2」,「3」,…が与え
られる。
プリンタ制御テーブル11は第3図1に示すよ
うに、各実行プログラムの中で入力/出力装置を
指示するために用いられる論理名「PRT00」,
「PRT01」,「PRT02」,…が格納される論理名格
納領域14と、第1図示の電子計算機システムに
備えられるたとえば4台のプリンタ3aに固有に
与えられ、各プリンタ3aを区別するために用い
られるプリンタ装置番号「1」,「2」,「3」,
「4」が格納される装置番号格納領域15と、各
プリンタ装置番号と固有の対応関係を有し、前記
論理名と対応付けられ、たとえば以下の形式を有
するフアイル名「/dev/prt0」,「/dev/prt1」,
…が格納されるフアイル名格納領域16とを含
む。第1図示の電子計算機システムが起動された
ときには、プリンタ制御テーブル11の内容は第
3図1図示のように、予め初期設定される。
第4図は第1図示の電子計算機システムにおい
て、一実行プログラムを起動したとき、印字出力
を行なう命令があつた場合の処理を説明するフロ
ーチヤートである。第1図〜第4図を参照して、
この場合の処理について説明する。この実施例に
おける電子計算機システムにおける実行プログラ
ムにおいては、入力/出力デバイスの指定は第3
図1に示す論理名のいずれかを用いて行なう。
したがつてこのような論理名によつて入力/出
力装置を指示する実行プログラムが起動される
と、第4図ステツプn1においてCPU1は、当該
論理名に関して第2図示のデバイス割付けテーブ
ル9を検索する。続いてステツプn2において、
このデバイス割付けテーブル9に、当該論理名に
対応する第3図1図示のフアイル名が設定されて
いるかどうかの判断を行なう。判断が肯定であれ
ば、処理はステツプn3に移り、当該論理名(た
とえば「PRT00」)に対するフアイル名(たとえ
ば前記「/dev/prt0」)と対応するプリンタ装置
番号(「1」)を有する入力/出力装置に対し、情
報の授受を可能にする。
前記ステツプn2において判断が否定であれば、
当該論理名に対応するフアイル名がが割付けられ
ていないことになり、このとき処理はステツプ
n4に移り、第3図1図のデバイス割付けテーブ
ル9の初期設定されたフアイル名(たとえば論理
名「PRT00」)に対してはフアイル名「/dev/
prt0」)に対応する装置と情報の授受を可能にす
る。前記ステツプn3,n4以降の当該実行プログ
ラムにおける入力/出力処理は、それぞれのステ
ツプで設定されたフアイル名に対応する入力/処
理装置によつて行なわれる。
第5図は第3図1に示すたとえばプリンタ制御
テーブル11の内容を変更する操作を説明するフ
ローチヤートである。本実施例において、このよ
うな操作を実行するために、第1図示の電子計算
機システムにおいてたとえば命令「passign」を
用意する。この命令は、下記の形式に基づいて用
いられる。
「passign PRT00 /dev/prti」 (i=0,1,2,…) この命令「passign」の実行は、入力/出力装
置を変更しようとする実行プログラムのプログラ
ム内容を変更することなく、それとは独立に実行
される。
第5図のステツプm1において、たとえば命令 「passign PRT00 /dev/prt1」 を入力し実行する。CTU1はステツプm2におい
て上記命令中の論理名「PRT00」に関して、デ
バイス割付けテーブル9を検索する。ステツプ
m3においてデバイス割付けテーブル9の当該論
理名「PRT00」に、入力/出力装置を指定する
フアイル名が割付けられているかどうかの判断を
行なう。この判断が肯定であれば(たとえば第3
図1図示のように、論理名「PRT00」にはフア
イル名「/dev/prt0」が割付けられている場合
を想定する)処理はステツプm4に移り、デバイ
ス割付けテーブル9中のプリンタ制御テーブル1
1において割付けられていたフアイル名「/
dev/prt0」を削除する。
次に上記形式で与えられた命令「passign」に
よつて、論理名「PRT00」に新たに割付けられ
るフアイル名「/dev/prt1」を、フアイル名格
納領域16に新たに登録する。
上述した一連の処理によつてプリンタ制御テー
ブル11は、第3図の1図示の状態から第3図2
図示の状態に変更される。したがつてこの後、第
1図示の電子計算機システムにおいて、論理名
「PRT00」を有する実行プログラム起動したと
き、この論理名「PRT00」で指定される出力手
段3中のたとえばプリンタ3aは、第3図1に示
す装置番号「1」から装置番号「2」の装置に変
更される。
前記ステツプm3において判断が否定であれば
当該論理名「PRT00」に対応するフアイル名格
納領域16は言わば空欄であり、したがつて前記
ステツプm4を経ることなくステツプm5に移り、
当該空欄部分に対して前記ステツプm5の処理を
実行すればよい。以上のようにして本実施例で
は、上記の形式で示した命令「passign」を用意
することによつて、個々の実行プログラムの内容
を変更することなく、当該実行プログラムによつ
て指定される入力/出力装置を任意に変更するこ
とができる。
効 果 以上のように本発明に従えば、制御手段と、制
御手段の動作を規定する実行プログラムなどが格
納される記憶手段と、制御手段に動作を制御させ
る複数の入力/出力手段とを含むシステムにおい
て、記憶手段には実行プログラムで指示された各
入力/出力手段を指定する論理各14と、装置番
号15と、フアイル名16とを対応付けてストア
する記憶領域11を備えるようにしている。また
この記憶領域に対し、実行プログラムの起動に先
立つて読出し/書込みを行なうようにした。
したがつて実行プログラムでは、入力/出力手
段を指示するにあたり、記憶領域11の内容を変
更するための命令を用意して実行プログラムのプ
ログラム内容を変更することなく、実行し、その
命令中の論理名に対応する新たなフアイル名を登
録すればよい。このようにして実行プログラムの
入力/出力操作に関する負担を軽減することがで
きるとともに、必要に応じて所定の実行プログラ
ムで採用される入力/出力手段を変更するように
できるので、このような入力/出力手段が含まれ
るシステムの利便性が格段に向上される。
【図面の簡単な説明】
第1図は本発明の一実施例の電子計算機システ
ムの構成を示すブロツク図、第2図はデバイス割
付けテーブル9の構成を示す図、第3図はプリン
タ制御テーブル11の構成を示す図、第4図は一
実行プログラムを起動して入力/出力を行なう際
の操作を示すフローチヤート、第5図は本発明の
一実施例のプリンタ制御テーブル11の変更操作
を説明するフローチヤートである。 1……CPU、2……入力手段、3a……プリ
ンタ、5……内部メモリ、8……PMS、9……
デバイス割付けテーブル、11……プリンタ制御
テーブル、14……論理名格納領域、15……装
置番号格納領域、16……フアイル名格納領域。

Claims (1)

  1. 【特許請求の範囲】 制御手段1と、 制御手段1の動作を規定する実行プログラムが
    格納される記憶手段5と、 制御手段1によつて動作を制御される複数の入
    力/出力手段2,3とを含み、 記憶手段5には、実行プログラムで指示され各
    入力/出力手段2,3を規定する論理名14と、
    各入力/出力手段2,3に固有に与えられる装置
    番号15と、論理名と対応付けられるフアイル名
    16とがストアされる記憶領域11が備えられ、 論理名によつて入力/出力手段2,3を指示す
    る実行プログラムが起動されると、前記記憶領域
    12を検索し、論理名に対応するフアイル名が割
    付けられているとき、そのフアイル名と対応する
    装置番号16を有する入力/出力手段2,3に対
    し、情報の授受を可能にし、 この記憶領域11の内容を変更するための命令
    を用意して、実行プログラムのプログラム内容を
    変更することなく、その命令を実行し、その命令
    中の論理名に対応する新たなフアイル名を変更し
    て登録し、この後、論理名を有する実行プログラ
    ムを起動したとき、この論理名で指定される入
    力/出力手段の装置番号の変更が行われることを
    特徴とする入力/出力手段の変更方式。
JP9289886A 1986-04-22 1986-04-22 入力/出力手段の変更方式 Granted JPS62248056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9289886A JPS62248056A (ja) 1986-04-22 1986-04-22 入力/出力手段の変更方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9289886A JPS62248056A (ja) 1986-04-22 1986-04-22 入力/出力手段の変更方式

Publications (2)

Publication Number Publication Date
JPS62248056A JPS62248056A (ja) 1987-10-29
JPH0559459B2 true JPH0559459B2 (ja) 1993-08-31

Family

ID=14067282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9289886A Granted JPS62248056A (ja) 1986-04-22 1986-04-22 入力/出力手段の変更方式

Country Status (1)

Country Link
JP (1) JPS62248056A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703368B2 (ja) * 1988-10-06 1998-01-26 株式会社東芝 試験用出力装置切換装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106971A (en) * 1980-12-24 1982-07-03 Fujitsu Ltd Coupling processing system for application program for terminal equipment
JPS58195230A (ja) * 1982-05-10 1983-11-14 Hitachi Ltd チヤネル制御装置
JPS59112325A (ja) * 1982-12-20 1984-06-28 Hitachi Ltd 電子計算機システム

Also Published As

Publication number Publication date
JPS62248056A (ja) 1987-10-29

Similar Documents

Publication Publication Date Title
US5717950A (en) Input/output device information management system for multi-computer system
EP0052712B1 (en) Method for identifying a process in a data processing system
US4435780A (en) Separate stack areas for plural processes
JPH08292844A (ja) 印刷装置および方法
JP3814324B2 (ja) 印刷制御装置及び印刷制御方法
JP3733290B2 (ja) 印刷制御装置および印刷制御方法および記憶媒体
JPH0559459B2 (ja)
US6259534B1 (en) Printing apparatus having a memory management system
JP2583703B2 (ja) 記憶媒体に対する情報記憶方法およびそのためのシステム
JP2577341B2 (ja) 文書作成装置及び文書印刷方法
JPH06187107A (ja) 帳票配布出力装置
JP2665016B2 (ja) コード変換方式
JPH0444782B2 (ja)
JP2674907B2 (ja) コンピュータシステムのdmaチャネル割付装置
JPS6347863A (ja) プリンタ制御装置
JPH11277856A (ja) 画像形成装置
JPH03122715A (ja) プリンタ選択装置
JP3084812B2 (ja) プログラムリスト出力効率化方式
JP2000172461A (ja) ファイル印刷制御方法及びプログラム記憶媒体
JPH07149006A (ja) プリンタ制御装置
JPS61179755A (ja) パタ−ン変換装置
JPH02259821A (ja) 印刷制御方式
JPH01141774A (ja) プリンタ
Shaylor A general purpose CAMAC handler for RSX11M generating a system with the dual CAMAC driver
JPH04292975A (ja) 印刷方式設定装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term