JPH0559583B2 - - Google Patents
Info
- Publication number
- JPH0559583B2 JPH0559583B2 JP58017360A JP1736083A JPH0559583B2 JP H0559583 B2 JPH0559583 B2 JP H0559583B2 JP 58017360 A JP58017360 A JP 58017360A JP 1736083 A JP1736083 A JP 1736083A JP H0559583 B2 JPH0559583 B2 JP H0559583B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package body
- logic
- semiconductor
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明はスタツク構造の半導体装置に関し、特
に実装密度と布線特性の向上を図つた半導体装置
に関する。
に実装密度と布線特性の向上を図つた半導体装置
に関する。
スタツク構造の半導体装置は、複数個の半導体
装置を上下方向に積層してこれを一体化しかつ相
互に接続したものであるため実装密度を損わずに
記憶容量の増大を図ることができる。しかしなが
ら、従来のこの種の半導体装置はもつぱら記憶用
半導体装置の容量の増大を目的としているため、
これら半導体装置の発熱量が比較的に小さいこと
から特に放熱上の問題は生じていないが、これに
論理用半導体装置を加える場合にはその発熱量が
大きい場合が多いために放熱上の問題が生じ、装
置の実装密度の向上に制限を受けている。
装置を上下方向に積層してこれを一体化しかつ相
互に接続したものであるため実装密度を損わずに
記憶容量の増大を図ることができる。しかしなが
ら、従来のこの種の半導体装置はもつぱら記憶用
半導体装置の容量の増大を目的としているため、
これら半導体装置の発熱量が比較的に小さいこと
から特に放熱上の問題は生じていないが、これに
論理用半導体装置を加える場合にはその発熱量が
大きい場合が多いために放熱上の問題が生じ、装
置の実装密度の向上に制限を受けている。
また、記憶用半導体装置と論理用半導体装置を
組合わせる場合には、外部配線が必要であり、布
線長さが長くなつて信号伝達速度を劣化させると
いう問題もある。
組合わせる場合には、外部配線が必要であり、布
線長さが長くなつて信号伝達速度を劣化させると
いう問題もある。
したがつて本発明の目的は、記憶用および論理
用の各半導体装置をスタツク構造に構成した半導
体装置における放熱上および信号伝達速度の問題
を解消して実装密度の向上と布線特性の向上を図
つた半導体装置を提供することにある。
用の各半導体装置をスタツク構造に構成した半導
体装置における放熱上および信号伝達速度の問題
を解消して実装密度の向上と布線特性の向上を図
つた半導体装置を提供することにある。
この目的を達成するために本発明は、発熱量の
大きな論理用半導体装置を発熱量の小さな記憶用
半導体装置の上に積層してスタツク構造を構成す
るようにしたものである。
大きな論理用半導体装置を発熱量の小さな記憶用
半導体装置の上に積層してスタツク構造を構成す
るようにしたものである。
以下、本発明を図示の実施例により説明する。
第１図は本発明装置の正面図、第２図は一部の
破断斜視図である。図示のように本発明装置は論
理用半導体装置１、記憶用半導体装置２，３の
夫々の側面に外部リード１ａ，２ａ，３ａを設
け、各外部リード１ａ，２ａ，３ａはその下端を
パツケージ本体１ｂ，２ｂ，３ｂの下面よりも下
方に突出している。また、各パツケージ本体１
ｂ，２ｂ，３ｂの周面ないし上面には各外部リー
ド１ａ，２ａ，３ａに接続した連設部１ｃ，２
ｃ，３ｃをメタライズ等により形成している。な
お、この場合、記憶用半導体装置２，３の外部リ
ード数は一般に少ないので第２図に示すように論
理用半導体装置の外部リードに対応する位置に遊
びリード４を設けておく。
破断斜視図である。図示のように本発明装置は論
理用半導体装置１、記憶用半導体装置２，３の
夫々の側面に外部リード１ａ，２ａ，３ａを設
け、各外部リード１ａ，２ａ，３ａはその下端を
パツケージ本体１ｂ，２ｂ，３ｂの下面よりも下
方に突出している。また、各パツケージ本体１
ｂ，２ｂ，３ｂの周面ないし上面には各外部リー
ド１ａ，２ａ，３ａに接続した連設部１ｃ，２
ｃ，３ｃをメタライズ等により形成している。な
お、この場合、記憶用半導体装置２，３の外部リ
ード数は一般に少ないので第２図に示すように論
理用半導体装置の外部リードに対応する位置に遊
びリード４を設けておく。
第２図に示すように、パツケージ本体２ｂ，３
ｂにはそれぞれ、パツケージ本体１ｂと同様に、
内部に半導体チツプつまりペレツト６が収容さ
れ、チツプの電極と外部リード２ａ，３ａが図示
しないワイヤにより接続されている。
ｂにはそれぞれ、パツケージ本体１ｂと同様に、
内部に半導体チツプつまりペレツト６が収容さ
れ、チツプの電極と外部リード２ａ，３ａが図示
しないワイヤにより接続されている。
そして、前記各半導体装置１，２，３をスタツ
ク構造として積層する際には、第１図のように発
熱量の大きな論理用半導体装置１を最上位置に設
け、その下側に発熱量の小さな記憶用半導体装置
２，３を配設し、各外部リード１ａ，２ａ，３ａ
や連設部１ｃ，２ｃ，３ｃを利用して電気的接続
を行なう。この場合、最上の半導体装置１の上面
には放熱フイン５を一体に取着する。
ク構造として積層する際には、第１図のように発
熱量の大きな論理用半導体装置１を最上位置に設
け、その下側に発熱量の小さな記憶用半導体装置
２，３を配設し、各外部リード１ａ，２ａ，３ａ
や連設部１ｃ，２ｃ，３ｃを利用して電気的接続
を行なう。この場合、最上の半導体装置１の上面
には放熱フイン５を一体に取着する。
したがつて以上の構成によれば、発熱量の大き
な論理用半導体装置１をスタツク構造の最上位置
に設けているので、その放熱性は良好であり、し
かも最上位置であることから放熱フイン５の取着
も容易であり、結局全体としての放熱性を高いも
のにする。これにより、放熱上の問題を解消し、
スタツク構造による実装密度の向上を実現でき
る。
な論理用半導体装置１をスタツク構造の最上位置
に設けているので、その放熱性は良好であり、し
かも最上位置であることから放熱フイン５の取着
も容易であり、結局全体としての放熱性を高いも
のにする。これにより、放熱上の問題を解消し、
スタツク構造による実装密度の向上を実現でき
る。
また、記憶用半導体装置２，３には遊びリード
４を設けているので、スタツク構造としたときに
このリードが各半導体装置の内部配線として作用
し、これにより外部配線を不要にして布線特性の
向上を図ることもできる。
４を設けているので、スタツク構造としたときに
このリードが各半導体装置の内部配線として作用
し、これにより外部配線を不要にして布線特性の
向上を図ることもできる。
なお、本発明では第３図に示すように、複数の
記憶用半導体装置２，３を同一平面上に並列に配
設し、その上に論理用半導体装置１を積層するス
タツク構成としてもよい。
記憶用半導体装置２，３を同一平面上に並列に配
設し、その上に論理用半導体装置１を積層するス
タツク構成としてもよい。
以上のように本発明の半導体装置によれば、最
上段位置に発熱量が大きい論理用半導体のパツケ
ージ本体を位置させ、その下側に記憶用半導体の
パツケージ本体を配設し、論理用半導体のパツケ
ージの上面に放熱フインを配設したので、放熱上
の問題を解消して実装密度の向上を達成すること
ができる。さらに、パツケージ本体相互を外部リ
ードを利用して電気的に接続するようにしたの
で、これらの接続のための布線長さを短くするこ
とが可能となり、布線特性を向上させることがで
きる。また、遊びリードを設けることにより、布
線特性の向上を図ることもできる。
上段位置に発熱量が大きい論理用半導体のパツケ
ージ本体を位置させ、その下側に記憶用半導体の
パツケージ本体を配設し、論理用半導体のパツケ
ージの上面に放熱フインを配設したので、放熱上
の問題を解消して実装密度の向上を達成すること
ができる。さらに、パツケージ本体相互を外部リ
ードを利用して電気的に接続するようにしたの
で、これらの接続のための布線長さを短くするこ
とが可能となり、布線特性を向上させることがで
きる。また、遊びリードを設けることにより、布
線特性の向上を図ることもできる。
第１図は本発明装置の正面図、第２図は一部の
破断斜視図、第３図は変形例の正面図である。 １……論理用半導体装置、２，３……記憶用半
導体装置、４……遊びリード、５……放熱フイ
ン。
破断斜視図、第３図は変形例の正面図である。 １……論理用半導体装置、２，３……記憶用半
導体装置、４……遊びリード、５……放熱フイ
ン。
Claims (1)
- 【特許請求の範囲】 １ 側面に下面よりも下方に突出させて多数の外
部リードが設けられた発熱量の大きな論理用半導
体のパツケージ本体と、側面から下面よりも下方
に突出させて多数の外部リードが設けられた発熱
量の小さな少なくとも１つの記憶用半導体のパツ
ケージ本体とを有し、 前記論理用半導体のパツケージ本体を最上段に
位置させて該パツケージ本体の下側に前記記憶用
半導体のパツケージ本体を配設し、 上側のパツケージ本体の外部リードと該パツケ
ージ本体の下側に位置する他のパツケージ本体の
外部リードとを電気的に接続し、 最上段側に位置する前記論理用半導体のパツケ
ージ本体の上面に放熱フインを配設したことを特
徴とする半導体装置。 ２ 下側に位置する記憶用半導体のパツケージ本
体を同一平面上に複数個配設したことを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017360A JPS59144161A (ja) | 1983-02-07 | 1983-02-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017360A JPS59144161A (ja) | 1983-02-07 | 1983-02-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59144161A JPS59144161A (ja) | 1984-08-18 |
| JPH0559583B2 true JPH0559583B2 (ja) | 1993-08-31 |
Family
ID=11941871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58017360A Granted JPS59144161A (ja) | 1983-02-07 | 1983-02-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144161A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5539156B2 (ja) * | 2010-10-29 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP2014179484A (ja) * | 2013-03-15 | 2014-09-25 | Toshiba Corp | 半導体記憶装置 |
-
1983
- 1983-02-07 JP JP58017360A patent/JPS59144161A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59144161A (ja) | 1984-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6836007B2 (en) | Semiconductor package including stacked semiconductor chips | |
| KR100753415B1 (ko) | 스택 패키지 | |
| US6365966B1 (en) | Stacked chip scale package | |
| US6452279B2 (en) | Semiconductor device | |
| US5166866A (en) | Semiconductor package | |
| JP4377269B2 (ja) | 半導体装置 | |
| US5331200A (en) | Lead-on-chip inner lead bonding lead frame method and apparatus | |
| US6703713B1 (en) | Window-type multi-chip semiconductor package | |
| US20020175401A1 (en) | Semiconductor package with stacked chips | |
| US7375422B2 (en) | Stacked-type semiconductor package | |
| JPS6118164A (ja) | 半導体装置 | |
| US20040238924A1 (en) | Semiconductor package | |
| JPS59144161A (ja) | 半導体装置 | |
| US8410597B2 (en) | Three dimensional semiconductor device | |
| JP3124381B2 (ja) | 半導体装置及び実装構造体 | |
| JPH05243482A (ja) | 半導体集積回路 | |
| US20030094628A1 (en) | Memory module structure | |
| JPS6129140A (ja) | 半導体装置 | |
| CN100334726C (zh) | 开窗型多芯片半导体封装件 | |
| US20250329689A1 (en) | Semiconductor package structure | |
| JP3016049B2 (ja) | 半導体装置 | |
| KR940005713B1 (ko) | 반도체 패키지 | |
| KR20010058586A (ko) | 반도체패키지 및 이를 이용한 실장방법 | |
| KR100368968B1 (ko) | 스택형 패키지 | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ |