JPH0560842A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】出力バッファ回路のテスト容易化と出力信号レ
ベルの反転との双方の機能を実現すると共に、付加的に
必要となる信号ピンの数を減らす。 【構成】半導体集積回路の出力部に、制御回路３４を設
け、回路３４に内部回路の論理出力信号を入力する信号
入力端子３６と、２値信号の一方のレベル及び他方のレ
ベルにそれぞれ対応する第１の信号及び第２の信号を入
力する第１の状態入力端子３８と、２値信号の一方のレ
ベル及び他方のレベルにそれぞれ対応する第３の信号及
び第４の信号を入力する第２の状態入力端子４０とを備
える。更に、信号出力端子３０に出力バッファ回路３２
の出力側を接続し、その出力バッファ回路３２の入力側
に制御回路３４を接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路に係
り、特に、半導体集積回路の出力バッファ回路のテスト
容易化と、内部の論理信号をその論理レベルのまま出力
するかあるいはその論理レベルを反転して出力するかを
切換える論理切換えとを行う回路が組込まれた半導体集
積回路に関する。

【０００２】

【従来の技術】近年大規模集積回路（ＬＳＩ）の回路規
模がますます増大化しつつあり、それに伴って回路が正
常に作動するか否かをテストする工数が極端に増大化し
つつあり、そのテストを如何に容易化するか、どのよう
なテスト容易化回路を組込むかがますます重要視されて
きている。ＬＳＩに作り込むテスト容易化回路を定める
際は、テスト容易化の目的を達成する必要があることは
もちろんであるが、その他に、チップ面積の増大化を防
ぐために回路規模のできるだけ小さいテスト容易化回路
とすること、及びＬＳＩと外部回路との信号の授受に用
いる信号ピンをできるだけ多数本確保するためにテスト
用に用いられるピンの本数をできるだけ削減することが
要望される。

【０００３】テストの容易化を図るべき回路部分の１つ
として出力バッファ回路がある。この出力バッファ回路
は、ＬＳＩの内部回路の出力を外部に出力するため、内
部回路と出力ピンとの間に設けられている回路であり、
この出力バッファ回路が正常に作動することが、半導体
集積回路の論理出力を外部に誤りなく伝えるのに必要不
可欠である。

【０００４】そこで出力バッファ回路が正常に作動する
こと、即ち、一定入力に対するハイレベル出力及びロー
レベル出力が所定範囲の電位となっていることをテスト
（試験）する必要がある。このようなテストは容易かつ
正確に行うことが要請され、このために例えば出力バッ
ファ回路の前段側に、内部回路の出力信号と、出力バッ
ファ回路に強制的にハイレベル、ローレベルの信号を送
り込むためのテスト信号との双方を入力としてそのうち
の一方を選択的に出力するテスト容易化回路を組込むこ
とが考えられる。

【０００５】このテスト容易化回路を組込むことによ
り、内部論理回路の出力信号の論理レベルに拘らず出力
バッファ回路に強制的にハイレベル、ローレベルの信号
を入力し、このテスト信号が入力された状態における出
力バッファ回路の出力信号を確認することにより出力バ
ッファ回路が正常であるか否かを容易にテストすること
が可能となる。ただしこの場合、テスト容易化のための
付加的な信号ピンとして、テスト信号を入力するための
信号ピンと、上記テスト容易化回路に入力された内部回
路の出力信号とテスト信号とを切換える切換信号を入力
するための信号ピンとの２つのピンが必要となる。

【０００６】ところで、ＬＳＩの出力部に付加すること
が要請されるもう一つの回路として、内部回路の出力信
号をその論理レベルのまま外部に出力するか、もしくは
その論理レベルを反転して外部に出力するかを切換える
論理切換回路がある。ＬＳＩを製造した後になって仕様
変更ないし当初の設計ミス等により、ＬＳＩの出力信号
の論理レベルと最終的に所望される論理レベルとが逆に
なってしまうことは時々経験されることである。この場
合ＬＳＩを最初から手直しして再度製造するのでは手間
やコストがかかりすぎてしまうため、信号反転のための
ＩＣ等の回路をこのＬＳＩの外部に付加することにより
対処されていた。しかもこのようにして対処するのでは
外部に付加する回路分だけはコスト高となり、回路配置
スペースもとられてしまうという問題がある。この問題
を解決するため、ＬＳＩ内部に上記論理切換回路を組込
んでおき、必要に応じて論理レベルを反転して外部に出
力することが要請される。この論理切換回路をＬＳＩ内
部に組込んだ場合は論理レベルを反転させるか否かを定
める制御信号を入力するための信号ピンが１つ必要とな
る。

【０００７】図４はＬＳＩの出力バッファ回路のための
テスト容易化と内部回路の出力信号の論理レベルの切換
との双方の機能を満足するように構成された回路を表わ
した図（Ａ）、及びその回路の真理値表（Ｂ）である。
信号出力端子１０に出力バッファ回路１２の出力側が接
続されており、その出力バッファ回路１２の入力側に制
御回路１４が接続されている。この制御回路１４には４
つの入力端子１６、１８、２０、２２がある。入力端子
１６は内部回路と接続され、この入力端子１６からは内
部回路の出力信号Ａが入力される。

【０００８】また入力端子１８、２０、２２はＬＳＩ外
部の各信号ピンと接続され、それぞれ、出力端子１０を
経由して外部に出力される信号Ｙとして、内部回路の出
力信号Ａをその論理レベル（レベルＤ）のまま出力する
かもしくはその論理レベルを反転（レベルＥ）して出力
するかを切換える制御信号Ｖ、出力端子１０を経由して
そのまま出力されるべきテスト信号Ｓ、及び出力端子１
０に内部回路の信号Ａを（その論理レベルＤのまま又は
その論理レベルＤが反転された論理レベルＥとして）出
力するか、あるいは入力端子２０から入力されたテスト
信号Ｓを出力するかを切換える切換信号Ｆが入力される
端子である。

【０００９】このように、例えば上記の制御回路１４を
ＬＳＩ中に組込むことにより、出力バッファ回路のテス
トが容易化され、かつ最終的に必要とされる論理レベル
が反転していた場合にも外部回路を付加することなく容
易に対処することができることとなる。

【００１０】

【発明が解決しようとする課題】しかし、上記の制御回
路のように、出力バッファ回路のテスト容易化を行う回
路と出力の反転を行う回路とを単に組合せただけでは、
テスト容易化のために２つ、出力の反転のために１つ、
合計３つの信号ピンがこの回路のために必要とされるこ
ととなる。

【００１１】ここで、半導体集積回路の利用に際して
は、実質的な回路動作のために使用できるピン数が多け
れば多いほど内部回路と外部との信号のやりとりがし易
く好ましいため、今日、半導体集積回路は多ピン化する
傾向にある。しかしながら、多ピン化には限度があり、
現状で設けられているピンの範囲内で、より多く内部回
路と外部との間で信号のやりとりができるようにピンを
使用することが望ましい。

【００１２】しかるに上記のような付加的な制御回路の
ために信号ピンを３本も使用するのではそれだけ他に使
用できるピンが少なくなるという問題がある。本発明
は、上記の問題を解消すべくなされたもので、半導体集
積回路において付加的に必要となる信号ピンを２ピンに
減らし、かつ出力バッファ回路のテスト容易化と論理レ
ベルの反転との双方を実現する回路が組込まれた半導体
集積回路を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
の本発明の半導体集積回路は、その半導体集積回路の出
力部に、半導体集積回路の出力部に内部回路の論理出力
信号を入力する信号入力端子と、２値信号の一方のレベ
ル及び他方のレベルにそれぞれ対応する第１の信号及び
第２の信号を入力する第１の状態入力端子と、２値信号
の一方のレベル及び他方のレベルにそれぞれ対応する第
３の信号及び第４の信号を入力する第２の状態入力端子
とを備えた制御回路を有し、該制御回路が、該制御回路
に前記第１の信号及び前記第３の信号が入力された場合
に前記論理出力信号をその論理レベルのまま出力し、該
制御回路に前記第１の信号及び前記第４の信号が入力さ
れた場合に前記論理出力信号をその論理レベルを反転し
て出力し、該制御回路に前記第２の信号及び前記第３の
信号が入力された場合に前記第３の信号をその論理レベ
ルのまま又はその論理レベルを反転して出力し、該制御
回路に前記第２の信号及び前記第４の信号が入力された
場合に前記第４の信号をその論理レベルのまま又はその
論理レベルを反転して出力する構成を備えたことを特徴
とするものである。

【００１４】

【作用】例えば図４に示した制御回路において、内部回
路の出力信号Ａをその論理レベルＤのままもしくはその
論理レベルＤが反転された論理レベルＥとして出力する
ように切換信号Ｆが入力されたときは、出力信号を強制
的に所定のレベルとするためのテスト信号Ｓは不要とな
り、一方テスト信号Ｓを出力バッファ回路に向けて出力
するように切換信号Ｆが入力されたときは、内部回路の
論理レベルをそのまま又は反転して出力するように切換
える制御信号Ｖは不要となる。

【００１５】本発明は、この点に着目することによりな
されたものであり、上記テスト信号Ｓと上記制御信号Ｖ
とを統合して１つの入力端子で済ませ、これにより制御
回路のための信号ピンを１本減らし２本で実現したもの
である。すなわち、本発明の半導体集積回路は、その制
御回路に第１の状態入力端子と第２の状態入力端子を備
え、第１の状態入力端子に第１の信号（ローレベル、ハ
イレベルの一方）を入力するか第２の信号（ローレベ
ル、ハイレベルの他方）を入力するかに応じて、内部回
路の論理出力信号を出力するかあるいはテスト信号を出
力するかを切換え、またこれとともに第２の状態入力端
子に入力される第３の信号（ローレベル、ハイレベルの
一方）、第４の信号（ローレベル、ハイレベルの他方）
は第１の状態入力端子から第１の信号が入力されるかも
しくは第２の信号が入力されるかに応じてその意味を異
ならしめたものである。すなわち、第１の状態入力端子
から第１の信号が入力されているときは、第２の状態入
力端子から入力される第３の信号、第４の信号をそれぞ
れ内部回路の論理出力信号をその論理レベルのまま出力
するかその論理レベルを反転して出力するかを定める制
御信号として用い、第１の状態入力端子から第２の信号
が入力されているときは、第２の状態入力端子に入力さ
れる第３の信号、第４の信号を出力バッファ回路に強制
的にハイレベル、ローレベルを入力するためのテスト信
号として用いたものである。これにより、この制御回路
を備えたことにより付加的に必要とされる信号ピンは第
１の状態入力端子と接続される信号ピンと第２の状態入
力端子と接続される信号ピンとの２つで済み、図４に示
す回路と同等の、出力バッファ回路のテスト容易化と論
理出力信号の反転、非反転の切換えとの双方の機能が実
現される。

【００１６】

【実施例】以下、本発明の実施例について説明する。図
１は、本発明の一実施例に係る半導体装置の出力部を表
わした回路ブロック図（Ａ）及びその回路の真理値表
（Ｂ）である。信号出力端子３０に出力バッファ回路３
２の出力側が接続されており、その出力バッファ回路３
２の入力側に制御回路３４が接続されている。この制御
回路３４には３つの入力端子３６、３８、４０がある。
入力端子３６は内部回路と接続され、この入力端子３６
から内部回路の論理出力信号Ａが入力される。また入力
端子３８、４０は、このＬＳＩ外部の各信号ピンと接続
されており、それぞれ本発明に言う第１の状態入力端
子、第２の状態入力端子に相当するものである。

【００１７】図１（Ｂ）の真理値表に示されているよう
に、この第１の状態入力端子３８から入力される２値信
号Ｆが、論理’１’の状態にあり、かつ第２の状態入力
端子４０から入力される２値信号Ｓが論理’０’の状態
にあるときは、内部回路の論理出力信号Ａがその論理レ
ベルＤのまま出力され、２値信号Ｆが論理’１’、２値
信号Ｓも論理’１’のときは、内部回路の論理出力信号
Ａが、その論理レベルＤが反転された論理レベルＥに変
換されて出力される。これにより論理出力信号Ａの論理
レベルＤの変換、非変換の機能が実現される。

【００１８】また、２値信号Ｆが論理’０’のときは、
内部回路の論理出力信号Ａの論理レベルＤに拘らず２値
信号Ｓが有効となり、２値信号Ｆが論理’０’かつ２値
信号Ｓが論理’０’のときは出力信号Ｙはローレベル’
Ｌ’に固定され、２値信号Ｆが論理’０’かつかつ２値
信号Ｓが論理’１’のときは出力信号Ｙはハイレベル’
Ｈ’に固定される。これにより出力バッファ回路の動作
確認を行うことができる。

【００１９】なお、複数の出力バッファ回路に対し、こ
の制御回路をそれぞれ備えた場合は、２値信号Ｆはこれ
ら複数の制御回路に共通でよく、したがって第１の状態
入力端子３８はこれら複数の制御回路に対し１つだけ備
えられていればよい。図２、図３は、図１にブロックで
示す制御回路の各具体例である。これらの図において、
図１に示す回路ブロック図における各端子に対応する各
端子には、図１において付した番号と同一の番号が付さ
れている。

【００２０】図２、図３に示す出力バッファ回路３２’
にはインバータの機能が付加されているため、これらの
図に示す制御回路３４’、３４’’は図１（Ｂ）に示す
真理値表とはその出力が反転しているが、この点を除
き、いずれも図１にブロックで示した制御回路３４と同
一の機能を有するものである。これらの各具体例に示す
ように、本発明にいう制御回路はその具体的な構成にお
いて特定の構成に限られるものではなく、種々に構成す
ることができるものである。

【００２１】また図１（Ｂ）の真理値表では２値信号Ｆ
の論理’１’、論理’０’がそれぞれ本発明に言う第１
の信号、第２の信号として意味付けされ、かつ２値信号
Ｓの論理’０’、論理’１’がそれぞれ本発明に言う第
３の信号、第４の信号として意味付けされているが、２
値信号Ｆ、Ｓの論理’１’、論理’０’と本発明に言う
第１の信号、第２の信号；第３の信号、第４の信号との
対応付けはそれぞれ逆であってもよいことはもちろんで
ある。

【００２２】さらに、図１（Ｂ）に示す真理値表では、
２値信号Ｆが論理’０’にあるときにおいて、２値信号
Ｓが論理’０’、論理’１’にあるときそれぞれローレ
ベル’Ｌ’、ハイレベル’Ｈ’の出力信号Ｙが得られて
いるが、これとは逆に２値信号Ｓが論理’０’、論理’
１’にあるときにそれぞれハイレベル’Ｈ’、ローレベ
ル’Ｌ’を出力してもよいことももちろんである。

【００２３】

【発明の効果】以上説明したように、本発明の半導体装
置は、その出力部に内部回路の論理出力信号を入力する
信号入力端子のほか第１及び第２の２つの状態入力端子
を備え、これら２つの状態入力端子から入力される各２
値信号により内部回路の論理出力信号の論理レベルの切
換えと、出力を強制的にハイレベル、ローレベルにする
テスト容易化との双方の機能を実現したため、この制御
回路を付加したことにより必要となる信号ピンは２本で
すみ、従来と比べピンの数が少なくて済む分、内部回路
と外部との信号の授受のために使用できるピンを増やす
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体装置の出力部を
表わした回路ブロック図（Ａ）及びその回路の真理値表
（Ｂ）である。

【図２】図１にブロックで示す制御回路の具体例であ
る。

【図３】図１にブロックで示す制御回路の他の具体例で
ある。

【図４】ＬＳＩの出力バッファ回路のためのテスト容易
化と内部回路の出力信号の論理レベルの切換えとの双方
の機能を満足するように構成された、従来の考え方に立
つ回路（Ａ）とその真理値表（Ｂ）の一例である。

【符号の説明】

１０、３０ 出力端子 １２、３２、３４’、３４’’ 制御回路 ３６ 信号入力端子 ３８ 第１の状態入力端子 ４０ 第２の状態入力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路の出力部に、内部回路の
   論理出力信号を入力する信号入力端子と、２値信号の一
   方のレベル及び他方のレベルにそれぞれ対応する第１の
   信号及び第２の信号を入力する第１の状態入力端子と、
   ２値信号の一方のレベル及び他方のレベルにそれぞれ対
   応する第３の信号及び第４の信号を入力する第２の状態
   入力端子とを備えた制御回路を有し、 該制御回路が、 該制御回路に前記第１の信号及び前記第３の信号が入力
   された場合に前記論理出力信号をその論理レベルのまま
   出力し、 該制御回路に前記第１の信号及び前記第４の信号が入力
   された場合に前記論理出力信号をその論理レベルを反転
   して出力し、 該制御回路に前記第２の信号及び前記第３の信号が入力
   された場合に前記第３の信号をその論理レベルのまま又
   はその論理レベルを反転して出力し、 該制御回路に前記第２の信号及び前記第４の信号が入力
   された場合に前記第４の信号をその論理レベルのまま又
   はその論理レベルを反転して出力するものであることを
   特徴とする半導体集積回路。