JPH0562480A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 カレントミラー増幅器の出力がメインアンプ
に遅延して伝播する不具合を解消し、伝播波形の立ち上
がりを早くすることを目的とする。 【構成】 電圧をメインアンプに伝えるカレントミラー
増幅器をさらに電圧増幅するインバート・バッファ増幅
器を入力とし、その出力をカレントミラー増幅器出力に
帰還するクロックド・インバータを設けた。またはカレ
ントミラー差動増幅器の差動出力を延長し、これを受け
るカレントミラー終段増幅器をメインアンプ近傍に設け
た。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデジット線対の微小電
位差を増幅するカレントミラー増幅器を持つ半導体記憶
装置に関するものである。

【０００２】

【従来の技術】図５は従来のデジット線対出力をメイン
アンプに伝える増幅回路の構成図である。図において、
１は例えば図６に示すようなカレントミラー増幅器で、
ｐ型トランジスタ５、６とｎ型トランジスタ７、８、９
からなる。そして信号φによって制御される。ビット線
対Ｂｉｔ Ｌｉｎｅ／Ｂｉｔ Ｌｉｎｅバーは信号ＣＹ
によって制御されるｎ型トランジスタ対３０、３１を介
してデジット線対Ｄ／Ｄバーに接続され、Ｄ／Ｄバーは
２つのカレントミラー増幅器１の入力となる。この２個
のカレントミラー増幅器１のそれぞれの出力はさらにカ
レントミラー終段増幅器の入力となっており、このカレ
ントミラー終段増幅器の出力はｐ型トランジスタ２とｎ
型トランジスタ４のゲートに入る。ｐ型トランジスタ２
とｎ型トランジスタ４の間に直列に、各カレントミラー
増幅器の制御信号と同じ信号φをゲートに加えたｎ型ト
ランジスタ３が接続される。そしてｐ型トランジスタ２
とｎ型トランジスタ３の間の出力が、大きい時定数τ
（≒ＲＣ₁）を持つ長い配線を介してメインアンプに伝
えられる。このトランジスタ２、３、４はカレントミラ
ー増幅器出力をさらに電圧増幅するインバート・バッフ
ァ増幅器を構成している。

【０００３】次に図７を用いて動作を説明する。センス
アンプによって増幅されたＢｉｔＬｉｎｅ／Ｂｉｔ Ｌ
ｉｎｅバーのビット線対と、Ｄ／Ｄバーのデジット線対
とが信号ＣＹが”Ｈ”になると接続される。デジット線
対Ｄ／Ｄバー間に微小電位差Δｖが生じた時、図７
（ｄ）に示すように信号φが”Ｈ”になりカレントミラ
ー増幅器が図７（ｅ）のように動作し始める。図のよう
に３個のカレントミラー増幅器で構成するのは、より早
くＤ／Ｄバーの微小電位差Δｖを増幅するためである。
この結果、終段のカレントミラー増幅器の出力Ｐ_out バ
ーはハイからローになる。Ｐ_out バーをゲート入力とす
るインバート・バッファ増幅器の出力Ｐ_out はローから
ハイになろうとする（図７（ｇ））。

【０００４】こうした一連の動作において、デジット線
対の電位差をより早く増幅させるため、Ｄ／Ｄバーの電
位差Δｖが非常に小さいうちに、信号φをハイにして増
幅器を動作させるのが普通である。従ってＰ_out バー、
Ｐ_out の波形は、立ち上がりが遅く、大きい時定数τ
（≒ＲＣ₁）を持つ配線を伝播した後のメインアンプ端
の波形Ｐ_out■は、さらに立ち上がりが遅い。

【０００５】

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、デジット線対間の微小
な電位差Δｖが小さいうちにカレントミラー増幅器を動
作させ、その結果クロックド・インバータ出力が長い配
線長を伝播し、波形の立ち上がりが遅く、メインアンプ
が動作するまでの時間が長いという課題があった。

【０００６】この発明は、上記のような課題を解決する
ために為されたもので、波形の立ち上がりの時定数τを
小さくして、メインアンプの動作を早くすることを目的
とする。

【０００７】

【課題を解決するための手段】第１の発明に係わる半導
体記憶装置は、センスされたデジット線対の電圧を増幅
するカレントミラー増幅器の出力をさらに反転電圧増幅
した出力を、カレントミラー増幅器出力に帰還するクロ
ックド・インバータを設けた。第２の発明に係わる半導
体記憶装置は、デジット線対の電圧を増幅するカレント
ミラー増幅器の差動出力部を延長し、これを受ける終段
増幅器をメインアンプ入力部近傍に設けた。

【０００８】

【作用】この発明における半導体装置は、メインアンプ
を駆動するデジット線対の電圧をカレントミラー増幅
し、メインアンプに伝わる電圧の立ち上がりは、カレン
トミラー増幅を制御する信号に同期して急激に変化す
る。

【０００９】

【実施例】

実施例１．図１は請求項１の発明の一実施例を示す構成
図である。図において、破線部分５０が本発明に係る新
規部分であるクロックド・インバータである。カラント
ミラー増幅器出力であるＰ_out バーは、トランジスタ
２、３、４で構成されるインバート・バッファ増幅器の
出力であるＰ_out が信号φおよびインバータ１０による
バーによって制御されるクロックド・インバータに入力
される。このクロックド・インバータはｐ型トランジス
タ１１、１２とｎ型トランジスタ１３、１４によって構
成される。このクロックド・インバータの出力が最終段
カレントミラー増幅器の出力にフィードバックされる。
なお、５０に示す以外の部分は従来と同じ構成である。

【００１０】図２はこの発明の動作を示すタイミングチ
ャートである。図中の点線での表示は、従来例の波形を
示す。また実線での表示は図１の構成図の対応出力を示
し、クロックド・インバータ５０の部分により、終段カ
レントミラー増幅器の出力がより早く立ち上がる。こう
して図２（ｆ）の実線で示すように、Ｐ■_outの波形が
早くＶ_ccに近づく。

【００１１】実施例２．図３は請求項２の発明の一実施
例を示す構成図である。回路の各部の機能と構成は従来
例と同じであるが、初段の２つのカレントミラー差動増
幅器の出力を、配線を経由して、メインアンプ近傍に移
したカレントミラー終段増幅器で受けるように構成す
る。

【００１２】この動作を図４により説明する。図４
（ａ）、（ｂ）、（ｃ）は、図２（ａ）、（ｂ）、
（ｃ）に対応しており、動作は全く同じである。時定数
τが大きい伝送路の先にカレントミラー終段増幅器を配
置するために、ＩＮ’，ＩＮ’バーが図４（ｄ）に示す
ようにさらに遅延しても、カレントミラー終段増幅器１
Ｃが増幅するため、最終波形Ｐ_out は図４（ｆ）に示さ
れるように早く所望の電位になる。

【００１３】

【発明の効果】以上のように第１の発明によれば、カレ
ント増幅器のさらに反転したインバート・バッファ増幅
器出力を入力とし、その出力をカレントミラー増幅器出
力にフィードバックするクロックド・インバータを設け
たので、また第２の発明によればカレント差動増幅器を
延長し、これを受けるカレントミラー終段増幅器をメイ
ンアンプ部近傍に設けたので、メインアンプを駆動する
センス後の出力信号の立ち上がり波形を急激に変化させ
る効果がある。

【図面の簡単な説明】

【図１】第１の発明の実施例を示す構成図である。

【図２】図１の構成の動作タイミング図である。

【図３】第２の発明の実施例を示す構成図である。

【図４】図３の構成の動作タイミング図である。

【図５】従来の増幅回路の構成図である。

【図６】カレントミラー増幅器の詳細回路図である。

【図７】図５の構成の動作タイミング図である。

【符号の説明】

１ カレントミラー増幅器 １Ｃ カレントミラー終段増幅器 ２ ｐ型トランジスタ ３ ｎ型トランジスタ ４ ｎ型トランジスタ １０ インバータ １１ ｐ型トランジスタ １２ ｐ型トランジスタ １３ ｎ型トランジスタ １４ ｎ型トランジスタ ５０ クロックド・インバータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 検出された線対の出力電圧をメインアン
   プに伝えるカレントミラー増幅器出力を、さらに電圧増
   幅するインバート・バッファ増幅器出力をゲート入力と
   し、上記ゲート入力のインバーテッド出力を上記カレン
   トミラー増幅器出力に帰還させるクロックド・インバー
   タを設けた半導体記憶装置。
2. 【請求項２】 検出された線対の出力電圧をメインアン
   プに伝えるカレントミラー増幅器において、カレントミ
   ラー差動増幅器の差動出力を延長し、これを受けるカレ
   ントミラー終段増幅器をカレントミラー差動増幅器より
   もメインアンプ入力部に近い部分に設けたことを特徴と
   する半導体記憶装置。