JPH0562996A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な工程で、透光性絶縁基板上にパタ−ン
化して形成されたゲ−ト電極とオ−バラップしないソ−
ス及びドレインのオ−ミック層を形成することができる
薄膜トランジスタの製造方法を提供すること。 【構成】 ＥＣＲプラズマＣＶＤ法及びリフトオフ法を
用いてソ−ス及びドレインのオ−ミック層を形成する。 【効果】 ドレイン電圧の低下を防止することができ、
薄膜トランジスタの特性を向上させることができる。さ
らに、透光性絶縁基板の下面側からの露光が１回で済む
ので、生産効率を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタの製造
方法の改良に関するものである。

【０００２】

【従来の技術】近年、薄膜トランジスタ（ＴＦＴ）は、
フラットパネルディスプレイ、イメ−ジセンサ、イメ−
ジバ−等のスイッチング素子として広く用いられてい
る。

【０００３】例えば、薄膜トランジスタをガラス基板上
にマトリックス状に形成し、この薄膜トランジスタによ
って液晶セルへの印加電圧を制御するアクティブマトリ
ックス表示素子が知られている。この場合の代表的な逆
スタガ−ト型の薄膜トランジスタの製造方法を図２に示
す工程図に基づいて以下に説明する。

【０００４】即ち、ガラス基板（以下、基板と称する）
１上にゲ−ト電極２をパタ−ニングして形成した後(a)
、基板１及びゲ−ト電極２の上にプラズマＣＶＤ法に
よってゲ−ト絶縁膜３、半導体膜４及び表面保護膜５を
連続着膜する(b) 。次に、表面保護膜５をゲ−ト電極２
の上部にだけ残すようにパタ−ニングする(c) 。この
後、ソ−ス及びドレインのオ−ミック層としてｎ+ −ａ
−Ｓｉからなる半導体膜６を着膜し、表面保護膜５とオ
−バ−ラップする形にパタ−ニングする。さらに、半導
体膜６の上面にソ−ス電極７及びドレイン電極８を形成
する(d) 。

【０００５】しかし、前述した製造方法ではゲ−ト電極
２と半導体膜６との間の重なりによる寄生容量及びチャ
ンネル部分の容量が大きくなり、ドレイン電圧が低下す
るという問題点があった。

【０００６】この問題点を解決するために、リフトオフ
法を用いてソ−ス及びドレインのオ−ミック層である半
導体膜６をパタ−ニングし、ゲ−ト電極２と半導体膜６
とのオ−バ−ラップを少なくする薄膜トランジスタの製
造方法が提案されている（特開昭６３−１５４７０号公
報）。

【０００７】この薄膜トランジスタの製造方法は、ガラ
ス基板上面にパタ−ン化したゲ−ト電極、第１の絶縁
膜、第１のアモルファスシリコン半導体膜、第２の絶縁
膜並びに第１レジスト膜を順次堆積した状態で前記ガラ
ス基板の下面側から、第１レジスト膜を露光して前記ゲ
−ト電極の上方にのみ第１レジスト膜を残し、この状態
で前記第２の絶縁膜をエッチングする。

【０００８】その後、前記ゲ−ト電極上方の第１レジス
ト膜を除去した後、第２のアモルファスシリコン膜と第
２のレジスト膜とを順次堆積した状態で前記ガラス基板
の下面側から第２レジスト膜を露光して前記ゲ−ト電極
の上方にのみ第２レジスト膜を残し、この状態で第２の
レジスト膜及び第２のアモルファスシリコン膜の上面に
金属膜を被着する。

【０００９】次いで第２レジスト膜を溶解除去して前記
ゲ−ト電極の上方の前記金属膜を除去した後、残った金
属膜をマスクとして前記ゲ−ト電極の上方の第２のアモ
ルファスシリコン膜をエッチング除去してソ−ス電極と
ドレイン電極を形成するものである。

【００１０】これにより、ゲ−ト電極とソ−ス及びドレ
インのオ−ミック層である第２のアモルファスシリコン
膜とがオ−バ−ラップすることがなく、これらの間の寄
生容量及びチャンネル部分の容量を減少させることがで
きる。

【００１１】

【発明が解決しようとする課題】しかしながら、前述し
た後者の薄膜トランジスタの製造方法においては、ガラ
ス基板の下面側から露光する工程が２回必要であると共
に、アモルファスシリコン膜を厚く形成すると下面側か
らの露光時間が非常に長くなり生産効率が悪くなるとい
う問題点があった。

【００１２】本発明の目的は上記の問題点に鑑み、簡単
な工程で、ゲ−ト電極とオ−バラップしないソ−ス及び
ドレインのオ−ミック層を形成することができる薄膜ト
ランジスタの製造方法を提供することにある。

【００１３】

【課題を解決するための手段】本発明は上記の目的を達
成するために、透光性絶縁基板上にパタ−ン化したゲ−
ト電極を形成すると共に、第１の絶縁膜、第１の半導体
膜、第２の絶縁膜、第１のレジスト膜を順次堆積して着
膜した後、前記透光性絶縁基板の下面側から前記第１の
レジスト膜を露光して前記ゲ−ト電極の上方にのみ前記
第１のレジスト膜を残し、該第１のレジスト膜をマスク
として前記第２の絶縁膜をエッチング除去し、この状態
で電子サイクロトロン共鳴プラズマＣＶＤ法により前記
第１の半導体膜及び前記第１のレジスト膜の上面に第２
の半導体膜を着膜した後、前記第１のレジスト膜を溶解
除去して前記ゲ−ト電極の上方の前記第２の半導体膜を
除去することによりソ−ス及びドレインのオ−ミック層
を形成する薄膜トランジスタの製造方法を提案する。

【００１４】

【作用】本発明によれば、透光性絶縁基板上にパタ−ン
化したゲ−ト電極が形成されると共に、第１の絶縁膜、
第１の半導体膜、第２の絶縁膜、第１のレジスト膜が順
次堆積して着膜される。この後、前記透光性絶縁基板の
下面側から前記第１のレジスト膜が露光されて前記ゲ−
ト電極の上方にのみ前記第１のレジスト膜が残される。
次いで、この第１のレジスト膜をマスクとして前記第２
の絶縁膜がエッチング除去され、この状態で電子サイク
ロトロン共鳴プラズマＣＶＤ法により前記第１の半導体
膜及び前記第１のレジスト膜の上面に第２の半導体膜が
着膜される。この後、前記第１のレジスト膜は溶解除去
される。このとき前記ゲ−ト電極の上方の前記第２の半
導体膜も共に除去され、ゲ−ト電極にオ−バラップしな
いソ−ス及びドレインのオ−ミック層が形成される。

【００１５】

【実施例】以下、本発明の実施例を図面を用いて詳述す
る。

【００１６】図１は本発明の一実施例の薄膜トランジス
タの製造工程における薄膜トランジスタの要部を断面構
造で示したものである。

【００１７】例えば、ガラス等からなる透明な絶縁基板
（以下、基板と称する）１１上にクロム（Ｃｒ）、タン
タル（Ｔａ）、或いはモリブデン（Ｍｏ）等の金属電極
を着膜した後、パタ−ニングしてゲ−ト電極１２を形成
する(a) 。次いで、プラズマＣＶＤ法により窒化シリコ
ン（ＳｉＮ_ｘ）からなるゲ−ト絶縁膜１３、ｉ−ａ−Ｓ
ｉからなる半導体膜１４、窒化シリコンからなる表面保
護膜１５を順次、連続して着膜する(b) 。これらを連続
して着膜することは、半導体膜１４とゲ−ト絶縁膜１
３、表面保護膜１５との界面における不必要な界面準位
の形成を防ぎ、良好なトランジスタ特性を得るために必
要である。

【００１８】この後、表面保護膜１５の上面にポジ型レ
ジストをスピン塗布し、基板１１の下面側から露光する
ことによって、ゲ−ト電極１２に自己整合されてパタ−
ン化したレジスト膜１６を形成する(c) 。

【００１９】次に、ゲ−ト電極１２の上方にのみ残った
レジスト膜１６をマスクとして表面保護膜１５をエッチ
ングしてパタ−ン化する(d) 。この後、電子サイクロト
ロン共鳴（ＥＣＲ）プラズマＣＶＤ法により、室温にて
半導体膜１４及びレジスト膜１６の上面にｎ+ −ａ−Ｓ
ｉからなる半導体膜１７を着膜する(e) 。ＥＣＲプラズ
マＣＶＤ法は着膜の指向性が非常に強いので、半導体膜
１７がレジスト膜１６の側壁に付着することがない。ま
た、基板１１を室温として、半導体膜１７の着膜を行っ
た場合にも、高品質、即ち比抵抗の小さな半導体膜１７
を形成することができる。

【００２０】さらに、前述のように成膜した基板１１を
アセトン等の溶剤に浸漬し、レジスト膜１６を溶解除去
する。このとき、ゲ−ト電極１２の上方の半導体膜１
７、即ちレジスト膜１６の上面の半導体膜１７も共に除
去される(f) 。これにより、ゲ−ト電極１２にオ−バラ
ップしないソ−ス及びドレインのオ−ミック層が半導体
膜１７によって形成される。レジスト膜１６を剥離する
際、前述したように半導体膜１７の着膜を室温にて行っ
ているので、レジスト膜１６が変質することながなく、
レジスト膜１６を容易に剥離することができ、歩留まり
を高めることができる。

【００２１】次に、半導体膜１４，１７を所定の形状に
パタ−ン化した後、これらの上に窒化シリコン等からな
る絶縁膜１８をプラズマＣＶＤ法によって着膜する。さ
らに、この絶縁膜１８にコンタクト孔１９，２０を形成
する。これらのコンタクト孔１９，２０は、ソ−ス及び
ドレインのオ−ミック層となる半導体膜１７のそれぞれ
の上部に対応すると共に、ゲ−ト電極１２から所定距離
の位置に形成する(g)。 この後、アルミニウム（Ａ
ｌ）等からなる金属膜を着膜し、ソ−ス電極２１及びド
レイン電極２２を形成する(h) 。このとき、ソ−ス電極
２１及びドレイン電極２２のそれぞれは、ゲ−ト電極１
２とオ−バラップしないように形成する。

【００２２】前述したように本実施例によれば、簡単な
工程で、ゲ−ト電極とオ−バラップしないソ−ス及びド
レインのオ−ミック層を形成することができ、これらの
間の寄生容量及びチャンネル部分の容量を減少させるこ
とができる。これにより、ドレイン電圧の低下を防止す
ることができ、薄膜トランジスタの特性を向上させるこ
とができる。さらに、基板１１の下面側からの露光が１
回で済むと共に、レジスト膜１６のリフトオフを容易に
行うことができるので、生産効率を向上させることがで
きる。

【００２３】尚、本実施例では、ＥＣＲプラズマＣＶＤ
法により形成する半導体膜１７（オ−ミック層）にｎ+
−ａ−Ｓｉを用いたが、ｎ型微結晶シリコンを用いても
同様の効果を得ることができる。

【００２４】

【発明の効果】以上説明したように本発明によれば、電
子サイクロトロン共鳴（ＥＣＲ）プラズマＣＶＤ法及び
リフトオフ法を用いることにより、ゲ−ト電極にオ−バ
ラップしないソ−ス及びドレインのオ−ミック層を簡単
に形成することができる。これにより、ドレイン電圧の
低下を防止することができ、薄膜トランジスタの特性を
向上させることができる。さらに、透光性絶縁基板の下
面側からの露光が１回で済むので、生産効率を向上させ
ることができるという優れた効果を発揮するものであ
る。

【図面の簡単な説明】

【図１】 本発明の薄膜トランジスタの製造方法を示す
工程図

【図２】 従来の薄膜トランジスタの製造方法の一例を
示す工程図

【符号の説明】 １１…基板、１２…ゲ−ト電極、１３…ゲ−ト絶縁膜、
１４，１７…半導体膜、１５…表面保護膜、１６…レジ
スト膜、１８…絶縁膜、１９，２０…コンタクト孔、２
１…ソ−ス電極、２２…ドレイン電極。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 透光性絶縁基板上にパタ−ン化したゲ−
   ト電極を形成すると共に、 第１の絶縁膜、第１の半導体膜、第２の絶縁膜、第１の
   レジスト膜を順次堆積して着膜した後、 前記透光性絶縁基板の下面側から前記第１のレジスト膜
   を露光して前記ゲ−ト電極の上方にのみ前記第１のレジ
   スト膜を残し、 該第１のレジスト膜をマスクとして前記第２の絶縁膜を
   エッチング除去し、 この状態で電子サイクロトロン共鳴プラズマＣＶＤ法に
   より前記第１の半導体膜及び前記第１のレジスト膜の上
   面に第２の半導体膜を着膜した後、 前記第１のレジスト膜を溶解除去して前記ゲ−ト電極の
   上方の前記第２の半導体膜を除去することによりソ−ス
   及びドレインのオ−ミック層を形成する、 ことを特徴とする薄膜トランジスタの製造方法。