JPH0563098A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0563098A JPH0563098A JP3225707A JP22570791A JPH0563098A JP H0563098 A JPH0563098 A JP H0563098A JP 3225707 A JP3225707 A JP 3225707A JP 22570791 A JP22570791 A JP 22570791A JP H0563098 A JPH0563098 A JP H0563098A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wiring
- elements
- air bridge
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
- H10W20/483—Interconnections over air gaps, e.g. air bridges
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/43—Layouts of interconnections
- H10W20/432—Layouts of interconnections comprising crossing interconnections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/105—Masks, metal
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 エッチングマスクを配線金属として用いなが
ら、ドライエッチング時のサイドエッチ量を制御するこ
とで配線パターン直下の半導体をエッチングして簡便に
エアブリッジを形成し素子間を配線する。 【構成】 ｎ−ＩｎＰ基板１上にフォトトランジスタの
エミッタとなるｎ−ＩｎＰ２、ベースとなるｐ−ＩｎＧ
ａＡｓＰ３、コレクタとなるｎ−ＩｎＰ４をこの順に結
晶成長させた基板にＳｉＮ膜を堆積した後、素子が形成
される領域のＳｉＮ膜を所定の形状に加工する。その
後、ＡｕＺｎからなるアノードを形成し、Ｔｉ７を電子
ビーム蒸着法で所定の厚さで蒸着する。このＴｉ７が素
子間の配線となる。深さ方向だけでなく、深さ方向と垂
直な方向、つまり側壁をもエッチング（サイドエッチ）
するので、エッチング後エアブリッジが残る。
ら、ドライエッチング時のサイドエッチ量を制御するこ
とで配線パターン直下の半導体をエッチングして簡便に
エアブリッジを形成し素子間を配線する。 【構成】 ｎ−ＩｎＰ基板１上にフォトトランジスタの
エミッタとなるｎ−ＩｎＰ２、ベースとなるｐ−ＩｎＧ
ａＡｓＰ３、コレクタとなるｎ−ＩｎＰ４をこの順に結
晶成長させた基板にＳｉＮ膜を堆積した後、素子が形成
される領域のＳｉＮ膜を所定の形状に加工する。その
後、ＡｕＺｎからなるアノードを形成し、Ｔｉ７を電子
ビーム蒸着法で所定の厚さで蒸着する。このＴｉ７が素
子間の配線となる。深さ方向だけでなく、深さ方向と垂
直な方向、つまり側壁をもエッチング（サイドエッチ）
するので、エッチング後エアブリッジが残る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子間の配線、
特にＩｎＰあるいはＧａＡｓを含む化合物半導体素子間
の配線に関するものである。
特にＩｎＰあるいはＧａＡｓを含む化合物半導体素子間
の配線に関するものである。
【０００２】
【従来の技術】従来の半導体素子間の配線に用いられる
エアブリッジ構造は、隣合った島上の電極を結んだり、
配線のクロスオーバー部分に対して用いられる。イオン
注入などを利用して半導体基板中に素子を作成後、それ
らの素子間を配線する際に利用されることもある。配線
金属と他の部分を絶縁したいとき誘電体を用いると配線
容量が大きくなる。絶縁物を空気にすれば、配線容量を
低減することができる。そのために、配線金属が空中に
浮かんだ形となるエアブリッジが考案された。
エアブリッジ構造は、隣合った島上の電極を結んだり、
配線のクロスオーバー部分に対して用いられる。イオン
注入などを利用して半導体基板中に素子を作成後、それ
らの素子間を配線する際に利用されることもある。配線
金属と他の部分を絶縁したいとき誘電体を用いると配線
容量が大きくなる。絶縁物を空気にすれば、配線容量を
低減することができる。そのために、配線金属が空中に
浮かんだ形となるエアブリッジが考案された。
【０００３】このエアブリッジ作製法は、Gallium Arse
nideMaterials,Devices,and Circuits,John Wiley & So
ns (1985)の４８５ページに簡単に述べられている。そ
の手順を図７を用いて簡単に説明する。半導体基板６０
１上の表面の凹凸をレジスト６０３で埋め、これを硬化
させる（図７ａ）。次に、素子の電極上のレジスト６０
３のみ除去し、配線金属６０４をその上から蒸着する
（図７ｂ）。配線金属６０４を所定の形状に加工した
後、配線金属６０４下のレジスト６０３を有機溶剤等で
除去すると配線金属６０４は空中に浮いた格好となり
（図７ｃ）、配線容量は低減される。
nideMaterials,Devices,and Circuits,John Wiley & So
ns (1985)の４８５ページに簡単に述べられている。そ
の手順を図７を用いて簡単に説明する。半導体基板６０
１上の表面の凹凸をレジスト６０３で埋め、これを硬化
させる（図７ａ）。次に、素子の電極上のレジスト６０
３のみ除去し、配線金属６０４をその上から蒸着する
（図７ｂ）。配線金属６０４を所定の形状に加工した
後、配線金属６０４下のレジスト６０３を有機溶剤等で
除去すると配線金属６０４は空中に浮いた格好となり
（図７ｃ）、配線容量は低減される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、半導体基板をウェットエッチング法、ま
たはドライエッチング法で数ミクロンまでエッチングし
てメサを形成する素子の場合、エアブリッジ構造を採る
ことができなかった。エアブリッジ形成前にレジストで
表面の凹凸を埋めるわけであるが、メサを形成する際に
掘った数ミクロンの溝に十分レジストが入り込まず、配
線金属の蒸着時に断線が生じたり、配線パターン直下に
入っているレジストが十分に除去できなかったりする。
レジストが十分に除去できない場合、レジストの吸湿性
により素子の信頼性に問題が生ずる。また、レジスト硬
化後でかつ配線金属蒸着前に、メサ上の電極に載ってい
るレジストを除去する工程が必要なわけであるが、この
工程で有機溶剤を用いれば必要な部分までレジストが除
去されるため、ドライエッチング法を使用しなければな
らない。ドライエッチング法を用いれば、メサにダメー
ジを与えないようエッチング時間の微妙な調整が必要と
なり複雑な処理となってしまう。
来の構成では、半導体基板をウェットエッチング法、ま
たはドライエッチング法で数ミクロンまでエッチングし
てメサを形成する素子の場合、エアブリッジ構造を採る
ことができなかった。エアブリッジ形成前にレジストで
表面の凹凸を埋めるわけであるが、メサを形成する際に
掘った数ミクロンの溝に十分レジストが入り込まず、配
線金属の蒸着時に断線が生じたり、配線パターン直下に
入っているレジストが十分に除去できなかったりする。
レジストが十分に除去できない場合、レジストの吸湿性
により素子の信頼性に問題が生ずる。また、レジスト硬
化後でかつ配線金属蒸着前に、メサ上の電極に載ってい
るレジストを除去する工程が必要なわけであるが、この
工程で有機溶剤を用いれば必要な部分までレジストが除
去されるため、ドライエッチング法を使用しなければな
らない。ドライエッチング法を用いれば、メサにダメー
ジを与えないようエッチング時間の微妙な調整が必要と
なり複雑な処理となってしまう。
【０００５】本発明は、上記従来の課題を解決するため
のもので、エッチングマスクを配線金属として用いなが
ら、ドライエッチング時のサイドエッチ量を制御するこ
とで配線パターン直下の半導体をエッチングして簡便に
エアブリッジを形成し素子間を配線することを目的とす
る。
のもので、エッチングマスクを配線金属として用いなが
ら、ドライエッチング時のサイドエッチ量を制御するこ
とで配線パターン直下の半導体をエッチングして簡便に
エアブリッジを形成し素子間を配線することを目的とす
る。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明は、半導体基板上に複数の素子が形成されてお
り、前記素子を素子の間はドライエッチングにより形成
した溝によって互いに電気的に分離され、前記素子間は
前記溝の上に形成したエアブリッジにより接続されてい
ることをとする半導体装置とするものである。
に本発明は、半導体基板上に複数の素子が形成されてお
り、前記素子を素子の間はドライエッチングにより形成
した溝によって互いに電気的に分離され、前記素子間は
前記溝の上に形成したエアブリッジにより接続されてい
ることをとする半導体装置とするものである。
【０００７】また、所定のパターンが形成されたマスク
の付いた半導体素子を所定の深さにドライエッチングす
る工程と、エッチングされた部分の底面にＳｉＮ膜また
はＳｉＯ2膜を堆積する工程と、ドライエッチングを行
って、選択比を利用して深さ方向のエッチングを遅らせ
ながら、サイドエッチして配線パターン直下の結晶をエ
ッチングする工程を備え素子間を配線するものである。
の付いた半導体素子を所定の深さにドライエッチングす
る工程と、エッチングされた部分の底面にＳｉＮ膜また
はＳｉＯ2膜を堆積する工程と、ドライエッチングを行
って、選択比を利用して深さ方向のエッチングを遅らせ
ながら、サイドエッチして配線パターン直下の結晶をエ
ッチングする工程を備え素子間を配線するものである。
【０００８】
【作用】この手段により、配線パターン直下の半導体が
ドライエッチング時のサイドエッチにより削られて、残
されたマスクがエアブリッジになると同時に半導体基板
がエッチングされメサ形状の素子がつくられる。エッチ
ングマスクは、配線金属を兼ねているのでエッチング終
了の際、素子間は電気的に結ばれている形になる
ドライエッチング時のサイドエッチにより削られて、残
されたマスクがエアブリッジになると同時に半導体基板
がエッチングされメサ形状の素子がつくられる。エッチ
ングマスクは、配線金属を兼ねているのでエッチング終
了の際、素子間は電気的に結ばれている形になる
【０００９】。
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１０】（実施例１）図１（ａ）は、本発明におけ
るエアブリッジ構造を用いてヘテロ接合フォトトランジ
スタを電気的に並列に結合した素子の斜視図であり、
（ｂ）はその回路図を示したものである。
るエアブリッジ構造を用いてヘテロ接合フォトトランジ
スタを電気的に並列に結合した素子の斜視図であり、
（ｂ）はその回路図を示したものである。
【００１１】図１（ａ）において、１はｎーＩｎＰ基板
であり、２はｎ−ＩｎＰからなるエミッタ、３はｐ−Ｉ
ｎＧａＡｓＰからなるベース、４はｎ−ＩｎＰからなる
コレクタでこのエミッタ２、コレクタ３、ベース４でフ
ォトトランジスタを形成している。５はメサ上のｐ電
極、６はｎ電極、７はマスク兼配線金属でここではＴｉ
を用いている。８は各素子を電気的に分離する溝、９は
エアブリッジである。エミッタ２とベース３とコレクタ
４は、フォトトランジスタを形成しており、基板裏面か
ら所定の波長を持った光が入射するとベース３で吸収さ
れ、フォトトランジスタがオン状態になる。フォトトラ
ンジスタは、分離溝８により、周囲と電気的に絶縁され
ている。また、それぞれのフォトトランジスタは、エア
ブリッジ９により電気的に並列に結ばれている。
であり、２はｎ−ＩｎＰからなるエミッタ、３はｐ−Ｉ
ｎＧａＡｓＰからなるベース、４はｎ−ＩｎＰからなる
コレクタでこのエミッタ２、コレクタ３、ベース４でフ
ォトトランジスタを形成している。５はメサ上のｐ電
極、６はｎ電極、７はマスク兼配線金属でここではＴｉ
を用いている。８は各素子を電気的に分離する溝、９は
エアブリッジである。エミッタ２とベース３とコレクタ
４は、フォトトランジスタを形成しており、基板裏面か
ら所定の波長を持った光が入射するとベース３で吸収さ
れ、フォトトランジスタがオン状態になる。フォトトラ
ンジスタは、分離溝８により、周囲と電気的に絶縁され
ている。また、それぞれのフォトトランジスタは、エア
ブリッジ９により電気的に並列に結ばれている。
【００１２】この構造で特徴的なところは半導体基板上
に形成した複数のフォトトランジスタを溝８によって分
離し、その複数のフォトトランジスタは、溝８を形成す
るときのドライエッチングのマスクとして用いたＴｉ７
をそのまま配線としてもちいているところである。
に形成した複数のフォトトランジスタを溝８によって分
離し、その複数のフォトトランジスタは、溝８を形成す
るときのドライエッチングのマスクとして用いたＴｉ７
をそのまま配線としてもちいているところである。
【００１３】（実施例２）第２の実施例においてエアブ
リッジの製造方法は以下に述べるような手順で行った。
図２から図４までは、エアブリッジを形成するまでの各
工程に対応する図である。本実施例では、高密度に集積
化されたフォトトランジスタが本発明におけるエアブリ
ッジによって、並列につながれ集積された素子を例に挙
げて説明する。
リッジの製造方法は以下に述べるような手順で行った。
図２から図４までは、エアブリッジを形成するまでの各
工程に対応する図である。本実施例では、高密度に集積
化されたフォトトランジスタが本発明におけるエアブリ
ッジによって、並列につながれ集積された素子を例に挙
げて説明する。
【００１４】液相成長（ＬＰＥ：Liquid phase epitax
y）法、ＭＯＶＰＥ法またはＭＢＥ法でｎ−ＩｎＰ基板
１上にフォトトランジスタのエミッタとなるｎ−ＩｎＰ
２、ベースとなるｐ−ＩｎＧａＡｓＰ３、コレクタとな
るｎ−ＩｎＰ４をこの順に結晶成長させた基板にＳｉＮ
膜１０を堆積した後、素子が形成される領域のＳｉＮ膜
１０を所定の形状に加工する。その後、ＡｕＺｎからな
るアノードを形成し、Ｔｉ７を電子ビーム蒸着法で所定
の厚さで蒸着する（図２及び図６ａ）。
y）法、ＭＯＶＰＥ法またはＭＢＥ法でｎ−ＩｎＰ基板
１上にフォトトランジスタのエミッタとなるｎ−ＩｎＰ
２、ベースとなるｐ−ＩｎＧａＡｓＰ３、コレクタとな
るｎ−ＩｎＰ４をこの順に結晶成長させた基板にＳｉＮ
膜１０を堆積した後、素子が形成される領域のＳｉＮ膜
１０を所定の形状に加工する。その後、ＡｕＺｎからな
るアノードを形成し、Ｔｉ７を電子ビーム蒸着法で所定
の厚さで蒸着する（図２及び図６ａ）。
【００１５】このＴｉ７が素子間の配線となる。Ｔｉ７
の厚さは望まれる配線の抵抗値によって決定される。こ
のＴｉ７は、基板のドライエッチングのマスクとなるだ
けでなく、ドライエッチング終了時にはエアブリッジを
形成し素子と素子を結ぶ配線になる。
の厚さは望まれる配線の抵抗値によって決定される。こ
のＴｉ７は、基板のドライエッチングのマスクとなるだ
けでなく、ドライエッチング終了時にはエアブリッジを
形成し素子と素子を結ぶ配線になる。
【００１６】次に、レジストをマスクとしてＴｉ７を四
塩化炭素ガスでドライエッチングし、１０μm角の正方
形の各辺中央に２μm角の正方形が付随した図形（図
５）が並んだ形状を残し他の部分を除去する（図３及び
図６（ｂ１），（ｂ２））。図６（ｂ１）は、図３にお
いて線Ｂで切ったときの断面図であり、図６（ｂ２）
は、図３において線Ａで切ったときの断面図である。そ
して、この基板を臭素とアルゴンの混合ガスでドライエ
ッチングし、基板に２μmから１０μmの溝を掘る（図１
及び図６（ｃ１），（ｃ２））。図３の基板をドライエ
ッチングした後の線Ｂに沿っての断面図が図７ｃ１であ
る。また、図３の基板をドライエッチングした後の線Ａ
に沿っての断面図が図７ｃ２である。臭素は反応性が非
常に強いため深さ方向だけでなく、深さ方向と垂直な方
向、つまりエッチングされた部分の側壁をもエッチング
（サイドエッチ）するので、図６ｃ２のように結晶がエ
ッチングされた後エアブリッジが残る。臭素ガスとアル
ゴンガスの分圧比、rf出力密度、エッチング時間、エッ
チング時の反応室内圧力を制御することにより、サイド
エッチ量を制御するわけである。この混合ガスのエッチ
ング後、メサ形状の素子がＴｉマスクの下に形成されて
いる。即ち、１０μm角の正方形部分の下は、サイドエ
ッチが入るため一辺が６〜８μmのフォトトランジスタ
を形成する。２μｍ角の正方形部分の下は、２μmから
１０μmの溝を掘る間に片側１μm以上のサイドエッチの
ため結晶がなくなる。つまり、マスクのＴｉ７の一部が
エアブリッジ９となり、フォトトランジスタを並列につ
なぐわけである。
塩化炭素ガスでドライエッチングし、１０μm角の正方
形の各辺中央に２μm角の正方形が付随した図形（図
５）が並んだ形状を残し他の部分を除去する（図３及び
図６（ｂ１），（ｂ２））。図６（ｂ１）は、図３にお
いて線Ｂで切ったときの断面図であり、図６（ｂ２）
は、図３において線Ａで切ったときの断面図である。そ
して、この基板を臭素とアルゴンの混合ガスでドライエ
ッチングし、基板に２μmから１０μmの溝を掘る（図１
及び図６（ｃ１），（ｃ２））。図３の基板をドライエ
ッチングした後の線Ｂに沿っての断面図が図７ｃ１であ
る。また、図３の基板をドライエッチングした後の線Ａ
に沿っての断面図が図７ｃ２である。臭素は反応性が非
常に強いため深さ方向だけでなく、深さ方向と垂直な方
向、つまりエッチングされた部分の側壁をもエッチング
（サイドエッチ）するので、図６ｃ２のように結晶がエ
ッチングされた後エアブリッジが残る。臭素ガスとアル
ゴンガスの分圧比、rf出力密度、エッチング時間、エッ
チング時の反応室内圧力を制御することにより、サイド
エッチ量を制御するわけである。この混合ガスのエッチ
ング後、メサ形状の素子がＴｉマスクの下に形成されて
いる。即ち、１０μm角の正方形部分の下は、サイドエ
ッチが入るため一辺が６〜８μmのフォトトランジスタ
を形成する。２μｍ角の正方形部分の下は、２μmから
１０μmの溝を掘る間に片側１μm以上のサイドエッチの
ため結晶がなくなる。つまり、マスクのＴｉ７の一部が
エアブリッジ９となり、フォトトランジスタを並列につ
なぐわけである。
【００１７】基板のドライエッチングの条件であるが、
サイドエッチ量を１μm以上にするためには、以下の範
囲で可能である。先ず、臭素ガスとアルゴンガスの分圧
比であるが、臭素ガスの分圧をPBr、アルゴンガスの分
圧をPAr、r＝PBr/(PBr＋PAr)とするとrは、０．０７≦r
≦１．０の時、溝は垂直ではなく、サイドエッチの入っ
たエッチングが可能である。rf出力密度は、０．１から
０．９W/cm2、エッチング時間は３分以上、エッチング
時の反応室内の圧力は、０．９から５０mTorrでサイド
エッチ量を１μm以上とすることが可能である。
サイドエッチ量を１μm以上にするためには、以下の範
囲で可能である。先ず、臭素ガスとアルゴンガスの分圧
比であるが、臭素ガスの分圧をPBr、アルゴンガスの分
圧をPAr、r＝PBr/(PBr＋PAr)とするとrは、０．０７≦r
≦１．０の時、溝は垂直ではなく、サイドエッチの入っ
たエッチングが可能である。rf出力密度は、０．１から
０．９W/cm2、エッチング時間は３分以上、エッチング
時の反応室内の圧力は、０．９から５０mTorrでサイド
エッチ量を１μm以上とすることが可能である。
【００１８】（実施例３）第３の実施例においてエアブ
リッジの形成は以下に述べるような手順で行った。本実
施例においても、高密度に集積化されたフォトトランジ
スタが本発明におけるエアブリッジによって、並列につ
ながれ集積された素子を例に挙げる。
リッジの形成は以下に述べるような手順で行った。本実
施例においても、高密度に集積化されたフォトトランジ
スタが本発明におけるエアブリッジによって、並列につ
ながれ集積された素子を例に挙げる。
【００１９】ＬＰＥ法、ＭＯＶＰＥ法またはＭＢＥ法で
ｎ−ＩｎＰ基板１上にｎ−ＩｎＰ２、ｐ−ＩｎＧａＡｓ
Ｐ３、ｎ−ＩｎＰ４をこの順に結晶成長させた基板にＳ
ｉＮ膜を堆積した後、素子が形成される領域のＳｉＮ膜
を所定の形状に加工する。その後、ＡｕＺｎからなるア
ノードを形成し、Ｔｉを電子ビーム蒸着法で所定の厚さ
で蒸着する（図２及び図６ａ）。Ｔｉの厚さは望まれる
配線金属の抵抗値によって決定される。図２にＴｉ蒸着
後の様子を示す。このＴｉは、基板のドライエッチング
のマスクとなるだけでなく、ドライエッチング終了時に
はエアブリッジを形成し素子と素子を結ぶ配線になる。
次に、レジストをマスクとしてＴｉを四塩化炭素ガスで
ドライエッチングし、１０μm角の正方形の各辺中央に
２μm角の正方形が付随した図形（図５）が並んだ形状
を残し他の部分を除去する（図３及び図６ｂ１，ｂ
２）。図６ｂ１は、図３において線Ｂで切ったときの断
面図であり、図７ｂ２は、図３において線Ａで切ったと
きの断面図である。この基板を臭素とアルゴンの混合ガ
スでドライエッチングし５μmの溝を掘る。溝の底面に
ＳｉＮ膜をプラズマＣＶＤ法で１０００Å以上堆積す
る。ＳｉＮ膜は、溝の側壁には堆積しない。何故なら
ば、１回目の臭素とアルゴン混合ガスによるドライエッ
チングである程度サイドエッチが入り、側壁はＴｉマス
クの影となるからである。この後、再びこの基板に対し
て臭素とアルゴン混合ガスによるドライエッチングを行
えば、この混合ガスに対するＳｉＮ膜のエッチング速度
は、ＩｎＰ基板のエッチング速度の１/１２から３/８で
あるから、溝の深さ方向のエッチング速度を著しく低下
させたまま、サイドエッチ量を容易に１μm以上入れる
ことが可能となる。このドライエッチング後、メサ形状
の素子がＴｉマスクの下に形成されている。即ち、１０
μm角の正方形部分の下は、サイドエッチが入るため一
辺が６〜８μmのフォトトランジスタを形成する。２μ
ｍ角の正方形部分の下は、２μmから１０μmの溝を掘る
間に片側１μm以上のサイドエッチのため結晶がなくな
る。つまり、マスクのＴｉがエアブリッジとなり、フォ
トトランジスタを並列につなぐわけである（図４）。
ｎ−ＩｎＰ基板１上にｎ−ＩｎＰ２、ｐ−ＩｎＧａＡｓ
Ｐ３、ｎ−ＩｎＰ４をこの順に結晶成長させた基板にＳ
ｉＮ膜を堆積した後、素子が形成される領域のＳｉＮ膜
を所定の形状に加工する。その後、ＡｕＺｎからなるア
ノードを形成し、Ｔｉを電子ビーム蒸着法で所定の厚さ
で蒸着する（図２及び図６ａ）。Ｔｉの厚さは望まれる
配線金属の抵抗値によって決定される。図２にＴｉ蒸着
後の様子を示す。このＴｉは、基板のドライエッチング
のマスクとなるだけでなく、ドライエッチング終了時に
はエアブリッジを形成し素子と素子を結ぶ配線になる。
次に、レジストをマスクとしてＴｉを四塩化炭素ガスで
ドライエッチングし、１０μm角の正方形の各辺中央に
２μm角の正方形が付随した図形（図５）が並んだ形状
を残し他の部分を除去する（図３及び図６ｂ１，ｂ
２）。図６ｂ１は、図３において線Ｂで切ったときの断
面図であり、図７ｂ２は、図３において線Ａで切ったと
きの断面図である。この基板を臭素とアルゴンの混合ガ
スでドライエッチングし５μmの溝を掘る。溝の底面に
ＳｉＮ膜をプラズマＣＶＤ法で１０００Å以上堆積す
る。ＳｉＮ膜は、溝の側壁には堆積しない。何故なら
ば、１回目の臭素とアルゴン混合ガスによるドライエッ
チングである程度サイドエッチが入り、側壁はＴｉマス
クの影となるからである。この後、再びこの基板に対し
て臭素とアルゴン混合ガスによるドライエッチングを行
えば、この混合ガスに対するＳｉＮ膜のエッチング速度
は、ＩｎＰ基板のエッチング速度の１/１２から３/８で
あるから、溝の深さ方向のエッチング速度を著しく低下
させたまま、サイドエッチ量を容易に１μm以上入れる
ことが可能となる。このドライエッチング後、メサ形状
の素子がＴｉマスクの下に形成されている。即ち、１０
μm角の正方形部分の下は、サイドエッチが入るため一
辺が６〜８μmのフォトトランジスタを形成する。２μ
ｍ角の正方形部分の下は、２μmから１０μmの溝を掘る
間に片側１μm以上のサイドエッチのため結晶がなくな
る。つまり、マスクのＴｉがエアブリッジとなり、フォ
トトランジスタを並列につなぐわけである（図４）。
【００２０】基板のドライエッチングの条件は、実施例
１の条件と同じである。第２の実施例との違いは、１回
目のドライエッチングで５μｍ掘った後、ＳｉＮ膜を堆
積して、２回目のドライエッチングを行い、深さ方向の
エッチング速度を低下させておいてサイドエッチングの
みを進行させ、エアブリッジを形成するということであ
る。ＳｉＮ膜堆積をはさんだ２回のドライエッチングを
行うことにより、第２の実施例の構成よりも更に安定し
て、エアブリッジを形成することが出来る。
１の条件と同じである。第２の実施例との違いは、１回
目のドライエッチングで５μｍ掘った後、ＳｉＮ膜を堆
積して、２回目のドライエッチングを行い、深さ方向の
エッチング速度を低下させておいてサイドエッチングの
みを進行させ、エアブリッジを形成するということであ
る。ＳｉＮ膜堆積をはさんだ２回のドライエッチングを
行うことにより、第２の実施例の構成よりも更に安定し
て、エアブリッジを形成することが出来る。
【００２１】なお、実施例１、２においてマスク兼配線
金属としてＴｉ単体を用いたが、エッチングガスにさら
される表面がＴｉであれば、その下の金属は何でもよ
く、例えば上からＴｉ，Ａｕの組合せ、Ｔｉ，Ａｕ，Ｔ
ｉの組合せ、Ｔｉ，Ａｌ，Ｔｉの組合せまたはＴｉ，Ａ
ｕ，Ｐｔ，Ｃｒの組合せでもよい。これらの組合せは、
望まれる配線の抵抗値によって選択される。
金属としてＴｉ単体を用いたが、エッチングガスにさら
される表面がＴｉであれば、その下の金属は何でもよ
く、例えば上からＴｉ，Ａｕの組合せ、Ｔｉ，Ａｕ，Ｔ
ｉの組合せ、Ｔｉ，Ａｌ，Ｔｉの組合せまたはＴｉ，Ａ
ｕ，Ｐｔ，Ｃｒの組合せでもよい。これらの組合せは、
望まれる配線の抵抗値によって選択される。
【００２２】さらに、基板のエッチングには、臭素とア
ルゴンの混合ガスを用いたが、塩素ガスまたは塩素ガス
とアルゴンガスの混合ガスを用いてもよい。
ルゴンの混合ガスを用いたが、塩素ガスまたは塩素ガス
とアルゴンガスの混合ガスを用いてもよい。
【００２３】また、実施例２においてエッチングされた
後の底面にＳｉＮ膜を堆積したが，ＳｉＯ2膜またはＴ
ｉＯ2膜を使用することもできる。
後の底面にＳｉＮ膜を堆積したが，ＳｉＯ2膜またはＴ
ｉＯ2膜を使用することもできる。
【００２４】
【発明の効果】以上のように本発明は、ドライエッチン
グのマスクを配線金属として用いながら、サイドエッチ
量を制御しながらエッチングを行うことにより、配線パ
ターン直下の結晶をエッチングして素子を形成し、上に
残ったマスクの一部がエアブリッジとなり、素子を結ぶ
ことができる。あるいは、一度ドライエッチングを行っ
た後の底面にＳｉＮ膜を堆積し、再びドライエッチング
を行うことで深さ方向のエッチング速度を著しく遅らせ
たままサイドエッチをする。このことにより、配線パタ
ーン直下の結晶をエッチングして素子を形成し、上に残
ったマスクの一部がエアブリッジとなり、素子を結ぶこ
とができ、素子の集積化が実現できる。またエアブリッ
ジによる配線のため、寄生容量が少なく素子の高速動作
が期待できる。
グのマスクを配線金属として用いながら、サイドエッチ
量を制御しながらエッチングを行うことにより、配線パ
ターン直下の結晶をエッチングして素子を形成し、上に
残ったマスクの一部がエアブリッジとなり、素子を結ぶ
ことができる。あるいは、一度ドライエッチングを行っ
た後の底面にＳｉＮ膜を堆積し、再びドライエッチング
を行うことで深さ方向のエッチング速度を著しく遅らせ
たままサイドエッチをする。このことにより、配線パタ
ーン直下の結晶をエッチングして素子を形成し、上に残
ったマスクの一部がエアブリッジとなり、素子を結ぶこ
とができ、素子の集積化が実現できる。またエアブリッ
ジによる配線のため、寄生容量が少なく素子の高速動作
が期待できる。
【図１】（ａ）は本発明の一実施例のフォトトランジス
タを集積し、エアブリッジで配線した斜視図 （ｂ）は本発明の一実施例のフォトトランジスタを集積
した時の回路図
タを集積し、エアブリッジで配線した斜視図 （ｂ）は本発明の一実施例のフォトトランジスタを集積
した時の回路図
【図２】本発明の一実施例のフォトトランジスタの製造
工程の一過程を表す斜視図
工程の一過程を表す斜視図
【図３】本発明の一実施例のフォトトランジスタの製造
工程の一過程を表す斜視図
工程の一過程を表す斜視図
【図４】本発明の一実施例のフォトトランジスタ斜視図
【図５】本発明の反応性ガスを用いたドライエッチング
のためのマスクパターンの一部を示す図
のためのマスクパターンの一部を示す図
【図６】本発明の一実施例のフォトトランジスタの工程
断面図
断面図
【図７】従来のエアブリッジ形成の工程断面図
１ 基板 ２ エミッタ ３ ベース ４ コレクタ ５ ｐ電極 ６ ｎ電極 ７ マスク兼配線金属 ８ 溝 ９ エアブリッジ １０ 絶縁体 １１ ＳｉＮ膜
Claims (3)
- 【請求項１】半導体基板上に複数の素子が形成されてお
り、前記素子を素子の間はドライエッチングにより形成
した溝によって互いに電気的に分離され、前記素子間は
前記溝の上に形成したエアブリッジにより接続されてい
ることをとする半導体装置。 - 【請求項２】所定のパターンが形成されたマスクの付い
た半導体素子を所定の深さにドライエッチングする工程
と、エッチングされた部分の底面にＳｉＮ膜またはＳｉ
Ｏ2膜を堆積する工程と、ドライエッチングを行って、
選択比を利用して深さ方向のエッチングを遅らせなが
ら、サイドエッチして配線パターン直下の結晶をエッチ
ングする工程を備え素子間を配線することを特徴とする
半導体装置の製造方法。 - 【請求項３】半導体素子がＩｎＰ系化合物半導体の場
合、反応性ガスとして臭素ガスを用ることを特徴とする
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225707A JP3019884B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置およびその製造方法 |
| US07/939,230 US5308440A (en) | 1991-09-05 | 1992-09-02 | Method of making semiconductor device with air-bridge interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225707A JP3019884B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563098A true JPH0563098A (ja) | 1993-03-12 |
| JP3019884B2 JP3019884B2 (ja) | 2000-03-13 |
Family
ID=16833546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3225707A Expired - Fee Related JP3019884B2 (ja) | 1991-09-05 | 1991-09-05 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5308440A (ja) |
| JP (1) | JP3019884B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053380A (ja) * | 2006-08-23 | 2008-03-06 | Hamamatsu Photonics Kk | レーザ装置 |
| US9363933B2 (en) | 2012-06-01 | 2016-06-07 | Denso Corporation | Electrical device |
| JP2020533801A (ja) * | 2017-09-15 | 2020-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | プレーナ型マイクロ波共振器回路用のエア・ブリッジの構造およびその形成方法 |
| JP2023509615A (ja) * | 2020-01-13 | 2023-03-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 量子回路用の微細加工エアブリッジ |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7073254B2 (en) | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
| US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
| US20030199179A1 (en) * | 1993-11-16 | 2003-10-23 | Formfactor, Inc. | Contact tip structure for microelectronic interconnection elements and method of making same |
| US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US5880026A (en) * | 1996-12-23 | 1999-03-09 | Texas Instruments Incorporated | Method for air gap formation by plasma treatment of aluminum interconnects |
| DE19734509C2 (de) * | 1997-08-08 | 2002-11-07 | Infineon Technologies Ag | Leistungstransistorzelle |
| US5965465A (en) * | 1997-09-18 | 1999-10-12 | International Business Machines Corporation | Etching of silicon nitride |
| US6150282A (en) * | 1997-11-13 | 2000-11-21 | International Business Machines Corporation | Selective removal of etching residues |
| US6033996A (en) * | 1997-11-13 | 2000-03-07 | International Business Machines Corporation | Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide |
| US5953625A (en) * | 1997-12-15 | 1999-09-14 | Advanced Micro Devices, Inc. | Air voids underneath metal lines to reduce parasitic capacitance |
| US5920121A (en) * | 1998-02-25 | 1999-07-06 | Micron Technology, Inc. | Methods and structures for gold interconnections in integrated circuits |
| US6121126A (en) * | 1998-02-25 | 2000-09-19 | Micron Technologies, Inc. | Methods and structures for metal interconnections in integrated circuits |
| US6143655A (en) | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Methods and structures for silver interconnections in integrated circuits |
| US6492694B2 (en) | 1998-02-27 | 2002-12-10 | Micron Technology, Inc. | Highly conductive composite polysilicon gate for CMOS integrated circuits |
| US6025261A (en) | 1998-04-29 | 2000-02-15 | Micron Technology, Inc. | Method for making high-Q inductive elements |
| US6696746B1 (en) | 1998-04-29 | 2004-02-24 | Micron Technology, Inc. | Buried conductors |
| US6815303B2 (en) * | 1998-04-29 | 2004-11-09 | Micron Technology, Inc. | Bipolar transistors with low-resistance emitter contacts |
| US6200891B1 (en) | 1998-08-13 | 2001-03-13 | International Business Machines Corporation | Removal of dielectric oxides |
| US6117796A (en) * | 1998-08-13 | 2000-09-12 | International Business Machines Corporation | Removal of silicon oxide |
| US6465811B1 (en) * | 1999-07-12 | 2002-10-15 | Gore Enterprise Holdings, Inc. | Low-capacitance bond pads for high speed devices |
| US6730571B1 (en) * | 1999-10-14 | 2004-05-04 | Chartered Semiconductor Manufacturing Ltd. | Method to form a cross network of air gaps within IMD layer |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US7211512B1 (en) * | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6423629B1 (en) * | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| US6449839B1 (en) * | 2000-09-06 | 2002-09-17 | Visteon Global Tech., Inc. | Electrical circuit board and a method for making the same |
| DE10133362A1 (de) * | 2001-07-10 | 2003-01-30 | Infineon Technologies Ag | Transistorzelle |
| US6624515B1 (en) | 2002-03-11 | 2003-09-23 | Micron Technology, Inc. | Microelectronic die including low RC under-layer interconnects |
| US20040224473A1 (en) * | 2003-05-06 | 2004-11-11 | Lucent Technologies Inc. | Using metal peatures to align etches of compound semiconductors |
| US7429536B2 (en) * | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| US8319278B1 (en) | 2009-03-31 | 2012-11-27 | Maxpower Semiconductor, Inc. | Power device structures and methods using empty space zones |
| CN112103241B (zh) * | 2020-11-17 | 2021-02-19 | 腾讯科技（深圳）有限公司 | 空气桥制作方法、空气桥及电子设备 |
| JP7304967B2 (ja) | 2020-11-17 | 2023-07-07 | テンセント・テクノロジー・（シェンジェン）・カンパニー・リミテッド | エアブリッジ製作方法、エアブリッジ及び電子デバイス |
| KR102813793B1 (ko) * | 2021-03-30 | 2025-05-27 | 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 | 포토레지스트 제거 방법 및 포토레지스트 제거 시스템 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110287A (en) * | 1975-03-24 | 1976-09-29 | Nippon Telegraph & Telephone | Handotaisochino haisenkeiseihoho |
| JPS5466091A (en) * | 1977-11-05 | 1979-05-28 | Mitsubishi Electric Corp | Formation method of conductive path of semiconductor device |
| JPS63249354A (ja) * | 1987-04-06 | 1988-10-17 | Toshiba Corp | 橋絡配線方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4683159A (en) * | 1982-09-30 | 1987-07-28 | Honeywell Inc. | Semiconductor device structure and processing |
| CA1236931A (en) * | 1984-07-25 | 1988-05-17 | Philip J. Bohrer | Semiconductor device structure and processing by means of preferential etch undercutting |
| US4637129A (en) * | 1984-07-30 | 1987-01-20 | At&T Bell Laboratories | Selective area III-V growth and lift-off using tungsten patterning |
| IT1184723B (it) * | 1985-01-28 | 1987-10-28 | Telettra Lab Telefon | Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione |
| US5162258A (en) * | 1988-10-17 | 1992-11-10 | Lemnios Zachary J | Three metal personalization of application specific monolithic microwave integrated circuit |
| US4987101A (en) * | 1988-12-16 | 1991-01-22 | International Business Machines Corporation | Method for providing improved insulation in VLSI and ULSI circuits |
| US4962058A (en) * | 1989-04-14 | 1990-10-09 | International Business Machines Corporation | Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit |
-
1991
- 1991-09-05 JP JP3225707A patent/JP3019884B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-02 US US07/939,230 patent/US5308440A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110287A (en) * | 1975-03-24 | 1976-09-29 | Nippon Telegraph & Telephone | Handotaisochino haisenkeiseihoho |
| JPS5466091A (en) * | 1977-11-05 | 1979-05-28 | Mitsubishi Electric Corp | Formation method of conductive path of semiconductor device |
| JPS63249354A (ja) * | 1987-04-06 | 1988-10-17 | Toshiba Corp | 橋絡配線方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053380A (ja) * | 2006-08-23 | 2008-03-06 | Hamamatsu Photonics Kk | レーザ装置 |
| US9363933B2 (en) | 2012-06-01 | 2016-06-07 | Denso Corporation | Electrical device |
| JP2020533801A (ja) * | 2017-09-15 | 2020-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | プレーナ型マイクロ波共振器回路用のエア・ブリッジの構造およびその形成方法 |
| JP2023509615A (ja) * | 2020-01-13 | 2023-03-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 量子回路用の微細加工エアブリッジ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5308440A (en) | 1994-05-03 |
| JP3019884B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019884B2 (ja) | 半導体装置およびその製造方法 | |
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JP2007324617A (ja) | 横方向共振トンネリング | |
| US5445976A (en) | Method for producing bipolar transistor having reduced base-collector capacitance | |
| US12100929B2 (en) | Semiconductor optical device and method for manufacturing the same | |
| US5702958A (en) | Method for the fabrication of bipolar transistors | |
| EP0424100A2 (en) | Method of fabricating a heterojunction bipolar transistor | |
| US5726468A (en) | Compound semiconductor bipolar transistor | |
| US4967253A (en) | Bipolar transistor integrated circuit technology | |
| JP2009194225A (ja) | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 | |
| GB2221093A (en) | A semiconductor laser device and production method thereof | |
| US5956568A (en) | Methods of fabricating and contacting ultra-small semiconductor devices | |
| JP3737274B2 (ja) | 半導体装置の製造方法およびエッチング方法 | |
| EP0560491B1 (en) | Semiconductor laser device and method of producing the same | |
| JP4026347B2 (ja) | 化合物半導体バイポーラトランジスタの製造方法 | |
| TW506020B (en) | Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production | |
| JP2570502B2 (ja) | 半導体装置及びその製造方法 | |
| EP1174913A2 (en) | Process for etching heterojunction interfaces and corresponding layer structures | |
| JP5310441B2 (ja) | 半導体レーザの製造方法 | |
| JP2550715B2 (ja) | 半導体装置 | |
| JP2001085723A (ja) | 太陽電池、及び太陽電池の製造方法 | |
| KR100281917B1 (ko) | 레이저 다이오드 제조방법 | |
| JP3057507B2 (ja) | 化合物半導体装置の製法 | |
| EP0997995A1 (en) | Fabrication method of semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |