JPH0563105B2

JPH0563105B2 -

Info

Publication number: JPH0563105B2
Application number: JP18984287A
Authority: JP
Inventors: Susumu Asata
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1987-07-28
Filing date: 1987-07-28
Publication date: 1993-09-09
Also published as: JPS6432687A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、光通信や光情報処理に用いられる半
導体光機能発光素子に関する。

（従来の技術及びその問題点）半導体発光素子は光通信や光情報処理のキーデ
バイスとして重要であり、更に光で制御できる機
能を備えることが求められている。従来の半導体
発光素子は光源として使われるものが殆どであ
り、入射光に対し出力光の方向転換やスイツチ、
変調を行なう光機能素子とは別個に作られている
ことが多かつた。そのため、光入力で光出力を制
御する機能を実現するには、系のサイズが大きく
集積化に適さないことや、調整が困難などの問題
があつた。これに対し発光部と光機能部を１個の
チツプ上に設ける試みが始められている。それら
の多くは面に平行に光入力するものが多く使い難
い点があつたが、面垂直入力も可能な一つの試み
は、ジヤーナル・オブ・アブライド・フイジツク
ス1986年59巻596頁（G.W.Taylor et al.、J.
Appl.Phys.59、596（1986））に記載されている
pnpnサイリスタ構造の光電気スイツチング素子
である。この素子はｐ型AlGaAs層、ｎ型GaAs
層、ｐ型GaAs層、ｎ型AlGaAs層からなるpnpn
サイリスタ構造を１個のチツプ上に備え、入力光
をｎ型GaAs層に入射し素子電流を変え得ること
が特徴である。すなわち、素子電流を変化できれ
ば光吸収層を兼ねるｎ−GaAs層からの発光の制
御が可能である。このようなpnpサイリスタ構造
を用いた素子の高性能化が現在進められている
が、pnpnサイリスタ構造の場合、入力光なしの
状態でオフ状態を実現しようとするとき電子と正
孔とが残存し容易に除去できないから、オフ動作
が容易でない問題があつた。

そこで、本発明の目的は、上記の従来素子の問
題点を改善し、かつ従来とは異なつた構造の半導
体光機能発光素子を提供することである。

（問題点を解決するための手段）本発明の半導体光機能発光素子は、半絶縁性ま
たは半導体基板上にｎ型エミツタ層を設け、この
ｎ型エミツタ層上に低濃度でかつ禁制帯幅が前記
ｎ型エミツタ層よりも大きく入力光を吸収するｎ
型光吸収層、前記ｎ型光吸収層より禁制帯幅の大
きなｎ型クラツド層、前記ｎ型クラツド層より禁
制帯幅の小さい発光層、及び前記発光層より禁制
帯幅の大きさｐ型クラツド層を、前記ｎ型エミツ
タ層から前記ｐ型クラツド層までこの順または逆
の順に相接して設け、前記ｎ型光吸収層の禁制帯
幅が前記発光層の禁制帯幅よりも小さくかつ一定
であることを特徴とする。

（発明の作用・原理）本発明の作用・原理について図面を参照しなが
ら説明する。本発明の素子は第１図ａに斜視図で
概略の構造を示したようにｎ型クラツド層１３と
ｐ型クラツド層１５で挟まれた発光層１４を有す
る。更に、本発明はｎ型クラツド層１３とｎ型エ
ミツタ層１１とで挟まれた光吸収層１２を有し、
光吸収層１２に入射する入力光１８に応じて出力
光１９を制御できる構造になつている。

なお、従来知られているpnpnサイリスタ型の
光電気スイツチング素子の場合でも、入力光１８
を光吸収層１２に入射して出力光１９を制御でき
る構造になつているので、その従来の光電気スイ
ツチ素子のバンド構造を第２図に概念図で示し、
従来の素子の作用・原理を以下に簡単に述べる。
先ず、ｎ型エミツタ層１１に対してｐ型コレクタ
層２３側が正となるバイアス電圧を印加すると、
ｐ型ベース層２１とｎ型ベース層２２の部分は逆
バイアスのpn接合となるから、入力光ないしの
場合に第２図ｂのようにｎ型ベース層２２のｐ型
ベース層２１寄りの領域で電子の空乏領域２４が
生じ、素子電流が殆ど流れないオフ状態が保たれ
る。これに対し、入力光１８を光吸収層に入射し
て電子２５と正孔２６を注入すると空乏層中の電
界により電子と正孔が加速され素子に微小なベー
ス電流が流れる。このとき、電子と正孔の拡散長
の差に基づくnpnトランジスタの利得発生機構に
より、ｎ型ベース層に多数の電子２７が流入し、
素子はオン状態（第２図ａ）に移行する。その結
果、発光層を兼ねるｎ型ベース層から出力光１９
を得ることができると期待される。

本発明の素子におけるバンド構造を第３図に概
念的に示す。本発明の場合もｎ型エミツタ層１１
に対しｐ型クラツド層側が正となるバイアス電圧
を印加すると、入力光ないしの場合に第３図ｂの
ように光吸収層１２のｎ型エミツタ層１１よりの
低濃度領域３１で電子の空乏層領域が生じる。た
だし、本発明の場合の電子空乏層の生じる機構は
ｎ型エミツタ層１１とｎ型光吸収層１２間のｎ−
ｎヘテロ接合特性による。すなわち、ｎ型エミツ
タ層の禁制帯幅は光吸収肩の禁制帯幅より小さい
ときよく知られているようにバンド不連続によ
り、界面のｎ型エミツタ層１１側で電子の蓄積、
界面の光吸収層１２側で電子の空乏化が起こる。
そして特に界面の光吸収層１２側の濃度がｎ型エ
ミツタ層１１の濃度に比べ小さいとき電子の空乏
領域２４は極めて広くなる。この空乏層領域は印
加電圧を増加しても減少しないから、光入力なし
の状態では素子電流は殆ど流れない状態（オフ状
態第３図ｂ）が保たれる。次に、入力光１８を光
吸収層に入射して電子２５と正孔２６を注入する
と空乏層中の電界により電子と正孔が加速され素
子に微小な電流が流れる。このとき同じく電子と
正孔の走行速度の差のために、ｎ型エミツタ層１
１からｎ型光吸収層１２に多数の電子２７が流入
し、素子がオン状態（第３図ａ）に移行する。な
お、第３図では光吸収層１２のｎ型エミツタ層１
１側に部分的に禁制帯幅の大きい障壁領域３１を
設けた場合を示した。この領域３１は必ずしもな
くてもよいが、導入した目的は、主に価電子帯２
０における正孔２６に対して障壁を与え、電子と
正孔の走行速度差を実効的に増加することであ
る。従つて、障壁領域３１は複数個であつてもよ
い。

素子に印加する電圧については、第４図のよう
に光入力ありの電流・電圧曲線４１の電流立上り
電圧よりも大きくとり、かつ光入力なしの電流・
電圧線４２の電流値がなるべく小さいように選べ
ばよい。そして、オン状態の電流値が発密の発振
電液閾値４３以上であれば、設定電圧値４４を変
調することで密出力の強度変調ができる。

次に光入力をやめた場合、従来のpnphサイリ
スタ構造と同様に光吸収層領域にキヤリヤが残存
するから、ただちにオフ状態に移行できない。特
にpnpnサイリスタ構造の場合電圧パルス等を印
加して残存キヤリヤを掃き出そうとしてもpn構
造が２重に存在するから、容易にオフ状態にスイ
ツチオフすることができなかつた。本発明の素子
の場合は、pn2重構造がないから、第４図の設定
電圧値４４を素子電流立上り電圧値より十分低い
値に一時的に下げるような電圧パルスを印加する
ことで、従来に比較して容易に素子のスイツチオ
フを行なうことができる。

また、本発明の素子においては、光吸収層１２
と発光層１４とは、共通でないから、光入力波長
に比べ光出力波長の方を短くすることもできる。
すなわち、適用性の広い波長変換素子を得ること
ができる。

以下に本発明について実施例を挙げ更に詳しく
説明する。

実施例１本発明の第１の実施例に概略的構造は第１図ａ
に斜視図で示したものと同じである。本実施例で
はｎ型GaAs基板の上にｎ型GaAsエミツタ層１
１、AlGaAs光吸収層１２、ｎ型AlGaAsクラツ
ド層１３、AlGaAs発光層１４、ｐ型AlGaAsク
ラツド層１５を成長した。各層の禁制帯幅は第１
図ｂのように選んだ。すなわち、光吸収層１２、
活性層１４、ｎ型とｐ型のクラツド層１３，１５
のAl組成比をそれぞれ0.15、0.2、0.4と選んだ。
このときエミツタ層、光吸収層、発光層、クラツ
ド層の禁制帯幅はそれぞれ1.42eV、1.61eV、
1.67eV、1.92eVとなる。各層の結晶成長には、
同一ウエハに多数の素子を均一性よく作れ、界面
の制御性に優れた分子線ビームエピタキシイ
（MBE）法を用いた。各層のドーピング濃度は、
ｎ型エミツタ層１１が２×10¹⁸cm^-3、光吸収層１
２が１×10¹⁶cm^-3（ｎ型）、ｎ型クラツド層１３が
５×10¹⁷cm^-3、発光層１４が１×10¹⁶cm^-3（ｐ型）、
ｐ型クラツド層１５が１×10¹⁸cm^-3と与えた。以
上のように平面状の膜形成後、電流狭窄のためメ
サ構造の両側に電流ブロツク構造を通常のレーザ
作成プロセスに従つて形成した。この素子に約
1.6Vの電圧を印加し、光源として入手しやすい
約0.78μｍ波長の入力光１８を第１図ａのように
入射させたところ、素子電流が殆ど流れないオフ
状態から、素子電流が急激に流れるオン状態への
高速なスイツチング動作が出来、発光層から約
0.75μｍ波長のレーザ発振が得られた。また、設
定バイアスを一時的に下げる電圧パルスを印加す
ることで従来のpnpn構造素子に比べ十分高速で
素子のスイツチオフ動作ができた。

実施例２実施例１の光吸収層１２の禁制帯幅が、ｎ型エ
ミツタ層１１よりの１部領域において、隣接領域
に比べ大きい障壁領域３１を設けた場合、実施例
１よりオフ状態の電流がより低く、かつより微小
な入力光パワーでオフ状態からオン状態へのスイ
ツチングをできることが分かつた（第５図）。

また、第６図のように障壁領域３１を複数設け
た実施例２の一変形例も、実施例１に比べ微小な
入力光パワーで、より大きな光出力を得ることが
できた。

上記の各実施例においては、ｎ基板上の素子に
ついて述べたが、素子の上下が逆にのｐ基板上の
素子についても、同様な動作が得られる。また、
上記の各実施例はMBE法による素子を示したが、
有機金属気相エピタキシイ（MOVPE）法や他の
気相成長（CVD）法などによるものでもよい。
また、材料系もAlGaAs／GaAs系の発光素子に
ついて示したが、InGaAsP／InP系についても同
様な素子ができる。また、本発明の入出力波長は
上記実施例のものに限るものでない。

（発明の効果）以上に説明したように、本発明の半導体発光素
子は、従来のpnpn型素子でのスイツチオフの困
難さと入力光源入手の困難さを改善し、入力光に
よるスイツチングや波長変換などの機能をもつ発
光素子として、光通信や光情報処理に用いられる
素子に適する。

【図面の簡単な説明】

第１図ａは本発明による半導体光機能素子の概
略的な構造を示す斜視図、第１図ｂは同図ａの各
層の禁制帯幅を示す図、第２図は従来素子のバン
ド構造を示す図、第３図は第１図ａの本発明素子
のバンド構造を示す図、第４図は第１図ａの本発
明素子における設定電圧と電流・電圧との関係を
示す特性図、第５図は本発明の第２の実施例にお
ける各層の禁制帯幅を示す図、第６図は本発明の
第２の実施例の一変形例における各層の禁制帯幅
を示す図である。１０……電極、１１……ｎ型エミツタ層、１２
……光吸収層、１３……ｎ型クラツド層、１４…
…発光層、１５……ｐ型クラツド層、１６……電
流ブロツク層、１７……電極、１８……入力光、
１９……出力光、２０……価電子帯、２１……ｐ
型ベース層、２２……ｎ型ベース層、２３……ｐ
型コレクタ層、２４……電子空乏領域、２５……
電子、２６……正孔、２７……電子、３１……障
壁領域、４１……光入力ありの電流・電圧曲線、
４２……光入力なしの電流・電圧曲線、４３……
発振電流閾値、４４……設定電圧。

Claims

【特許請求の範囲】１半絶縁性または半導体基板上にｎ型エミツタ
層を設け、このｎ型エミツタ層上に低濃度でかつ
禁制帯幅が前記ｎ型エミツタ層よりも大きく入力
光を吸収するｎ型光吸収層、前記ｎ型光吸収層よ
り禁制帯幅の大きなｎ型クラツド層、前記ｎ型ク
ラツド層より禁制帯幅の小さい発光層、及び前記
発光層より禁制帯幅の大きなｐ型クラツド層を、
前記ｎ型エミツタ層から前記ｐ型クラツド層まで
この順または逆の順に相接して設け、前記ｎ型光
吸収層の禁制帯幅が前記発光層の禁制帯幅よりも
小さくかつ一定であることを特徴とする半導体光
機能発光素子。２前記ｎ型光吸収層は少なくとも前記ｎ型エミ
ツタ層界面において部分的に禁制帯幅の大きな領
域と禁制帯幅が前記発光層よりも小さくかつ一定
の領域とをそれぞれ相接して含むことを特徴とす
る特許請求の範囲第１項記載の半導体光機能発光
素子。