JPH0563115B2 - - Google Patents

Info

Publication number
JPH0563115B2
JPH0563115B2 JP62191803A JP19180387A JPH0563115B2 JP H0563115 B2 JPH0563115 B2 JP H0563115B2 JP 62191803 A JP62191803 A JP 62191803A JP 19180387 A JP19180387 A JP 19180387A JP H0563115 B2 JPH0563115 B2 JP H0563115B2
Authority
JP
Japan
Prior art keywords
conductor
wiring
multilayer ceramic
wiring board
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62191803A
Other languages
English (en)
Other versions
JPS6435989A (en
Inventor
Juzo Shimada
Junji Tabuchi
Kazuaki Uchiumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62191803A priority Critical patent/JPS6435989A/ja
Publication of JPS6435989A publication Critical patent/JPS6435989A/ja
Publication of JPH0563115B2 publication Critical patent/JPH0563115B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
(産業上の利用分野) 本発明は、多層セラミツク配線基板、特に超伝
導体酸化物を導体として利用する多層セラミツク
配線基板およびその製造方法に関するものであ
る。 (従来の技術) 半導体技術の飛躍的な進展によつて、IC、LSI
が産業用、民需用に幅広く使用されるようになつ
てきている。特に集積密度の高い、高速作動の
LSIの実装用基板として多層セラミツク基板が注
目されている。この多層セラミツク基板は直接
LSIを実装することができ微細多層配線が可能で
ある。 一般にセラミツク基板の材料としては、主にア
ルミナが使用され、導体材料としては主に貴金属
が使用されているが、近年電器装置は一段と高速
作動が強く要求され、基板中の配線には数Mヘル
ツ以上の信号が伝達されることになる。信号の遅
延速度は、導体の周りを構成する物質の誘電率に
よつて決められ、信号の波形の立ち上がり、立ち
下がりのなまりは導体の抵抗率と誘電率の積を時
定数として決められてしまう。導体の貴金属は、
白金、金、銀−パラジウム合金等が用いられてい
るがいずれも有限な抵抗率を有しているため、理
論的には信号の高周波化には限度がある。このこ
とは、IC、LSIの配線についても同じ事があては
まるため、金属の抵抗が低下する室温以下の低温
でこれらの素子を動作させることが試みられてき
た。しかしながら、これらの金属を導体として用
いているかぎり、有限の抵抗値をもつため、信号
の高周波化には限界があつた。 また、セラミツク基板中の金属の導体が電源層
の配線として用いられる場合、その導体には少な
くとも104A/cm2以上の電流が流れることになり、
配線材料固有の抵抗値によつて発熱が起こるた
め、その熱の放散を行わなければならず、高い熱
伝導率を有するセラミツク材料の開発が必要とさ
れた。 これら導体の低抵抗化、あわせて貴金属導体を
用いないで卑金属化することによりコストダウン
をはかるため、銅等の抵抗率が小さく価格の安い
導体を用いる試みがなされてきたが、焼成時の雰
囲気の問題、焼成時の金属の酸化による膨張収縮
のためセラミツク層と剥離が起こる等、一体焼成
を行うには未だ解決されねばならない問題が多
く、卑金属導体の配線基板は実用化には至つてい
ない。 近年、液体窒素温度以上で超伝導を示す酸化物
が見いだされ、さまざまな分野から注目を集めて
いる。しかしながら、この酸化物を厚膜印刷で配
線パターンを作成する方法は未だ報告が成されて
いない。 (発明が解決しようとする問題点) 従来、セラミツク配線基板において導体として
金属ペーストにて厚膜印刷し絶縁体セラミツクと
同時に焼成する多層セラミツク配線基板において
導体の金属固有の抵抗によつて引き起こされる、
信号を高周波化できない問題、抵抗による発熱の
問題、貴金属を用いることによるコストアツプの
問題があつた。 本発明はこれらの信号を高周波化できない問
題、抵抗による発熱の問題、貴金属を用いること
によるコストアツプの問題を解決する超伝導体を
配線材料として用いた多層セラミツク配線基板と
その製造方法を提供することにある。 (問題点を解決するための手段) 本発明は、多層セラミツク配線基板において配
線部がイツトリウム−バリウム−銅系の酸化物を
主成分とする物質からなり、基板材料の絶縁セラ
ミツクスとしてコーデイエライト−ホウケイ酸系
ガラスを主成分とする物質からなり、該配線部を
絶縁セラミツクスの内部、もしくは内部および表
面の両方に形成されでいることを特徴とする多層
セラミツク配線基板である。本発明において多層
セラミツク配線基板は以下の方法にて製造され
る。 まず多層セラミツク基板を構成する絶縁セラミ
ツク材料として、コーデイエライト粉末とホウケ
イ酸系ガラス粉末の混合物を用いた。この材料は
1000℃付近の低温にて焼結せしめることができ
る。有機バインダー等と混合し泥漿化する工程に
おいては、脱バインダーが起こり易い有機物を適
用した。製膜工程では、薄く・厚みの均質なグリ
ーンシートを形成する。ここでいうグリーンシー
トとは、セラミツク粉末と有機バインダーととも
に混合し、スラリー化し、このスラリーをキヤス
テイング製膜法により有機フイルム上に形成され
た10〜400μm程度の厚みを有するシートのこと
をさすものである。このグリーンシートを所定の
大きさに切断し、各層間の導通を得るためのスル
ーホールを形成した後、上下層間の導通を得るた
めに導体ペーストを用いてビイアフイルし、各グ
リーンシート上に厚膜印刷法により導体ペースト
を用いて所定の導体パターンに形成する。この導
体ペーストは、酸化イツトリウム(Y2O3)、炭酸
バリウム(BaCO3)、酸化銅(CuO)は所定量秤
量し、ボールミルにて混合、粉砕した後、800℃
〜1000℃の温度にて仮焼し、固相反応させた粉末
(粒度が大きい場合には再粉砕を行う)を有機バ
インダーとともに有機溶媒で混練しペースト化し
たものである。これらの工程を経て、スルーホー
ルに導体ペーストをビイアフイルされ、導体パタ
ーンを形成されたグリーンシートを積層プレスし
た後、グリーンシートおよび導体ペースト中のバ
インダーを熱分解し、蒸発飛散せしめ、その後、
850℃〜1100℃の温度にて絶縁体と導体を同時に
焼成する。 これらの工程を経ることにより、配線部がイツ
トリウム−バリウム−銅系の酸化物超伝導体を主
成分とする物質からなり、配線部が絶縁セラミツ
ク内部に形成されていることを特徴とする多層セ
ラミツク配線基板を得ることができる。 以下、本発明を実施例によりさらに詳細に説明
する。ただし、本発明の範囲は下記実施例により
何等限定されるものではない。 (実施例) まず、コーデイエライト35−60重量%、ホウケ
イ酸系ガラス65−40重量%の範囲内で、これらを
混合して100重量%となるように各々の粉末を秤
量する。この秤量した粉末をボールミルにより水
またはアルコールを用い湿式混合した。次に、十
分に混合した粉末と有機バインダー、有機系可塑
剤および有機溶剤をホモミキサー等の攪拌機で混
合し泥漿化した。 次に適当な粘度に調整した泥漿をポリエステル
系有機フイルム上にキヤステイング製膜法により
10μm〜400μm程度の均一な厚みになるようにシ
ートを形成する。この薄いグリーンシートを有機
フイルムから剥離し、第1図a,bに示すように
各層間を電気的に接続するためのスルーホール1
を形成する。ここで第1図aは平面図、第1図b
は断面図である。スルーホールの形成は、機械的
方法でポンチおよびダイを用いて行つたが他にレ
ーザー加工等の方法によつても開けることが可能
である。 スルーホールの形成されたグリーンシート上へ
第2図a,bに示すように導体ペーストをスクリ
ーン印刷法により所定の導体パターン2を厚膜印
刷する。 本発明においては、導体ペーストとして焼結後
液体窒素温度以上で超伝導を示す材料としてイツ
トリウム−バリウム−銅系の酸化物を利用した。
イツトリウム−バリウム−銅系の酸化物のうち、
Ba2YCu3O7の組成をもつものが超伝導転移温度
がおよそ90Kをしめす。本発明においては、イツ
トリウム−バリウム−銅系の酸化物の、ある組成
範囲においては、Ba2YCu3O7と同じ超伝導転移
温度を示し、焼結性、ペースト性においては勝る
ものもあつた。導体ペーストの作成においてはビ
ヒクルとしてエチルセルロース系のバインダーと
有機溶媒としてテルピネオールをそれぞれ適量加
え、混練しペースト化した。この印刷工程におい
ては、層間の電気接続を行うためのスルーホール
内に同様の導体ペーストを埋め込む工程を含んで
いる。 こうして導体を印刷および埋め込んだ各パター
ンのグリーンシートを第3図に示すように所望の
枚数積層し、熱圧着を行つた。第3図には導体パ
ターン2を形成した絶縁体グリーンシート3が多
数枚重なつている構造をもつ生積層体の断面図を
示す。熱圧着工程は、配線パターンおよびスルー
ホールが微細に形成されている各グリーンシート
を位置ずれなく高精度に積層しなければならな
い。 次に積層され一体化した生基板を酸化性もしく
は中性雰囲気で脱バインダーを行いさらに酸化性
雰囲気で焼成する。焼成する温度から室温まで降
温速度を1時間当り100℃以下となるようにコン
トロールした。これは、導体としてのイツトリウ
ム−バリウム−銅系の酸化物が超伝導を示すため
には、酸素欠陥を少なくしてやる必要があるた
め、降温を遅くし導体の酸化物に酸素を入れるた
めである。 このようにして作成した配線部に液体窒素温度
以上で超伝導を示す酸化物を用いた多層セラミツ
ク配線基板の電気的特性を測定した結果、実施例
の範囲ではおよそ90Kで超伝導状態に転移し、電
気抵抗が0となつた。本実施例において作成した
多層セラミツク基板の配線部の超伝導体酸化物の
組成、印刷性、超伝導転移温度等の結果を第1表
にまとめる。
【表】
【表】 また、本実施例で示したコーデイエライト−ホ
ウケイ酸ガラス組成物の組成範囲において、誘電
率は4.5〜5.7(1MHz)の範囲にある。 (発明の効果) 実施例からも明かなように、本発明の多層セラ
ミツク配線基板は液体窒素温度以上で配線部が超
伝導状態に転移し電気抵抗が0となる。従来用い
られている金属配線の多層セラミツク配線基板で
は、液体窒素温度においても有限の抵抗を有して
いたことに対して、本発明による多層セラミツク
配線基板では、液体窒素温度以上で電気抵抗が0
となり、信号の高周波化に対応できることが期待
されるものである。 また誘電率が低いということは、高速性に対し
て有利であり、高速化対応の実装基板として期待
できる。
【図面の簡単な説明】
第1図〜第3図は、本発明の実施例による多層
セラミツク基板の各製造工程を示す図。 1……スルーホール、2……導体、3……絶縁
体グリーンシート。

Claims (1)

    【特許請求の範囲】
  1. 1 多層セラミツク配線基板において配線部がイ
    ツトリウム−バリウム−銅系の酸化物を主成分す
    る物質からなり、基板材料の絶縁セラミツクスと
    してコーデイエライト−ホウケイ酸系ガラスを主
    成分とする物質からなり、該配線部が絶縁セラミ
    ツクスの内部、もしくは内部および表面の両方に
    形成されていることを特徴とする多層セラミツク
    配線基板。
JP62191803A 1987-07-30 1987-07-30 Multilayered ceramic wiring board Granted JPS6435989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62191803A JPS6435989A (en) 1987-07-30 1987-07-30 Multilayered ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62191803A JPS6435989A (en) 1987-07-30 1987-07-30 Multilayered ceramic wiring board

Publications (2)

Publication Number Publication Date
JPS6435989A JPS6435989A (en) 1989-02-07
JPH0563115B2 true JPH0563115B2 (ja) 1993-09-09

Family

ID=16280790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62191803A Granted JPS6435989A (en) 1987-07-30 1987-07-30 Multilayered ceramic wiring board

Country Status (1)

Country Link
JP (1) JPS6435989A (ja)

Also Published As

Publication number Publication date
JPS6435989A (en) 1989-02-07

Similar Documents

Publication Publication Date Title
US4827083A (en) Wiring substrate
Shimada et al. Low dielectric constant multilayer glass-ceramic substrate with Ag-Pd wiring for VLSI package
JPS63300594A (ja) 多層セラミック配線基板およびその製造方法
JPH0563115B2 (ja)
JPH0544840B2 (ja)
JPH0787226B2 (ja) 低誘電率絶縁体基板
JPH0636473B2 (ja) 多層セラミツク基板
JPS62244631A (ja) 複合積層セラミツク部品の製造方法
JP2598706B2 (ja) コンデンサ内蔵キャリア基板
JPS6310594A (ja) 高熱伝導多層セラミツク配線基板
JP2001015930A (ja) 多層配線基板およびその製造方法
JPH04225297A (ja) セラミック基板の製造方法
JP2752301B2 (ja) セラミック基板用組成物及びセラミック配線基板
JPH0320915B2 (ja)
JPH01138793A (ja) セラミック多層回路基板
JPS60171781A (ja) 低誘電率多層基板の製造方法
JPH0462449B2 (ja)
JPH0523079B2 (ja)
JPH0523078B2 (ja)
JPH0269994A (ja) セラミック超伝導体多層配線基板およびその製造方法
JPH0239878B2 (ja)
JP2004146394A (ja) ガラスセラミック配線基板
JPS61292392A (ja) セラミツク配線基板の製造方法
JPH0523077B2 (ja)
JPH0523076B2 (ja)